JPH02246412A - サンプルされたアナログ電気信号を処理する回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はサンプルされたアナログ電気信号を処理する回
路装置（ｃｉｒｃｕｉｔ　ａｒｒａｎｇｅｍｅｎｔ）に
関連している。

（背景技術） 同時係属出願特許第８７２１７５８号（特願昭第６３−
２３２、１５１号）および第８７２１７５９号（特願昭
第６３−２２８、８６６号）は取り扱われる電気量が電
流であるサンプルされたアナログ電気信号を処理する方
法を開示している。ここでこの方法は今後スイッチト電
流信号処理（ｓｗｉｔｃｈｅｄ　ｃｕｒｒｅｎｔ　ｓｉ
ｇｎａｌｐｒｏｃｅｓｓ　ｉｎｇ）と規定され、またこ
の方法を使用する回路装置はスイッチト電流回路（ｓｗ
ｉ　ｔｃｈｅｄｃｕｒｒｅｎｔ　ｃｉｒｃｕｉｔ　）と
して規定される。スイッチトキャバシタ回路において、
サンプルされたアナログ電気信号の信号処理を実行する
ために電荷を取り扱うことが知られている。しかし、電
荷を取り扱うために高品質線形キャパシタが必要とされ
、そしてＭＯＳ集積回路ではこれらは一般に２つのポリ
シリコン層を使用して製造されている。２つのポリシリ
コン層の準備は通常ＬＳＩやＶＬＳ　Ｉディジタル回路
に使用されるＣＭＯＳプロセスの標準部分ではなく、従
ってそれは単一集積回路上でアナログ信号処理とディジ
タル信号処理を結合する回路の準備をさらに困難にして
いる。

その上、スイッチトキャパシタ回路の信号の取り扱いに
必要なキャパシタは大面積を占有し、その面積は全チッ
プ面積の半分あるいはそれ以上になり得る。スイッチト
電流回路の使用により、プロセスとチップ面積の問題は
軽減できる。しかし、スイッチト電流回路の実現で電流
ミラー回路を使用することは便利であると見いだされて
おり、そして少なくとも簡単な実施例ではこれらの簡単
なは単向性入力電流を必要としている。それ故、通常の
場合のようにもし双向性入力信号を処理する要件が存在
するなら、単向性入力電流の利用可能なことを保証する
ためにバイアス電流を双向性入力電流に加えることが必
要である。しかし、バイアス電流それ自身が双向性入力
電流と同じ態様で処理されないことを保証する必要があ
る。と言うのは、処理された信号電流からそれを分離す
るのは困難であるからである。このことは異なる電流の
大きさを有する処理回路の種々の位置に追加のバイアス
電流源を必要とする。それ故、正確に規定されたバイア
ス電流の生成の困難性、そして特にＬＳＩあるいはＶＬ
Ｓ　Ｉチップの面積にわたって広く分離できる電流源の
整合の困難性によりエラーが起こり得る。

同時継続出願第８８１６０７２．６号（特願昭第６３−
３２５、７０４号）はサンプルされたアナログ電気信号
を処理する回路装置を開示し、各サンプルは電流の形を
しており、回路装置は１つあるいはそれ以上の先行サン
プル期間の入力サンプル電流から導かれた電流によって
現在のサンプル期間の入力サンプル電流を所定の割合で
結合する手段と、連続サンプル期間で結合手段によって
生成された結合電流から処理された出力信号を導く手段
を具え、ここで該回路装置は双向性入力電流を受信する
電流入力と双向性出力信号電流を供給する電流出力を有
する複数の回路モジュールと、回路モジュールによって
処理する単向性電流を生成するためにバイアス電流を双
向性入力信号に加える手段と、回路モジュールの電流出
力に双向性信号電流を生成するために処理された単向性
電流から適当にスケールされたバイアス電流を減らす手
段により形成されている。

電流蓄積、電流増幅、電流加算ないし電流減算、電流反
転、および回路モジュール間に信号電流のみを転送する
ことのような特定機能の実行を設計できる複数の回路モ
ジュールから回路装置を構成することにより、集積回路
基板上に広く間隔を置かれた位置で正確に整合されたバ
イアス電流源を必要とせずに大規模システムが構成でき
る。このように複雑な信号処理装置が比較的簡単なビル
ディングブロックモジュールを使用して実現でき、この
ビルディングブロックモジュールでは各モジュールはた
とえモジュール内で単向性電流のみが処理できても双向
性電流の受信と生成が可能である。

開示された１つの回路モジュールは電流メモリモジュー
ルを具え、それは前のサンプリング期間でその入力に印
加された電流のスケールされた変形を１サンプリング期
間にその出力で再生２することができる。

スイッチト電流回路で信号を処理するために、異なるサ
ンプル期間に起こるサンプル電流が所与の信号処理機能
を実行するために所望の態様で結合できるように１つの
サンプリング期間から次のサンプリング期間まで電流を
蓄積できることが必要である。

同時係属出願第８８１６０７２．６号（特願昭第６３−
３２５、７０４号）に開示された電流メモリモジュール
は電流入力、電流出力、第１および第２のオーバーラツ
プしないクロック信号により制御された第１および第２
スイツチ、および第１メモリセルと第２メモリセルを具
え、ここで電流入力は第１スイツチにより第１メモリセ
ル１こ連結され、そして第１メモリセルは第２スイツチ
によ゛り第２メモリセルに連結され、第２メモリセルの
出力は電流出力に連結されている。各メモリセルは電流
ミラー回路の出力分枝を形成するそのゲート電極とソー
ス電極の間に接続されたキャパシタを有する電界効果ト
ランジスタを具えている。第１および第２スイツチは電
流ミラー回路の入力分枝と出力分枝を隔離するために配
設され、第１電流ミラー回路の出力分枝は第２電流ミラ
ー回路の入力分枝に接続されている。駆動源が除去され
る場合に電界効果トランジスタのゲート・ソース電位を
維持するキャパシタ上に電荷を蓄積することにより、駆
動源によりトランジスタを通して生成された電流はキャ
パシタ上の電荷により維持できる。もちろん、電流維持
の有効性はトランジスタの入力抵抗と電流を維持すべき
期間に依存している。それ故、これは最大サンプリング
期間を制限する１つのファクタである。

スイッチによって隔離されたそれらの入力分枝と出力分
枝を有する電流ミラー回路として電流メモリセルを形成
することは入力電流が出力で正確に生成でき、かつ出力
電流を所望の値に維持するためにキャパシタを正しい電
位に充電できる。

同時係属出願第８８１６０７２．６号（特願昭第６３−
３２５、７０４号）に開示された別の回路モジュールは
その入力に印加された双向性電流を積分できる積分器回
路モジュールである。積分器回路モジュールは、電流メ
モリモジュールと、蓄積された電流出力から加算装置へ
のフィードバックループを具え、従って蓄積された電流
は各電流入力サンプルに加えることができる。積分器モ
ジュールは例えば電流メモリを形成するかあるいはそれ
と関連する電流ミラー回路の電流比を適当に選択するこ
とにより損失の多い（ｌｏｓｓｙ）あるいは損失の無い
（ｌｏｓｓｌｅｓｓ）積分のいずれかを実行するよう配
設できる。積分器モジュールは任意の所望の複雑性を持
つフィルタを構成するために使用される種々のフィルタ
セクションを形成するのに有用である。

同時係属出願第８８１６０７２．６号（特願昭第６３−
３２５、７０４号）に開示された別の回路モジュールは
スタティックモジュール（ｓｔａｔｉｃ　ｍｏｄｕｌｅ
）であり、それはその出力でその入力に印加された電流
のスケールされた変形を生成できる。スタティックモジ
ュールは複数の入力を有し、それによって複数の入力電
流は電流加算あるいは電流減算がスタティックモジュー
ルによって実行できるようスタティックモジュールに印
加できる。スタティックモジュールはその入力と出力の
間で電流反転を実行できる。

スタティックモジュールは電流利得、信号反転、電流加
算、電流減算、および「ファンアウト」の機能の実行を
許容している。

１つのスタティックモジュールは電流スケーリング回路
を具え、この電流スケーリング回路は入力電流を第１電
流ミラー回路の入力分枝に印加する手段、バイアス電流
を第１電流ミラー回路の入力分枝に印加する手段、第１
電流ミラーの出力分枝から第２電流ミラーの入力分枝に
電流を給電する手段、第２電流ミラー回路の出力からス
タティックモジュールの出力に電流を給電する手段、お
よびスケーリング回路によって生成された出力電流がス
ケーリング回路の入力に印加された入力電流のスケール
された変形であるようにバイアス電流を減らす手段を具
えている。

スタティックモジュールはその入力分枝がダイオード接
続されたトランジスタにより共通に形成された電流ミラ
ー回路の入力分枝に接続されたその入力を有しているか
ら、そのような場合に電流がダイオードの電流導通方向
に流れることを保証する必要がある。入力電流に加えら
れるバイアス電流の準備は設計範囲内で入力電流の値を
この条件が達成することを可能にする。もし電流反転が
所望なら、第１電流ミラー回路の出力分枝から出力を取
ることが可能であり、あるいはもし第１電流ミラーが電
流増幅ファクタを有するなら、第１電流ミラー回路の出
力分枝の電流からバイアス電流を増大したものがスタテ
ィックモジュールの所要の出力電流を生成することが可
能であろう。

１つの実施例において、バイアス電流を第１電流ミラー
回路の入力分枝に印加する手段は第１電流源と、第１電
流源により生成された電流を入力電流に加える手段を具
え、かつバイアス電流を減らす手段は第２電流源と、第
２電流源からの出力電流と第２電流ミラー回路の出力分
枝からの出力電流が適当な極性で印加される電流加算接
合（ｃｕｒｒｅｎｔ　ｓｕｍｍｉｎｇ　ｊｕｎｃｔｉｏ
ｎ）と、加算接合からスケールされた出力電流を導く手
段を具えている。

第２電流ミラー回路は複数の出力を有し、スタティック
モジュールは対応する複数の出力を有し、第２電流ミラ
ー回路の各出力はスタティックモジュールの対応する出
力に連結されている。適当にスケールされたバイアス電
流を減らす手段は第２電流ミラー回路の出力の数に対応
する多数の出力を有する別の電流ミラー回路の入力に接
続されたバイアス電流源を具え、別の電流ミラー回路に
より生成された出力電流は第２電流ミラー回路の対応す
る出力電流から減算されている。スタティックモジュー
ルはその出力でその入力に印加された電流の反転を生成
するように配設され、スタティックモジュールの入力は
第１電流ミラー回路の入力の代わりに別の電流ミラー回
路の入力に連結されている。

別の実施例において、スタティックモジュールは第１電
流を第２電流から減らすよう配設され、かつ第１電流ミ
ラー回路の入力に連結されている第２電流を印加する第
１人力と、別の電流ミラー回路の入力に連結されている
第１電流を印加する第２人力、および第２電流ミラー回
路の各出力分枝に連結されている１つあるいはそれ以上
の出力とを有している。

別の実施例は微分入力電流を処理するよう配設されかつ
微分出力電流を生成するスタティックモジュールを開示
している。そのようなスタティックモジュールは微分入
力電流を受信する第１および第２人力と、微分出力電流
を生成する第１および第２出力と、第１人力を第１電流
加算手段の第１入力に連結する手段と、第１バイアス電
流源を第１電流加算手段の第２人力に連結する手段と、
第１電流加算手段を第１電流ミラーの入力分枝と第２電
流加算手段の第１人力に連結する手段と、第２バイアス
電流源を第２電流加算手段の第２人力に結合する手段と
、第２バイアス電流源を第２電流加算手段の第２人力に
連結する手段と、第２電流加算手段の出力を第２電流ミ
ラー回路の入力分枝に連結、する出力と、第１電流ミラ
ー回路の第１出力分技を第３電流ミラー回路の入力分枝
に連結する手段と、第２電流ミラー回路の第１出力分技
を第４電流ミラー回路の入力分枝に結合する手段と、第
１電流ミラー回路の第２出力分技を第３電流加算手段の
第１入力に連結する手段と、第４電流ミラー回路の出力
分枝を第３電流加算手段の第２人力に連結する手段と、
第３電流加算回路手段の出力を第１出力に連結する手段
と、第２電流ミラー回路の第２分枝を第４電流加算手段
の第１人力に結合する手段と、第３電流ミラー回路の出
力分枝を第４電流加算手段の第２人力に連結する手段、
および第４加算手段の出力を第２出力に連結する手段を
具えている。

スタティックモジュールは多数の別の微分出力を備える
ことができ、ここで各電流ミラー回路は対応する数の別
の出力分枝を有し、その各々は適当な別の加算ノードに
接続されている。スタティックモジュールはまた多数の
別の微分入力を備え、別の各微分入力は第１および第２
加算ノードの別の入力に接続されている。

同時係属出願第８８２８６６６、１号（特願第８９−３
１４．４６１号）はスイッチト電流信号処理を使用する
双線形積分器（ｂｉｌｉｎｅａｒ　ｉｎｔｅｇｒａｔｏ
ｒ）を開示し、かつ双向性入力電流を受は取り、かつ双
向性出力電流を生成する能力を有するスイッチト電流回
路のモジュールとして使用できる。開示された双線形積
分器は特許出願第８８１６０７２．６号（特願昭第６３
−３２５、７０４号）に開示されたような電流メモリモ
ジュールとスタティックモジュールから構成されている
。

同時係属出願第８８２８６６８．９号（特願第８９−３
２０．３７５号）は信号電流を通過するトランジスタが
すべて同じ極性でありかつ最小電源電圧が使用できる特
許出願第８８１６０７２．６号（特願昭第６３−３２５
．７０４号）と特許出願第８８２８６６６、１号（特願
第８９−３１４．４６１号）に開示されたものと機能上
等価な回路モジュールを開示している。

これらの同時係属出願に開示された回路モジュールはす
べて電流スケーリング用電流ミラー回路と電流の蓄積を
可能にする修正された電流ミラー回路を使用している。

複数の電流が１つのノードに加算される場合、加算され
た電流を受信する電流ミラー回路の入力の入力インピー
ダンスと加算すべき電流を与える電流ミラー回路の結合
出力インピーダンスとの間の不整合は電流加算が高い精
度で起こることを許容するのは十分大きくない。

（発明の開示） 本発明の目的は電流受信と電流供給回路の入力インピー
ダンスと出力インピーダンスの高い不整合を可能にする
ことである。

本発明はサンプルされたアナログ電気信号を処理する回
路装置を与えることであって、各サンプルは電流の形を
しており、該回路装置は１つあるいはそれ以上の先行サ
ンプル期間の入力サンプル電流から導かれた電流によっ
て現在のサンプル期間の入力サンプル電流を所定の割合
で結合する手段と、連続サンプル期間で結合手段によっ
て生成された結合電流から処理された出力信号を導く手
段を具え、ここで結合手段は電流伝達回路（ｃｕｒｒｅ
ｎｔ　ｃｏｎｖｅｙｏｒ　ｃｉｒｃｕｉｔ）の入力に接
続された電流加算ノードを具えている。

さらに本発明はサンプルされたアナログ電気信号を処理
する回路装置を備え、各サンプルは電流の形をしており
、該回路装置は１つあるいはそれ以上の先行サンプル期
間の入力サンプル電流から導かれた電流によって現在の
サンプル期間の入力サンプル電流を所定の割合で結合す
る手段と、連続サンプル期間で結合手段によって生成さ
れた結合電流から処理された出力信号を導く手段を具え
、ここで該回路装置はさらに双向性入力電流を受信する
電流入力と双向性出力信号電流を供給する電流出力を有
する複数の回路モジュールと、回路モジュールによって
処理する単向性電流を生成するためにバイアス電流を双
向性入力信号に加える手段と、回路モジュールの電流出
力に双向性信号電流を生成するために処理された単向性
電流から適当にスケールされたバイアス電流を減らす手
段を具え、かつここで少なくとも１つの回路モジュール
において電流入力が電流伝達回路を具えている。

電流伝達回路は非常に異なっているインピーダンス間で
電流が伝達される回路である。電流伝達回路はｘ、　ｙ
、　　ｚと示され得る３つのポートを持つ３ポート回路
網である。その端子特性はそれらの対応入力によって３
ボートの出力を与えるハイブリッドマトリクスにより表
すことができる。第１世代の電流伝達回路（ＣＣＩ）に
対して、この関係は次のようになっている。

第２世代の電流伝達回路に対して、この関係は次のよう
になっている。

電流伝達回路に関連する別の情報とそれらの実現はウメ
シュ・りＴ−（Ｕｍｅｓｈ　Ｋｕｍｅｒ）の論文、「電
流伝達回路：技術の現状の概観ＣＣｕｒｒｅｎｔＣｏｎ
ｖｅｙｏｒｓ：Ａ　Ｒｅｖｉｅｗ　ｏｆ　ｔｈｅ　５ａ
ｔｅ　ｏｆ　ｔｈｅ　Ａｒｔ　）　Ｊ、ＩＥＥＥの回路
とシステム雑誌（ＩＥＥＥ　Ｃ１ｒｃｕｉｔｓ　ａｎｄ
Ｓｙｓｔｅｍｓ　Ｍａｇａｚｉｎｅ）　、第３巻、第１
号、１９８１年、頁１０−１４を参照して得ることがで
き、これは参考のためにここに記載する。その刊行物で
議論されているように、点Ｘと２の間の伝達特性は入力
Ｘで実効的に短絡している電流制御電流源の特性である
。ボートｚにおける出力インピーダンスはカスコードの
ように入力インピーダンスと出力インピーダンスの間に
大きい差を与えるような技術により非常に高くすること
ができる。非常に低い（実効的に短絡）入力インピーダ
ンスは電流伝達回路への入力が加算ノードを形成する場
合にさらに正確な電流加算を許容する。

電流伝達回路は３ボ一ト回路網であり、その端子特性は
その対応する入力によって３ボート（Ｘ。

ｙ、　　ｚ）の出力を与えるハイブリッドマトリクスに
より表現でき、このハイブリッドマトリクスは次のよう
になる。

これは第２世代の電流伝達回路であり、かつどんな入力
電流も基準電圧源から流れず、かくして基準電圧源の要
求を軽減すると言う利点を持っている。

電流伝達回路は、その別の端部が電源に接続されている
第１ダイオード接続トランジスタと第２ダイオード接続
トランジスタの間にその主電流導通路が接続されている
第１トランジスタと、その主電流導通路が電源とその別
離端部が基準電位を印加する入力端子に接続されている
第４ダイオード接続トランジスタとの間に接続されてい
る第３トランジスタ、およびその制御電極が第２および
第３トランジスタの制御電極に接続されかつその主電流
導通路が電源と出力との間に接続されている第５トラン
ジスタを具え、ここで第１および第４トランジスタの制
御電極は共通にされ、かつ何らの電流が入力端子を通し
て流れないように第４トランジスタを通る電流を打消す
打消電流（ｃａｎｃｅｌｌｉｎｇ　ｃｕｒｒｅｎｔ）を
内部的に発生する手段が備えられている。

打消電流を内部的に発生する手段は、そのＭ御電極が第
２トランジスタの制御電極に接続されかつそれが打消電
流を生成するために接続されている第６トランジスタと
、第４トランジスタに打消電流を給電する手段とを具え
ている。打消電流を給電する手段は電流ミラー回路を具
えている。これは第２世代の電流伝達回路の都合のよい
実現を与える。

添付図面を参照し実例により本発明の詳細な説明する。

（実施例） 第１図は本発明が含まれているサンプルされたアナログ
電気信号を処理する回路装置を示している。示された回
路装置は入力ｌを有し、これはアンチアライアスフィル
タとして作用する低域通過フィルタ２に給電されている
。もし信号がもともと制限された帯域を有するなら、フ
ィルタ２は省略できる。フィルタ２の出力はサンプルア
ンドホールド回路３の入力に給電され、電圧を電流変換
器４に給電されるサンプルされた入力を生成する。

電流変換器の電圧出力はサンプルされた電流出力を生成
し、これは信号処理回路５に給電される。

信号処理回路５の出力は電圧変換器６に電流を給電し、
電圧変換器６の出力は低域通過フィルタ７を通して装置
の出力８に通過される。クロック信号がクロック発生器
９からサンプルアンドホールド回路３と信号処理回路５
に給電される。もしシステムが、入力ｌにおける入力信
号が電圧よりはむしろ電流の形をしていたなら、電圧対
電流変換器４は省略されよう。同様に、もし出力８にお
ける出力信号が電流出力であることを要求されたなら、
電流対電圧変換器６は省略されよう。サンプルアンドホ
ールド回路３はもしそれが電流メモリ回路として実現さ
れるなら電圧対電流変換器の後に置くことができる。

信号処理回路５は所望の出力信号、を生成するためにサ
ンプルされた電流を処理するよう配設される。信号処理
回路５の正確な形は実行すべき信号処理に依存している
。例えばそれは１つあるいはそれ以上の積分器回路を具
えていてもよい。信号処理は現在のサンプル期間の電流
を１つあるいはそれ以上の先行サンプル期間の電流と所
望の部分で結合することにより遂行される。それ故、信
号処理回路５は少なくとも先行サンプル期間から電流を
利用可能にすることができなければならない。

しかしこのことは先行サンプル期間の入力電流がそれ自
身利用可能であるがしかし先行サンプル期間の間に生成
された処理電流が単に現在のサンプル期間の電流と共に
利用可能であることを意味していない。電流サンプルの
処理を実行するよう要求された代表的な回路要素は電流
ミラー回路と電流メモリである。さらに、大多数の適用
において、電気信号は電流よりはむしろ電圧であり、従
って電圧対電流変換器とそれに対応する電流対電圧変換
器に備えることが必要である。

一度信号処理を実行するために、信号はサンプルされた
電流に変換され、例えば遂行すべき信号処理に依存して
種々の組合せのスタティックモジュール、メモリモジュ
ールおよび積分器モジュールのようなある基本モジュー
ルは信号処理装置を形成するよう使用できる。これらの
モジュールは電流ミラー回路から構築され、そしてスタ
ティックモジュールとメモリモジュールの説明の簡単化
のために基本電流ミラー回路が示されよう。しかし、よ
り良い性能は代案の電流ミラーの組合せを用いて達成で
きる。高い精度の電流加算が得られるように、モジュー
ルはモジュールの入力で電流伝達回路を含み、そしてま
たモジュール内で電流加算機能が例えば積分機能を生成
することを内部的に実行することが好ましい。

スタティックモジュールは電流の加算、減算あるいは乗
算を与えるか、あるいは出力電流の「ファンアウト」あ
るいは多重化を与える種々の形を有していてもよい。同
様に、電流メモリモジュールは電流乗算とファンアウト
能力を含み、かつ電流加算、電流減算、あるいは積分機
能を実行するフィードバック接続を含んでいてもよい。

その上、モジュールは非平衡終端（ｓｉｎｇｌｅ　ｅｎ
ｄｅｄ）あ゛るいは微分−人出力を有していてもよい。

信号処理装置５に備えられた各モジュールは双向性電流
入力の受は入れと双向性電流出力の生成が可能なように
配設されている。モジュールへの入力がダイオードに接
続できるから、双向性入力電流を単向性入力電流に変換
する必要がある。これはモジュール内に発生されるバイ
アス電流を入力電流に加えることにより達成される。双
向性出力電流を得るために、これもまたモジュール内に
発生される別のバイアス電流は出力電流から減らされる
。これにより信号電流のみがモジュール間に通過され、
かつ１つのモジュールのバイアス電流は他のモジュール
のバイアス電流とは無関係でありかつそれに何の効果も
有していない。このようにバイアス電流発生器の整合は
通常集積回路チップ内の小さい部分のみを占有し、従っ
て処理条件がモジュール内で非常に重要には見えない小
形ユニットであるモジュール内でのみ必要である。

それ故、整合されたバイアス電流発生器の生成に含まれ
た問題は低減される。

第２図はＸ入力でありかつｐチャネル電界効果トランジ
スタＴ１のソース電極に接続されている入力２１を有す
る第１世代の電流伝達回路を示している。トランジスタ
Ｔ１のドレイン電極はそのソース電極がアースに接続さ
れているｎチャネル電界効果トランジスタＴ２のドレイ
ン電極とゲート電極に接続されている。トランジスタＴ
２のゲート電極はそのソース電極がアースに接続されて
いる２つの別のｎチャネル電界効果トランジスタＴ３と
Ｔ４のゲート電極に接続されている。トランジスタＴ３
のドレイン電極はそのソース電極が入力２２（それはＸ
入力である）に接続されているｐチャネル電界効果トラ
ンジスタＴ５のドレイン電極とゲート電極に接続されて
いる。トランジスタＴ５のゲート電極はトランジスタＴ
１のゲート電極に接続され、一方、トランジスタＴ４の
ドレイン電極は出力２３（これは２出力である）に接続
されている。

動作中、入力電流は入力２１に印加され、バイアス電圧
は端子２２に印加され、出力電流は端子２３に生成され
、その値は入力電流に比例している。比例定数はトラン
ジスタＴ２とＴ４の寸法に依存している。端子２１にお
ける電圧は端子２２に印加された電圧に等しい。入力２
２（Ｘ入力）が吸い込み電流（ｄｒａｗ　ｃｕｒｒｎｔ
）であり、それ故、入力２２に接続された電圧源は理想
的には入力２１（Ｘ入力）で入力電圧を一定に保つため
に入力２２における電圧レベルを乱すこと無く電流を与
えることができなければならないことが分かるであろう
。

第３図は第２図に示された電流伝達回路の変形である。

第３図に示された電流伝達回路は電流伝達回路内でカス
コードされた電流ミラー回路を使用することにより高い
出力インピーダンスを有している。これは３つの別のｎ
チャネル電界効果トランジスタＴ６．　Ｔ７．　Ｔ８の
付加により構成されている。トランジスタＴ６はトラン
ジスタＴＩのドレイン電極とトランジスタＴ２のゲート
電極に接続されたそのドレイン電極を有し、トランジス
タＴ６のソース電極はトランジスタＴ２のドレイン電極
に接続され、そしてそのゲート電極はトランジスタＴ７
とＴ８のゲート電極およびバイアス電圧源に動作中接続
されている入力端子２４に接続されている。トランジス
タＴ７のドレイン電極はトランジスタＴ５のドレイン電
極に接続され、一方、トランジスタＴ７のソース電極は
トランジスタＴ３のドレイン電極に接続されている。ト
ランジスタＴ８のドレイン電極は出力端子２３に接続さ
れ、一方、トランジスタＴ８のソース電極はトランジス
タＴ４のドレイン電極に接続されている。

低い電流ミラー回路のカスコード接続は端子２３で高い
出力インピーダンスの得られることを可能にする。これ
は電流源すなわち電流伝達回路の２出力と次の段の入力
すなわち電流伝達回路との間により大きいインピーダン
ス差さえ与えている。

トランジスタＴ６からＴ８のゲート電極のバイアス電圧
の発生は例えば米国特許第４．４７７、７８２号に示さ
れたように、あるいは同時係属出願第８７２９９８７号
（特願昭第６３−３２２．２０５号）に開示されたよう
に既知の態様で達成できる。

別の変形は所望なら電流伝達回路の性能を増大できる。

これらのことはデバイス外形のエラーの補償する電流再
生の精度を増大するソース負帰還抵抗器（ｓｏｕｒｃｅ
　ｄｅｇｅｎｅｒａｔｉｏｎ　ｒｅｓｉｓｔｏｒ）の準
備を含んでいるが、しかしより大きい電源電圧の要求あ
るいはルディ・パン・デル・ブラッシエ（Ｒｕｄｙｖａ
ｎ　ｄｅｒ　Ｐｌａｓｓｃｈｅ）による電流ミラー回路
に記載されたようなダイナミック要素整合の要求を犠牲
にしている。なおこれについては１９８３年６月１６日
付けの「エレクトロニクス（Ｅｌｅｃｔｒｏｎｉｃｓ）
　Ｊで公刊された「ダイナミック要素整合がチップ上に
トレムレス変換器を置＜　（Ｄｙｎａｍｉｃ　Ｅｌｅｍ
ｅｎｔ　Ｍａｔｃｈｉｎｇｐｕｔｓ　Ｔｒｉｍｌｅｓｓ
　Ｃｏｎｖｅｒｔｅｒｓ　ｏｎ　Ｃｈｉｌ））　Ｊなる
標題の論文に記載されている。説明を明確かつ容易にす
るために、ここで示されかつ記載された電流伝達回路は
簡単化された回路に基づいているが、しかし所望ならさ
らに複雑な高性能な変形が使用できることも明らかであ
ろう。

第４図は第２世代電流伝達回路機能、すなわちその機能
が次の関係式により規定される機能を実行する電流伝達
回路を示している。

第４図に示された電流伝達回路はＸ入力に対応する入力
１００と２出力に対応する出力１０１とｙ入力に対応す
る端子１０２を有している。入力１００は電流源１０３
とｐチャネル電界効果トランジスタＴ１０１のソース電
極との接合点に接続されている。

電流源１０３の別の端部は正の電源レール１０４に接続
され、一方、トランジスタＴ１０１のドレイン電極はｎ
チャネル電界効果トランジスタＴｌＯ２のドレイン電極
に接続されている。′トランジスタＴｌＯ２のソース電
極は負の電源レール１０５に接続され、一方、そのドレ
イン電極はそのゲート電極と別のｎチャネル電界効果ト
ランジスタＴ１０３のゲート電極に接続されている。ト
ランジスタＴ１０３のソース電極は負の電源レール１０
５に接続され、一方、そのドレイン電極はそのソース電
極が端子１０２に接続されているｐチャネル電界効果ト
ランジスタＴ１０４のドレイン電極に接続されている。

トランジスタＴ１０１のゲート電極はトランジスタＴ１
０４のゲート電極とドレイン電極に接続されている。２
つの別のｎチャネル電界効果トランジスタＴ１０５とＴ
１０６はトランジスタＴｌＯ２のゲート電極に接続され
たそれらのゲート電極を有し、そしてそれらのソース電
極は負の電源レール１０５に接続されている。トランジ
スタＴｌ０５のドレイン電極は出力１０１に接続され、
かつ電流源１０６を介して正の電源レール１０４に接続
されている。トランジスタＴ１０６のドレイン電極はそ
のソース電極が正の電源レール１０４に接続されている
ｐチャネル電界効果トランジスタＴ１０７のドレイン電
極に接続されている。基準電圧発生器１１０はそのソー
ス電極が正の電源レール１０４に接続され、そのドレイ
ン電極が端子１０２に接続され、かつそのゲート電極が
トランジスタＴ１０７のゲート電極とドレイン電極に接
続されているｎチャネル電界効果トランジスタＴ１０８
を具えている。ｎチャネル電界効果トランジスタＴ１０
９は正の電源レール１０４に接続されたそのソース電極
と、ｎチャネル電界効果トランジスタＴ１１０のソース
電極に接続されたそのドレイン電極を有している。トラ
ンジスタＴｌｌ０のドレイン電極は電流源１０７を介し
て負の電源レール１（１５に接続されている。トランジ
スタＴ１０９のゲート電極はトランジスタＴ１１０のゲ
ート電極とドレイン電極に接続されている。トランジス
タＴ１０９のドレイン電極とトランジスタＴｌｌ０のソ
ース電極の接合点は端子１０２に接続され、そして基準
電圧発生器１１０の出力を形成する。電流源１０３゜１
０６、１０７は入力電流ｉが入力ダイオードを逆バイア
スすること無（近似的に±ｊの範囲を有することを許容
し、かつ対応する出力電流が出力１０１で生成される電
流ｊを生成するよう配設されている。

動作中、もし入力電流ｉが入力１００に印加されるなら
、電流ｉ＋ｊはトランジスタＴ１０１を介してダイオー
ド接続されたトランジスタＴｌＯ２に給電され、ダイオ
ード接続トランジスタＴｌＯ２はトランジスタＴ１０３
．　Ｔ１０５．　Ｔ１０６と共に多重出力電流ミラー回
路を形成する。この実施例では、トランジスタＴｌＯ２
，Ｔ１０３．　Ｔ１０５．　Ｔ１０６は同一の幾何学的
寸法で構成され、従って電流ｊ＋ｉは各トランジスタの
ドレイン電極に生成される。スケールされた電流はトラ
ンジスタの幾何学的寸法を適当にスケールすることによ
り生成できる。トランジスタＴ１０６により生成された
出力電流はトランジスタＴ１０７とＴ１０８により形成
された電流ミラー回路の入力分枝に給電され、端子１０
２に給電すべき電流ｊ＋ｉを生じる。これはトランジス
タＴ１０３とＴ１０４を具える通路により必要とされる
電流であり、従って端子１０２に電流が流入したり流出
したりしない。

トランジスタＴ１０９とＴｌｌ０および電流源１０７は
そのチャネル幅／長さ比がトランジスタＴｌｌ０のチャ
ネル幅／長さ比の１／３であるトランジスタＴ１０９を
形成することにより正の電源レール１０４の電圧より低
い電圧Ｖ　ｄｓｓを発生する装置を形成する。

これはトランジスタＴ１０７とＴ１０８を動作させ、か
つ残りの電圧範囲が入力端子１００で利用可能になるこ
とを許容することにより形成できる電流ミラー回路に十
分な電圧が利用可能であることで電流伝達回路に最大電
圧有効度を与える。電圧発生装置は電流伝達回路の必須
の部分ではなく、任意の適当な電圧発生装置で置換でき
る。トランジスタＴ１０６．　Ｔ１０７．　Ｔ１０８に
より形成されたループは、端子１０２に連結された電圧
源からさもなければ要求される電流がＸ入力に等価な入
力１００と、Ｘ入力に等価な入力１０２と、２出力に等
価な出力１０１とを持つ第２世代電流伝達回路にこの回
路を変換する電流を与えている。

これまで規定されたように同時係属出願で開示された任
意のモジュールは開示されたモジュールで使用された１
つあるいはそれ以上の電流ミラー回路を置換する電流伝
達回路を含むことができる。

第５図は電流ミラー回路の代わりに電流伝達回路を使用
する減算スケーラ−（ｓｕｂｔｒａｃｔｉｎｇ　５ｅａ
ｌｅｒ）を示している。第５図に示された減算スケーラ
−回路は動作中電流１１が印加される第１入力２０１と
、動作中電流ｉ、が印加される第２人力２０２と、それ
から電流ｆ＋　　　ｉｔが導かれる出力２０３を有して
いる。スケーリング回路は３つの電流伝達回路２０４．
２０５．２０６を具えている。第１電流伝達回路２０４
は入力２０１とその別の端部が正の電源レール２０８に
接続されている電流源２０７との接合点に接続されたそ
のＸ入力を有している。第１および第２電流伝達回路２
０４と２０５のＸ入力は端子２０９と２１０を介してバ
イアス電圧源Ｖｂｌに接続されている。電流伝達回路２
０４のＺ出力は電流伝達回路２０６のＸ入力に接続され
ている。第２電流伝達回路２０５は入力２０２とその別
の端部が正の電源レール２０８に接続されている電流源
２１１との接合点に接合点されたそのＸ入力を有してい
る。電流伝達回路２０６のＸ入力は端子２１２を介して
バイアス電圧源Ｖｂ２に接続されている。電流伝達回路
２０５と２０６のＺ出力は出力２０３に接続されている
。電流源２０７と２１１はおのおの入力電流１１とｉ！
が±ｊの範囲の値を取ることを許容する電流を生成する
よう配設されている。

もし電流１１と１２がそれぞれ入力２０１と２０２に印
加されるなら、電流伝達回路２０４のＺ出力は電流ｊ　
＋　ｉ　＋を生成し、電流伝達回路２０５の２出力は電
流Ｊ＋Ｌを生成しよう。その結果、電流伝達回路２０６
のＺ出力は電流ｊ　＋　ｉ　＋を生成し、出力２０３の
電流は（ｊ＋ｉ＋　）　　　（ｊ＋ｉ＊　）となり、こ
れはｉ＋−ｉｔに等しい。もしスケールされた電流減算
器が要求されるなら、これはそれらの電流伝達回路のＸ
入力通路のトランジスタに対して電流伝達回路２０４と
２０５の２出力通路でトランジスタを適当にスケーリン
グすることにより達成できる。

第６図は第５図のスケーリング回路の変形であり、ここ
で上側電流伝達回路２０６はダイオード接続されたｐチ
ャネル電界効果トランジスタＴ２Ｏ０と第２ｐチヤネル
電界効果トランジスタＴ２Ｏ１により形成された電流ミ
ラー回路により置換されている。

ただ１つの電流源が電流ミラー回路の入力に接続されて
いるから、その高い入力インピーダンスは著しいエラー
を生じない。このように、実際には多数の電流が入力で
加算されているところでは電流ミラー回路を電流伝達回
路で置換することのみが必要あるいは望ましいであろう
。標準回路モジュールを設計する場合、複数の電流源か
ら電流加算が通常起こる際にそうであるように、モジュ
−小入力において電流伝達回路を使用することは通常望
ましいであろう。しかし、それは積分器モジュールのよ
うなモジュール内で起こるかもしれないそのような電流
加算が起こる唯一の場所である必要はない。

その各々が個別にスケールできる電流伝達回路２０５と
２０６の複数の２出力通路を備えることにより第５図と
第６図に示されたモジュールによってファンアウト機能
は生成できる。

第７図はその入力で第４図に示された形の第２世代電流
伝達回路を用いる完全微分電流スケーリングモジュール
を示している。示されたモジュールはそれに入力信号ビ
とｉ−が印加される入力３０１と３０２と、そこで出力
信号ｉａ“とｉ、−の生成される出力３０３と３０４を
有している。入力３０１は電流源３０５とｐチャネル電
界効果トランジスタＴ３０１のソース電極の接合点に接
続されている。電流源３０５の別の端部は正の電源レー
ル３０６に接続され、一方、トランジスタＴ３０１のド
レイン電極はｎチャネル電界効果トランジスタＴ３０２
のドレイン電極とゲート電極に接続されている。トラン
ジスタＴ３０２のゲート電極は３つの別のｎチャネル電
界効果トランジスタＴ３０２．　Ｔ３０５．　Ｔａ２Ｏ
のゲート電極に接続されている。トランジスタＴ３０２
．　ＴａＯ２゜Ｔ３０５．　Ｔａ２Ｏのソース電極は負
の電源レール３０７に接続されている。トランジスタＴ
３０３のドレイン電極はｐチャネル電界効果トランジス
タＴ３０４のドレイン電極とゲート電極、およびトラン
ジスタＴ３０１のゲート電極に接続されている。トラン
ジスタＴ３０６のドレイン電極はそのソース電極が正の
電源レール３０６に接続されているｐチャネル電界効果
トランジスタＴ３０７のドレイン電極とゲート電極に接
続されている。トランジスタＴ３０７のゲート電極はそ
のソース電極が正の電源レール３０６に接続されている
別の２つのｐチャネル電界効果トランジスタＴ３０８と
Ｔ３０９のゲート電極に接続されている。

トランジスタＴ３０４とＴ３０８のドレイン電極は端子
３０８に接続されている。

入力３０２は電流源３０９とｐチャネル電界効果トラン
ジスタＴ３１１のソース電極との接合点に接続されてい
る。電流源３０９の別の端部は正の電源レール３０６に
接続され、一方、トランジスタＴ３１１のドレイン電極
はｎチャネル電界効果トランジスタＴ３１２のドレイン
電極とゲート電極に接続されている。トランジスタＴ３
１２のゲート電極は３つの別のｎチャネル電界効果トラ
ンジスタＴ３１３．　Ｔ３１５゜Ｔａ２Ｏのゲート電極
に接続されている。トランジスタＴ３１２．　Ｔ３１３
．　Ｔ３１５．　Ｔａ２Ｏのソース電極は負の電源レー
ル３０７に接続されている。トランジスタＴ３１３のド
レイン電極はｐチャネル電界効果トランジスタＴ３１４
のドレイン電極とゲート電極、およびトランジスタＴ３
１１のゲート電極に接続されている。

トランジスタＴ３１６のドレイン電極はそのソース電極
が正の電源レール３０６に接続されているｐチャネル電
界効果トランジスタＴ３１７のドレイン電極とゲート電
極に接続されている。トランジスタＴ３１７のゲート電
極はそのソース電極が正の電源レール３０６に接続され
ている２つの別のｐチャネル電界効果トランジスタＴ３
１８とＴ３１９のゲート電極に接続されている。トラン
ジスタＴ３１４とＴ３１８のドレイン電極は端子３０８
に接続されている。トランジスタＴ３０９とＴ３１５の
ドレイン電極は出力端子３０３に接続され、一方、トラ
ンジスタＴ３０５とＴ３１９のドレイン電極は出力端子
３０４にに接続されている。

バイアス電圧発生器３１０は端子３０８に接続された出
力を有し、かつ第１および第２ｐチヤネル電界効果トラ
ンジスタＴ３２０とＴ３２１および正の電源レール３０
６と負の電源レール３０７の間の電流源３１１の直列配
列を具えている。トランジスタＴ３２０のソース電極は
正の電源レール３０６に接続され、一方、そのドレイン
電極はトランジスタＴ３２１のソース電極と端子３０８
に接続されている。トランジスタＴ３２０のゲート電極
はトランジスタＴ３２１のゲート電極とドレイン電極お
よび電流源３１１の電流の１つの端部に接続されている
。

電流源３０５と３０９は電流伝達回路の入力ダイオード
を逆バイアスすること無く±ｊの双向性入力電流を許容
するよう電流ｊを生成する。

もし電流ｉゝとｉ−が入力３０１　と３０２に給電され
るなら、電流Ｊ＋ｉ“はトランジスタＴ３０１のソ−ス
ミ極に印加され、それ故、ダイオード接続トランジスタ
Ｔ３０２にも印加される。その結果として電流ｊ＋ｉ”
はトランジスタＴ３０３とＴ３０６のドレイン電極に生
成され、そしてもしトランジスタＴ３０２：Ｔ３０３：
　Ｔ３０５：　Ｔ３０６のゲート幅／長さ比が１：１：
Ａ：ｌであると仮定されるなら電流Ａ　（ｊ＋ｉつがト
ランジスタＴ３０５のドレイン電極に生成される。

同じ仮定に基づきトランジスタＴ３１２．　Ｔ３１３．
　Ｔ３１６のドレイン電極に生成される電流はｊ＋ｉ−
であり、トランジスタＴ３１５のドレイン電極に生成さ
れる電流はＡ（ｊ＋ｉ−）である。

電流ｊ＋ｉ＋はトランジスタＴ３０７．　Ｔ３０８．　
Ｔ３０９により形成された電流ミラー回路の入力分枝に
給電される。トランジスタＴ３０９はトランジスタＴ３
０７とＴ３０８のゲート幅／長さ比のＡ倍のゲート幅／
長さ比を有するように構成され、従ってそのドレイン電
極で電流Ａ　（ｊ＋ｉ”″）を生成し、一方、トランジ
スタＴ３０８はそのドレイン電極で電流ｊ＋ｆ”を生成
する。それ故、トランジスタＴ３０８のドレイン電極に
生成された電流ｊ＋ｉ＋がトランジスタＴ３０４のソー
ス電極に流れるので端子３０８には電流が流れない。

同様に、電流ｊ＋ｉ”はトランジスタＴ３１７゜Ｔ３１
８．　Ｔ３１９によって形成された電流ミラー回路の入
力分枝に給電される。トランジスタＴ３１９はトランジ
スタＴ３１７とＴ３１８のゲート幅／長さ比のＡ倍のゲ
ート幅／長さ比を有するよう構成され、従ってそのドレ
イン電極に電流Ａ（ｊ＋ｉ−）を生成し、一方、トラン
ジスタＴ３１８はそのドレイン電極に電流ｊ＋ｌ″を生
成する。それ故、トランジスタ７３１８のドレイン電極
に生成されたｊ＋ｉ−がトランジスタＴ３１４のソース
電極に流れるから端子３０８には電流は流れない。

電流Ａ（ｊ＋ｉ“）はトランジスタＴ３０９により生成
され、一方、電流Ａ　（ｊ＋ｉ−）はトランジスタＴ３
１５により導通され、その結果、端子３０３における電
流はＡ　（ｉ＋−ｉ−）に等しい。同様に、電流Ａ　（
ｊ＋ｉ−）はトランジスタＴ３１９によって生成され、
一方、電流Ａ　（ｊ＋ｉ”″）はトランジスタＴ３０５
によって吸収され、その結果、電流Ａ（ｉ−−ｉ“）あ
るいは−Ａ　（ｉ”　−ｉ−）は端子３０４に生成され
る。これはｉ。＋＝Ａ（ｉ”　−１−）およびｉｏ−＝
　　Ａ　（ｉ”　　　ｉ−）である。

電流伝達回路のいずれもそのｙ入力、すなわち端子３０
８に接続された点にネット電流を流さず、従ってそれら
は第２世代（ＣＣ２）電流伝達回路であることが分かる
。

バイアス電圧発生器において、トランジスタＴ３２０の
ゲート幅／長さ比はトランジスタＴ３２１のそれの１／
３であり、従って電圧Ｖ　ｄｓｓが端子３０８に生成さ
れ、電流ミラートランジスタが飽和状態に保持されるが
、しかし電流伝達回路の最大電圧空き高（ｍａｘｉｍｕ
ｍ　ｖｏｌｔａｇｅ　ｈｅａｄｒｏｏｍ）を与えること
を可能にする。

第８図は入力電流ｉ＋とｉ−を受信する入力端子４０１
と４０２と、出力電流ｉ。＋と１０−が生成される出力
端子４０３と４０４を有する完全微分電流メモリ回路モ
ジュールを示している。入力端子４０１は電流源４０５
とｐチャネル電界効果外ランジスタＴ４０１のソース電
極の接合点に接続されている。電流源４０５の別の端部
は正の電源レール４０６に接続され、一方、トランジス
タＴ４０１のドレイン電極はｎチャネル電界効果トラン
ジスタＴ４０２のドレイン電極とゲート電極に接続され
ている。トランジスタＴ４０２のソース電極は負の電源
レール４０７に接続されている。トランジスタＴ４０２
のゲート電極はそのソース電極が負の電源レール４０７
に接続されている２つの別のｎチャネル電界効果トラン
ジスタＴ４０３とＴ４０５のゲート電極に接続されてい
る。トランジスタＴ４０３のドレイン電極はｐチャネル
電界効果トランジスタＴ４０４のドレイン電極とゲート
電極およびトランジスタＴ４０１のゲート電極に接続さ
れている。トランジスタＴ４０５のドレイン電極はその
ソース電極が正の電源レール４０６に接続されているｐ
チャネル電界効果トランジスタＴ４０７のドレイン電極
とゲート電極に接続されている。トランジスタＴ４０７
のゲート電極はそのソース電極が正の電源レール４０６
に接続され、かつそのドレイン電極がトランジスタＴ４
０４のソース電極と端子４０８に接続されているｐチャ
ネル電界効果トランジスタＴ４０８のゲート電極に接続
されている。これまで述べられた構成要素とそれらの相
互接続は第４図に示されたような電源伝達回路を形成し
、第７図に示された装置により発生されるバイアス電圧
Ｖは端子４０８に印加されている。

トランジスタＴ４０５のゲート電極はその別の側がキャ
パシタＣ４０１とｎチャネル電界効果トランジスタＴ４
１０のゲート電極の接合点に接続されているスイッチ５
４０１の１つの側に接続されている。キャパシタＣ４０
１の別の端部は負の電源レール４０７に接続されている
。トランジスタＴ４１０のソース電極は負の電源レール
４０７に接続され、一方、そのドレイン電極はそのソー
ス電極が正の電源レール４０６に接続されているｐチャ
ネル電界効果トランジスタＴ４１１のゲート電極とドレ
イン電極に接続されている。トランジスタＴ４１１のゲ
ート電極はその別の側がキャパシタＣ４０２とｐチャネ
ル電界効果トランジスタＴ４１２のゲート電極の接合点
に接続されているスイッチ５４０２の１つの側に接続さ
れている。キャパシタＣ４０２の別の端部は正の電源レ
ール４０６に接続されている。トランジスタＴ４１２の
ゲート電極はｐチャネル電界効果トランジスタＴ４１３
のゲート電極に接続されている。トランジスタＴ４１２
とＴ４１３のソース電極は正の電源レール４０６に接続
されている。トランジスタＴ４１２のドレイン電極はそ
のソース電極が負の電源レール４０７に接続されている
ｎチャネル電界効果トランジスタＴ４１４のドレイン電
極とゲート電極に接続されている。トランジスタＴ４１
３のドレイン電極は出力端子４０３およびそのソース電
極が負の電源レール４０７に接続されているｎチャネル
電界効果トランジスタＴ４１５のドレイン電極に接続さ
れている。

入力端子４０２は電流源４０９とｐチャネル電界効果ト
ランジスタＴ４２１のソース電極に接続されている。電
流源４０５の別の端部は正の電源レール４０６に接続さ
れ、一方、トランジスタＴ４２１のドレイン電極はｎチ
ャネル電界効果トランジスタＴ４２２のドレイン電極と
ゲート電極に接続されている。トランジスタＴ４２２の
ソース電極は負の電源レール４０７に接続されている。

トランジスタＴ４２２のゲート電極はそのソース電極が
負の電源レール４０７に接続されている２つの別のｎチ
ャネル電界効果トランジスタＴ４２３とＴ４２５のゲー
ト電極に接続されている。

トランジスタＴ４２３のドレイン電極はｐチャネル電界
効果トランジスタＴ４２４のドレイン電極とゲート電極
およびトランジスタＴ４２１のゲート電極に接続されて
いる。トランジスタＴ４２５のドレイン電極はそのソー
ス電極が正の電源レール４０６に接続されているｐチャ
ネル電界効果トランジスタＴ４２７のドレイン電極とゲ
ート電極に接続されている。トランジスタＴ４２７のゲ
ート電極はそのソース電極が正の電源レール４０６に接
続され、かつそのドレイン電極がトランジスタＴ４２４
のソース電極と端子４０８に接続されているｐチャネル
電界効果トランジスタＴ４２８のゲート電極に接続され
ている。この記事でこれまで述べられた構成要素および
それらの相互接続は第４図に示されたような電流伝達回
路を形成し、第７図に示された装置により発生されたバ
イアス電圧Ｖは端子４０８に印加されている。

トランジスタＴ４２５のゲート電極はその別の側がキャ
パシタＣ４２１とｎチャネル電界効果トランジスタＴ４
３０のゲート電極の接合点に接続されているスイッチ５
４２１の１つの側に接続されている。キャパシタＣ４２
１の別の端部は負の電源レール４０７に接続されている
。トランジスタＴ４３０のソース電極は負の電源レール
４０７に接続され、一方、そのドレイン電極はそのソー
ス電極が正の電源レール４０６に接続されているｐチャ
ネル電界効果トランジスタＴ４３１のゲート電極とドレ
イン電極に接続されている。トランジスタＴ４３１のゲ
ート電極はその別の側がキャパシタＣ４２２とｐチャネ
ル電界効果トランジスタＴ４３２のゲート電極に接続さ
れているスイッチ５４２２の１つの側に接続されている
。キャパシタＣ４２２の別の端部は正の電源レール４０
６に接続されている。トランジスタＴ４３２のゲート電
極はｐチャネル電界効果トランジスタＴ４３３のゲート
電極に接続されている。トランジスタＴ４３２およびＴ
４３３のソース電極は正の電源レール４０６に接続され
ている。

トランジスタＴ４３２のドレイン電極はそのソース電極
が負の電源レール４０７に接続されているｎチャネル電
界効果トランジスタＴ４３４のドレイン電極とゲート電
極に接続されている。トランジスタＴ４３３のドレイン
電極は出力端子４０４と、そのソース電極が負の電源レ
ール４０７に接続されているｎチャネル電界効果トラン
ジスタＴ４３５のドレイン電極に接続されている。トラ
ンジスタＴ４１４のゲート電極はトランジスタＴ４３５
のゲート電極に接続され、−方、トランジスタＴ４３４
のゲート電極はトランジスタＴ４１５のゲート電極に接
続されている。

電流源４０５と４０９は電流伝達回路の入力ダイオード
を逆バイアスすること無く±ｊの間の値を取るよう入力
電流ｉ＋とｉ−が入力４０２と４０２に印加されること
を許容する電流ｊを生成するために各々配設されている
。

スイッチ５４０１と３４０２は第９図に示されたクロッ
ク信号の位相φ２の間は閉成され、一方、スイッチ５４
２１と８４２２は第９図に示されたクロック信号の位相
φ１の間は閉成される。位相φ１とφ２はオーバーラツ
プしていない。トランジスタＴ４０１からＴ４１０はキ
ャパシタＣ４０１とスイッチ５４０１と共に同時係属出
願第８７２１７５９号（特願昭第６３−２２８．８６６
号）に開示されたように電流メモリセルを具え、この出
願では電流ミラー回路が電流伝達回路によって置換され
ている。同様な電流メモリセルはキャパシタＣ４２１と
スイッチ５４２１と共にトランジスタＴ４２１からＴ４
３０によって形成されている。トランジスタＴ４１１と
Ｔ４１２はキャパシタＣ４０２とスイッチ５４０２と共
に、キャパシタＣ４２２とスイッチ５４２２と共にトラ
ンジスタＴ４３１とトランジスタＴ４３２によって形成
されているようにその出願で開示されたような電流メモ
リセルを形成している。

動作中、もし期間（ｎ−１）に電流ｉ”（ｎ−１）が入
力４０１に印加されかつ電流ｉ”’　　（ｎ−１）が入
力４０２に印加されるなら、期間（ｎ−１）のクロック
位相φ意でスイッチ５４０１と８４２１は閉成され、そ
してトランジスタＴ４１０とＴ４３０は電流ｊ＋ｉ＋（
ｎ−１）とｊ＋ｉ−（ｎ−１）を生成する。キャパシタ
Ｃ４０１とＣ４２１はトランジスタＴ４１０とＴ４３０
のゲート・ソース電位にそれぞれ充電される。クロック
位相φ、の終わりでスイッチ５４０１と５４２１は開放
するが、しかしトランジスタＴ４１０とＴ４３０を通る
電流は所要のゲート・ソース電位がキャパシタＣ４０１
と０４２１で保持されているので維持されたままである
。期間ｎのクロック位相φ１でスイッチ５４０２と８４
２２は閉成し、そしてトランジスタＴ４１２とＴ４１３
は電流ｊ＋ｉ”（ｎ−１）を生成し、一方、トランジス
タＴ４３２とＴｉ２Ｂは電流ｊ＋ｉ−（ｎ　　１）を生
成する。期間ｎのクロック位相φ１の終わりでスイッチ
５４０２と８４２２は開放するが、しかしトランジスタ
Ｔ４１２と７４１３を通る電流ｊ＋ｉ”　　（ｎ−１）
とトランジスタＴ４３２とＴｉ２Ｂを通る電流ｊ＋１−
（ｎ−１）は適当なゲート・ソース電位がキャパシタＣ
４０２とＣ４２２でそれぞれ保持されるので維持された
ままである。電流ｊ＋ｉ−（ｎ　　１）はその出力分枝
がトランジスタＴ４１５である電流ミラー回路の入力分
枝を形成するトランジスタＴ４３２からトランジスタＴ
４３４まで流れる。このように期間ｎで端子４０３にお
ける出力はトランジスタＴ４１３を通る電流、すなわち
ｊ＋ｉ”″　（ｎ−１）からトランジスタＴ４１５を通
る電流、すなわちｊ＋ｉ−（ｎ　　１）を引いたもので
ある。それ故、期間ｎの間の端子４０３における電流Ｌ
”（ｎ）はｉ”（ｎ−１）ｉ−（ｎ−１）すなわち（ｉ
”−１−）（ｎ−１）に等しい。同様なプロセスにより
それは端子４０４における電流ｔｏ−（ｎ）か−（ｉ”
　−ｉ−）（ｎ−１）であると推定できる。このように
第７図に示された装置は先行うロック期間でその入力に
印加された電流に等しいかあるいはそれに関連する電流
をその出力にｌクロック期間で再生することができる。

個別トランジスタの適当なスケーリングによりメモリ機
能にスケーリング機能を付加する、あるいは上側電流メ
モリセルと電流ミラー回路に付加的出力分枝を付加する
ことによりファンアウト機能を与えることが可能である
。

同時係属出願第８７２９９８７号（特願昭第６３−３２
２．２０５号）、第８８１６０７２．６号（特願昭第６
３−３２５．７０４号）、第８８２８６６６、１号（特
願第８９−３１４．４６１号）、第８８２８６６８、９
号（特願第８９−３２０．３７５号）は種々のスケーリ
ング、メモリおよび積分器モジュールを開示し、そのす
べてはここに提案された電流伝達回路により置換された
電流ミラー回路を有するであろう。

本発明は限られた数の代表的モジュールを参照して説明
されてきたが、しかしこれらの同時係属出願（その内容
はここで参考のために記載したものであるカリは所望な
ら電流伝達回路を含んですべて修正できることは当業者
にとって明らかであろう。電流伝達回路の最大の利点は
多数の出力が電流加算ノードに給電され、そこで電流伝
達回路の低い入力インピーダンスが電流の加算の不正確
性を最小にすることである。典型的には電流加算はモジ
ュールの入力で起こるが、しかしそれはまた特に任意の
積分機能が実行されているモジュール内でも起こり得る
。

本開示から他の変形も当業者にとって明らかであろう。

そのような変形は設計上数に知られており、かつ電気的
ないし電子的回路およびその構成部品を使用する他の特
徴を含み、かつそれはここで既に述べられた特徴の代わ
りあるいはそれに付加して使用できる。たとえクレーム
がこの出願で特徴の特定の組合せに形式化されていても
、本出願の開示範囲はまた新しい特徴あるいは当業者に
明らかであるこれらの特徴の１つあるいはそれ以上の任
意の一般化あるいは明示的あるいは暗黙的にここで開示
された特徴の新しい組合せを含み、それが任意のクレー
ムにおいて現在クレームされた同じ発明に関連している
かどうか、そして本発明と同じ技術的問題のいくつかあ
るいはそのすべてを軽減するかどうかにかかわらず理解
すべきである。出願人は本出願あるいはそれから導かれ
た任意の別の出願の実施の間に新しいクレームがそのよ
うな特徴および／またはそのような特徴の組合せに公式
化できることに注意を与える。

【図面の簡単な説明】

第１図は本発明によるサンプルされたアナログ電気信号
を処理する回路装置のブロック線図を示し、 第２図は既知の第１世代電流伝達回路の回路線図を示し
、 第３図は高い出力インピーダンスを与える電流伝達回路
の変形を示し、 第４図は第２世代電流伝達回路の回路線図を示し、 第５図は第１図の回路装置に使用する回路モジュールの
第１の実施例を示し、 第６図は第１図の回路装置に使用する回路モジュールの
第２の実施例を示し、 第７図は第１図の回路装置に使用する回路モジュールの
第３の実施例を示し、 第８図は第１図の回路装置に使用する回路モジュールの
第４の実施例を示し、 第９図は第８図の実施例のスイッチの動作のタイミング
線図である。 ｌ・・・入力 ２・・・低域通過フィルタ ３・・・サンプルアンドホールド回路 ４・・・電流変換器あるいは電圧対電流変換器５・・・
信号処理回路（装置） ６・・・電圧変換器あるいは電流対電圧変換器７・・・
低域通過フィルタ ８・・・出力 ９・・・クロック発生器 ２１、２２・・・入力あるいは端子 ２３・・・出力あるいは出力端子 ２４・・・入力端子 １００・・・入力（端子） １０１・・・出力 １０２・・・端子 １０３・・・電流源 １０４・・・正の電源レール １０５・・・負の電源レール １０６、１０７・・・電流源 １１０・・・基準電圧発生器 ２０１・・・第１人力 ２０２・・・第２人力 ２０３・・・出力 ２０４、２０５．２０６・・・電流伝達回路２０７・・
・電流源 ２０８・・・正の電源レール ２０９、２１０・・・端子 ２１１・・・電流源 ２１２・・・端子 ３０１、３０２・・・入力（端子） ３０３、３０４・・・出力（端子） ３０５・・・電流源 ３０６・・・正の電源レール ３０７・・・負の電源レール ３０８・・・端子 ３０９・・・電流源 ３１０・・・バイアス電圧発生器 ３１１・・・電流源 ４０１、４０２・・・入力端子 ４０３、４０４・・・出力端子 ４０５・・・電流源 ４０６・・・正の電源レール ４０７・・・負の電源レール ４０８・・・端子

Claims (1)

1. 【特許請求の範囲】 １、サンプルされたアナログ電気信号を処理する回路装
   置であって、各サンプルは電流の形をしており、該回路
   装置は１つあるいはそれ以上の先行サンプル期間の入力
   サンプル電流から導かれた電流によって現在のサンプル
   期間の入力サンプル電流を所定の割合で結合する手段と
   、連続サンプル期間で結合手段によって生成された結合
   電流から処理された出力信号を導く手段を具え、ここで
   結合手段は電流伝達回路の入力に接続された電流加算ノ
   ードを具えている回路装置。 ２、サンプルされたアナログ電気信号を処理する回路装
   置であって、各サンプルは電流の形をしており、該回路
   装置は１つあるいはそれ以上の先行サンプル期間の入力
   サンプル電流から導かれた電流によって現在のサンプル
   期間の入力サンプル電流を所定の割合で結合する手段と
   、連続サンプル期間で結合手段によって生成された結合
   電流から処理された出力信号を導く手段を具え、ここで
   該回路装置はさらに双向性入力電流を受信する電流入力
   と双向性出力信号電流を供給する電流出力を有する複数
   の回路モジュールと、回路モジュールによって処理する
   単向性電流を生成するためにバイアス電流を双向性入力
   信号に加える手段と、回路モジュールの電流出力に双向
   性信号電流を生成するために処理された単向性電流から
   適当にスケールされたバイアス電流を減らす手段を具え
   、かつここで少なくとも１つの回路モジュールにおいて
   電流入力が電流伝達回路を具える回路装置。 ３、その電流伝達回路あるいは少なくとも１つの電流伝
   達回路が３ポート回路網であり、その端子特性はそれら
   の対応入力によって３ポート（ｘ、ｙ、ｚ）の出力を与
   えるハイブリッドマトリクスにより表現でき、該ハイブ
   リッドマトリクスが ▲数式、化学式、表等があります▼ である請求項１あるいは２に記載の回路装置。 ４、少なくとも１つの電流伝達回路が、その別の端部が
   電源に接続されている第１ダイオード接続トランジスタ
   と第２ダイオード接続トランジスタの間にその主電流導
   通路が接続されている第１トランジスタと、その主電流
   導通路が電源とその別の端部が基準電位を印加する入力
   端子に接続されている第４ダイオード接続トランジスタ
   との間に接続されている第３トランジスタ、およびその
   制御電極が第２および第３トランジスタの制御電極に接
   続されかつその主電流導通路が電源と出力との間に接続
   されている第５トランジスタを具え、ここで第１および
   第４トランジスタの制御電極は共通にされ、かつ何らの
   電流が入力端子を通して流れないように第４トランジス
   タを通る電流を打消す打消電流を内部的に発生する手段
   が備えられている請求項３に記載の回路装置。 ５、打消電流を内部的に発生する手段が、その制御電極
   が第２トランジスタの制御電極に接続されかつそれが打
   消電流を生成するために接続されている第６トランジス
   タと、第４トランジスタに打消電流を給電する手段とを
   具える請求項４に記載の回路装置。 ６、打消電流を給電する手段が電流ミラー回路を具える
   請求項５に記載の回路装置。