JPH02223208A - サンプリングされたアナログ電気信号処理用回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はサンプリングされたアナログ電気信号処理用回
路装置に関するもので、各サンプルは電流の形態であり
、該回路装置は所定の比率で現在のサンプル期間の入力
サンプル電流を１回又はそれ以上前のサンプル期間の１
個又は複数の入力サンプル電流から得られた電流と結合
させる手段及び連続するサンプル期間中に前記結合手段
により発生した結合された電流として又はその電流から
処理された出力信号を得る手段を具えている。

（従来の技術） そのような回路装置はεＰ−八−へ０８００８に開示さ
れており、そのような種類の回路装置は切換え電流回路
（ｓｗｉｔｃｈｅｄ　ｃｕｒｒｅｎｔ　ｃｉｒｃｕｉｔ
）　　と称されてきた。切換え電流回路はアナログ信号
処理のために普通の切換えコンデンサ回路（ｓｗｉｔｃ
ｈｅｄ　ｃａｐａｃｉｔｏｒ　ｃｉｒｃｕｉｔ）の代わ
りに用いることができる。電流ミラー（ｃｕｒｒｅｎｔ
　ｍ１ｒｒｏｒ）と電流運搬機回路（ｃｕｒｒｅｎｔ　
ｃｏｎｖｅｙｏｒ　ｃｉｒｃｕｉｔ）との両方あるいは
いずれか一方をそのような回路装置に電流スケーリング
回路として使用でき、適当な電流比率を作り出すことに
より回路機能を定義するために用いられるアルゴリズム
に使用された係数を供給できる。

これらの比率が整数の場合は、単位トランジスタを複数
個使用することにより、信頼でき且つ比較的正確に達成
できる。然し乍ら一般に係数及び従って電流比率は必ず
しも整数ではない。明らかに、電流ミラー又は電流運搬
機回路を得るために用いられるトランジスタの定数、例
えばＭＯＳ　（酸化金属半導体）トランジスタのチャネ
ル幅／長さ比率は、所望の非整数比率を有するように選
択できる。

然し乍ら、この解答が適用された場合には、活性又は有
効チャネル幅に誤差を生、じ、従って係数の限定に誤差
を生じる多数の″縁効果”（６ｄｇｅ　ｅｆｆｅｃｔ）
が存在する。そのような縁効果の例は不正確なマスク寸
法又は不正確にエツチングされた窓を含む。

これらの誤差の影響はより大きいトランジスタを用いる
ことにより減少できるが、これではチップ面積を浪費す
る。

電流運搬機回路は非常に異なったインピーダンス水準で
２つの門の間を電流が運搬される回路である。電流運搬
機はｘ、ｙ及び２で表され得る３つの門を有する３門回
路網である。その端子特性は３つの対応する入力端子に
よって３つの門の出力を与える混合マトリックスによっ
て表現できる。

第１世代電流運搬機（ＣＣＩ）については、この関係式
は である。

第２世代電流運搬機（ＣＣ２）については、この関係式
は である。

電流運搬機とそれらの実行とに関係する別の情報はＩＥ
ｉＥＥ　Ｃ１ｒｃｕｉｔｓ　ａｎｄ　Ｓｙｓｔｅｍｓ　
Ｍａｇａｚｉｎｅの１９８１年Ｖｏｌ、　３．　Ｎｏ、
　　ｌ、の１０〜１４頁とそこに示された参考文献とに
発表された、Ｕｍｅｓｈ　Ｋｕｍａｒ氏による、“Ｃｕ
ｒｒｅｎｔ　Ｃｏｎｖｅｙｏｒ：＾Ｒｅｖｉｅｗ　ｏｆ
　ｔｈｅ　５ｔａｔｅ　ｏｆＡｒｔ”の表題の論文を参
照することによって得ることができる。その刊行物で論
じられたように、門Ｘと２との間の伝達特性は入力端子
Ｘで事実上の短絡回路を有する電流制御された電流源の
伝達特性である。門２での出力インピーダンスはカスコ
ーティング（ｃａｓｃｏｄｉｎｇ）のような、従って入
力インピーダンスと出力インピーダンスとの間に大きい
差異を与えるような技術により、非常に高くすることが
できる。非常に低い（事実上の短絡回路）インピーダン
スは、電流運搬機への入力端子が合計結節点を形成する
場合にもっと正確な電流合計を可能にする。

（発明が解決しようとする課題） 電流ミラーと電流運搬機回路との両方あるいはいずれか
一方を形成するトランジスタ中の縁効果によって生じる
不正確さを低減する、電流ミラーと電流運搬機回路との
両方あるいはいずれか一方のようなスケーリング回路を
与えることによって、切換え電流回路内にアルゴリズム
係数を供給する正確な電流比率ができるようにすること
が本発明の目的である。

（課題を解決するための手段） 本発明は、サンプリングされたアナログ電気信号処理用
回路装置を提供し、各サンプルは電流の形態であり、該
回路装置は所定の比率で現在のサンプル期間の入力サン
プル電流を１回又はそれ以上前のサンプル期間の１個又
は複数の入力サンプル電流から得られた電流と結合する
手段及び連続するサンプル期間中に前記結合手段により
発生した結合された電流として又はその電流から処理さ
れた出力信号を得る手段を具えており、そこでこの回路
装置は更に、スケーリングされるべき電流を受け取る第
１分枝と受け取った電流に比例する第１及び第２補助出
力電流を発生する第２及び第３分枝とを具える電流をス
ケーリングする手段と、第１及び第２補助出力電流の間
の差異を形成する手段、及び前記電流スケーリング手段
の出力端子へ前記差異電流を供給する手段とを具える。

第１及び第２分枝中の電流比率の間の差異として、スケ
ーリング回路へ印加された入力端子とスケーリング回路
により発生した出力電流との間の電流比率を形成するこ
とによって、不正確さを生じる組織的な影響は相殺され
る。従って出力電流に対する入力電流の比率の一層正確
な限定が達成できる。

電流スケーリング回路は、ダイオード接続された第１電
界効果トランジスタにより形成された入力分枝と、第２
電界効果トランジスタで形成された第１出力分枝、及び
第３電界効果トランジスタにより形成された第２出力分
枝とを具えた電流ミラー回路と、第１及び第２出力分枝
の電流の間の差異を形成する手段、及び電流ミラー回路
の出力端子へ前記差異電流を供給する手段とを具えてい
る。

電流比率は２つの出力分枝の電流比率の間の差異によっ
て定義され、２つの電流の間の差異を取ることによって
“縁効果”は相殺される。従って一層正確な電流比率の
限定が達成でき、所定の精度のためにトランジスタに対
して一層小さい寸法を用いることができる。

差異を形成する手段は、出力分枝の一方で発生した電流
を反転する手段及びこの反転された電流と他方の分岐か
らの電流とが印加される合計する接合点を具えている。

反転回路は、第１．第２及び第３トランジスタと反対の
導電型のトランジスタで形成された別の電流ミラー回路
を具えており、前記出力分枝の一方の出力がこの別の電
流ミラー回路の入力端子へ供給され、この別の電流ミラ
ー回路の出力端子が前記合計する接合点へ結合される。

ＣＭＯＳ　（相補酸化金属半導体）工程がこの回路を実
施するために用いられる場合には、これが便利な構造で
ある。

代わりに、電流スケーリング回路は、入力分枝へ接続さ
れたＸ入力端子と、基準電位へ接続されたｙ入力端子と
、第１及び第２補助出力分枝とを有する電流運搬機回路
と、この第１及び第２補助出力分枝中の電流の間の差異
を形成する手段、及び電流運搬機回路の２出力端子へ前
記差異電流を供給する手段とを具えることができる。

電流運搬機回路としてスケーリング回路を形成すると、
この電流運搬機回路の非常に低い入力インピーダンスに
よって、その入力端子における電流の一層正確な合計が
できるようになる。電流運搬機回路の種々の態様を使用
できるが、以下に第９図に関して述べた態様が唯一の実
施例である。

特に、出願人が同時出願中の英国特許出願Ｎｏ、　８９
０３７０５、５に開示した電流運搬機は、第９図に開示
した方法で改装できる。

電流スケーリング手段は入力分枝を補助出力分枝から定
期的に絶縁する手段と、補助出力分枝が入力分枝から絶
縁された場合に補助出力分枝中の電流を維持する手段と
を具えることができる。

これで電流を記憶し且つスケーリングすることの両方に
使用できる記憶素子の構成が可能となる。

前記の絶縁手段はクロック信号によって制御されるスイ
ッチを具えることができ、維持手段はコンデンサを具え
ることができる。コンデンサが酸化ゲート又は拡散コン
デンサとして実現された場合には、記憶素子はディジタ
ルＶＬＳＩ　（巨大集積回路）用に設計された標準ＣＭ
Ｏ３工程を用いて構成することができ、従って単一チッ
プ上にディジタル及びアナログの信号処理回路の集積が
可能となる。。

電流スケーリング手段は、双方向入力端子からスケーリ
ングされた双方向出力電流を発生するように配設でき、
たの電流スケーリング手段は、単一方向電流を発生する
ためにバイアス電流を双方向入力端子に加える手段と、
単一方向電流をスケーリングする手段、及び出力双方向
電流を発生するために適当にスケーリングされたパアイ
ス電流をスケーリングされた単一方向電流から減じる手
段とを具える。

電流スケーリング手段はスケーリングされた差動出力電
流を発生するために、差動入力端子をスケーリングする
ように配設できる。これによって、処理されるべき差動
の形態での信号電流が共通モード混信及び偶数高周波歪
を低減させることを可能にする。

この回路装置は、単一方向電流を発生させるためにバイ
アス電流を双方向入力端子に加える手段を具えた双方向
入力電流を記憶するように配設された電流記憶回路と、
単一方向電流を記憶する手段、及び双方向出力電流を発
生するためにバイアス電流を記憶された単一方向電流か
ら減じる手段とを含む。電流記憶回路は差動入力電流を
記憶するために配設され得る。

これが電流ミラー又は電流運搬機回路の入力ダイオード
を反転バイアスすることなしに双方向入力端子信号を取
り扱えるようにし、双方向信号を受け入れ且つ発生する
機能的なスケーリング、記憶装置、積分器又は微分器モ
ジュールの準備を可能にする。それらが集積回路基板上
に物理的に密接して製作できるので、すべてのバイアス
電流が一層密接な整合を可能にする回路モジュールへ部
分的に発生できる。

（実施例） 以下、本発明の各態様を添付の図面を参照しつつ、例を
用いて説明する。

第１図は、サンプリングされたアナログ電流の態様で入
力信号を受け取る入力端子４とサンプリングされたアナ
ログ信号の形態で出力信号が発生する出力端子５とを具
える、本発明による回路装置の一実施例を示す。この入
力端子４はスケーリング回路６と電流記憶回ｖ＆７とへ
接続される。電流記憶回路７の出力端子は、別のスケー
リング回路８を介して結合回路９の第１入力端子へ接続
され、一方スケーリング回路６の出力端子は結合回路９
の第２入力端子へ接続される。結合回路９の出力端子は
この回路装置の出力端子５へ接続される。電流記憶回路
７は１サンプリング期間中その出力端子に、前のサンプ
リング期間中にその入力端子へ印加された電流に依存す
る電流を発生するように配設される。結合回路９は電流
合計結節点を具え得る。

サンプリングされた電流が入力端子４へ供給された場合
、現在のサンプリング期間中に印加された、スケーリン
グ回路６の構造に依存する係数によってスケーリングさ
れた電流が、前のサンプリング期間中に印加された、ス
ケーリング回路８の構造に依存する係数によってスケー
リングされた電流へ、出力端子５で出力電流を発生する
結合回路９内で加えられる。少なくともスケーリング回
路の一方はスケーリングされるべき電流を受け取る第１
分枝と、それぞれ受け取った電流に比例する第１及び第
２補助出力電流を発生する第２及び第３分枝と、第１及
び第２補助出力電流の間の差異を形成する手段、及びこ
の差異電流をスケーリング回路出力端子へ供給する手段
とを具える。スケーリング回路は、非平衡終端（ｓｉｎ
ｇｌｅ　ｅｎｄｅｄ）又は微分形式のいずれででも単一
方向又は双方向電流のいずれでもスケーリングでき、ま
た必要ならば電流記憶回路と全体的に形成される種々の
形態で構成できる。代表的な解説例を本明細書の第２〜
９図に示す。

第１図は本回路装置の多くの可能性のうちの単に一つを
示すに過ぎないことは注意されるべきである。例えば、
結合回路９の出力端子は出力端子５を付加的に接続され
たスケーリング回路８の出力端子と共に出力端子５の代
わりに電流記憶回路７の入力端子へ供給してもよい。そ
の上に、−個以上の記憶と結合との両方又はいずれか一
方の回路を有し、また種々の帰還ループを有する、もっ
と複雑な装置を構成してもよい。

第２図はｐチャネル電界効果トランジスタＴ１のドレイ
ン電極へ接続された入力端子を有する、本発明による電
流ミラー回路を示す。トランジスタＴ１のドレイン電極
はそのゲート電極へ接続されると共に、別の２個のｐチ
ャネル電界効果トランジスタＴ２及びＴ３のゲート電極
へも接続される。トランジスタＴｌ、　Ｔ２及びＴ３の
ソース電極は共通にされる。トランジスタＴ２のドレイ
ン電極は差異形成回路２の第１入力端子へ接続され、一
方トランジスタＴ３のドレイン電極は差異形成回路２の
第２入力端子へ接続される。差異形成回路２の出力端子
はこの電流ミラー回路の出力端子３へ接続される。

トランジスタＴｌとＴ２とのゲート幅／長さの比率はｌ
：＾ｌに選ばれ、トランジスタＴＩとＴ３とのゲート幅
／長さの比率は１：Ａ２に選ばれる。その結果、電流ｉ
が入力端子１へ印加された場合、トランジスタＴ２のド
レイン電極で発生する電流はＡ１・１と等しくなり、ト
ランジスタＴ３で発生する電流はＡ２・１と等しくなる
。従って、出力端子３で発生する出力電流は（＾１−Ａ
２）・１となる。

特定機能のアルゴリズムに用いられる係数を限定するた
めに、特願昭６３−２３２１５１号明細書に開示したよ
うに、電流ミラー回路を切換え電流回路に用いることが
できる。これらの係数は実際には、ダイオード接続され
た入力トランジスタと電流ミラーを形成する出力トラン
ジスタとのチャネル幅の比率によって限定される。この
比率が整数である場合は単位トランジスタを複数個用い
て簡単に実行できる。然し乍ら、一般にアルゴリズムは
非整数である係数を生じることもあり、その時はトラン
ジスタの幅を必要な非整数比率を達成するように選択し
なければならない。例えば、値０．１２の係数が必要な
場合には、１００μｍのチャネル幅を有するダイオード
接続されたトランジスタ及び１２μｍのチャネル幅を有
する出力トランジスタによって形成できる。然し乍ら、
トランジスタは活性又は有効幅に誤差を生じる“縁効果
”を有する。

これらの誤差は、例えば、不正確なマスク寸法又は不正
確にエツチングされた窓によって起こされる。これらの
影響はトランジスタの有効幅の誤差として一括され得る
。与えられた数値例では、幅誤差が１μｍである場合、
トランジスタ幅の比は１０１　：　１３となり、それは
７％の係数誤差を生じる。

明らかにこの誤差は係数が小さくなるに従って大きくな
る。より大きい面積を有するトランジスタを用いること
によってそれは改善されるが、それではチップ面積の浪
費であり、単一チップ上に集積できる機能の複雑性を制
限することになる。

第２図に示した電流ミラー回路は入力端子の（ＡＩ−Ａ
２）倍の出力電流を発生し、従って係数は（Ａｌ−Ａ２
〉　により定義される。さて、０．１２の係数が必要で
あり且つ前記のように１００７−（ＩＩＩの幅を有する
ダイオード接続されたトランジスタが与えられた場合に
は、トランジスタＴ２とＴ３との幅は、それらの差が１
２μｍになるように、例えば５６μｍと４４μｍを選択
できる。この場合に、理想状態を想定して寸法が正しい
場合には、トランジスタＴ２のドレイン電極で発生する
電流は０．５６・ｌになり、トランジスタＴ３のドレイ
ン電極で発生する電流は０．４４・１になる。その結果
、出力端子３での電流はこの時前述のごと＜０．１２・
！になる。

さて、実際の場合について“縁効果”がｒ　ｗ　７ｗす
なわち、誤差は１％である。この誤差は＾１．＾２及び
＾１−＾２の全ての値に対して７ｗ　／　ｗのまである
。明らかに、この誤差はより大きいトランジスタを用い
ることによってなお一層減少できる。

第３図は本発明による回路装置に使用するためのスケー
リング手段を形成する電流ミラー回路の第２実施例を示
し、第２図の電流ミラー回路の構成要素と同じ構成要素
には同じ参照符号を付しである。第３図に示した回路は
第２図に示した回路と類似しており、差異形成回路２を
もっと詳細に示した点のみが異なる。第３図に示したよ
うに、トランジスタＴ２のドレイン電極はｎチャネル電
界効果トランジスタ幅４のドレイン電極へ接続される。

トランジスタＴ４のドレイン電極はそのゲート電極へも
接続されると共に、ｎチャネル電界効果トランジスタ幅
５のゲート電極へも接続される。トランジスタＴ４とＴ
５とのソース電極は共通にされる。トランジスタＴ３の
ドレイン電極は出力端子３とトランジスタＴ５のドレイ
ン電極とへ接続される。第１図に示した装置と同様に、
トランジスタＴ１．　Ｔ２及びＴ３のチャネル幅／長さ
の比率はトランジスタＴ２のドレイン電極で発生する電
流が入力端子のＡ１倍でアリ、トランジスタＴ３のドレ
イン電極で発生スる電流が入力端子のＡ２倍であるよう
に選ばれる。

トランジスタＴ４とＴ５とにより形成された電流ミラー
回路がその入力及び出力分枝の間で１の電流比率を有す
るように配設される。

動作において、入力端子−１が入力端子１へ印加された
場合、電流Ａ１・１がトランジスタＴ２のドレイン電極
で発生し、ダイオード接続されたトランジスタＴ４へ供
給される。その結果、電流Ａｔ・ｌがトランジスタＴ５
のドレイン電極で発生する。入力電流−１はトランジス
タＴ３のドレイン電極で発生するべき電流Ａ２・１をも
引き起こし、従って電流ｉ　（Ａ２−ＡＩ）が出力端子
３で発生する。これは（Ａｔ−Ａ２）・１に等しい。こ
れが正電流が入力端子へ流れ込み出力端子の外へ流れる
ものとして定義されることを想定する。アナログ回路設
計の技術に熟達した人には、適当な電力供給母線を有し
てトランジスタＴＩ−Ｔ３がｎチャネル装置であり、Ｔ
４及びＴ５がｎチャネル装置であった場合には、入力端
子ｉが入力端子へ印加された時に（ＡＩ−Ａ２）・ｌの
電流が発生することは明らかであろう。

電流ミラー回路が１の又は整数の利得で使用されたとし
ても、電流ミラー回路はアナログ回路設計では有益な回
路要素である。然し乍ら、切換え電流回路を実行するた
めに用いた場合には、実際には所定の回路機能を発生す
るために用いられるアルゴリズムによって定義される係
数は非整数電流比率を必要とするので、非整数電流比率
を発生する能力が特に有益である。ここで開示した電流
ミラー回路は、単純化と明確化のために最も簡単な形で
示しである。然し乍ら、もっと高級な動作が必要な場合
には、電源変性抵抗（ｓｏｕｒｃｅ　ｄｅｇｅｎｅｒａ
ｔｉｏｎ　ｒｅｓｉｓｔｏｒ）　の使用、　トランジス
タのカスコード接続、及びダイナミック素子整合のよう
な、種々の高級化技術を組み込むことができる。

第４図は非整数利得を有する電流ミラー回路を組み込ん
でいる切換え電流回路中に使用するための静的モジュー
ルを示す。第４図に示した静的モジュールは電流源１１
とｎチャネル電界効果トランジスタＴ１０のドレイン電
極との接合点へ接続された入力端子ｌＯを有する。電流
源１１の他端は正の供給母線１２・＼接続され、一方ト
ランジスタＴＩＯのソース電極は負の供給母線１３へ接
続される。トランジスタＴ１０のドレイン電極はそのゲ
ート電極へ接続さ？′Ｌると共に、ソース電極が負の供
給母線１３へ接続され且つドレイン電極がｐチャネル電
界効果トランジスタＴｌ２Ｏドレイン電極へ接続された
ｎチャネル電界効果トランジスタＴｌｌのドレイン電極
へ接続される。トランジスタＴＩ２のドレイン電極はそ
のゲート電極と２個の別のｎチャネル電界効果トランジ
スタＴ１３及びＴ１４のゲート電極とへ接続される。ト
ランジスタＴＩ２．　Ｔ１３及びＴ１４のソース電極は
正の供給母線１２へ接続される。トランジスタＴ１３の
ドレイン電極は出力端子１４と、ソース電極が負の供給
母線１３へ接続されたｎチャネル電界効果トランジスタ
Ｔ１５のドレイン電極とへ接続される。ｎチャネル電界
効果トランジスタＴ１６のドレイン電極がそのゲート電
極と、トランジスタＴ１５のゲート電極と、及びトラン
ジスタＴ１４のドレイン電極とへ接続される。電流源１
５が正の供給母線１２とｎチャネル電界効果トランジス
タＴ１７のドレイン電極との間へ接続される。トランジ
スタＴ１７のドレイン電極はそのゲート電極と、ドレイ
ン電極が出力端子１４へ接続されたｎチャネル電界効果
トランジスタ７１８のゲート電極とへ接続される。トラ
ンジスタＴ１６．　Ｔ１７及びＴ１８のソース電極が負
の供給母線１３へ接続される。

トランジスタＴＩＯとＴｌｌ、トランジスタＴ１５　と
Ｔ１６．及びトランジスタＴ１７　と７１８は、それら
が形成１′る電流ミラー回路がそれぞれ１の電流比率を
有するように構成され、一方トランジスタＴ１２゜Ｔ１
３及びＴｌ４　は、トランジスタＴ１３のドレイン電極
がトランジスタＴＩ２のドレイン電流のＡ１倍であり、
トランジスタＴ１４のドレイン電流がトランジスタＴ１
２のドレイン電流のＡ２倍であるように構成され１．す
なわちトランジスタＴ１２．　Ｔ１３及びＴ１４のチャ
ネル幅／長さの比率が数列１：Ａｌ：Ａ２に従うように
選択される。電流′＃１１はバイアス電流Ｊを発生する
ように配設され、一方電流１１５はバイアス電流（ＡＩ
−Ａ２）・１を発生するように配設される。

動作においては、ダイオード接続されたトランジスタＴ
ＩＯを反転バイアスすることなく、−１までの値を有し
得る入力端子ｌが入力端子１０へ印加される。これがト
ランジスタＴｌｌ　のドレイン電極で発生すべき、従っ
てトランジスタＴ１２へ印加されるべき電流１＋Ｊ　を
生じる。これでトランジスタＴ１３のドレイン電極でＡ
１・（ｊ＋ｉ）の電流が発生し、トランジスタＴ１４の
ドレイン電極でＡ２・（ｊ＋ｉ）の電流が発生するよう
になる。従って電流Ａ２・（ｊ＋ｉ）がトランジスタＴ
１５のドレイン電極でも発生する。

これに加えて、バイアス電流（ＡＩ−Ａ２）・Ｊがトラ
ンジスタＴＩ８のドレイン電極で発生する。その結果出
力端子Ｉ４で出力電源ＡＩ（ｊ＋１）−Ａ２（ｊ＋１）
−（ＡＩ−Ａ２）ｊ＝　（Ａｌ−Ａ２）ｉが発生する。

従ってこのスケーリング回路は入力電流の必要な非整数
倍である出力電流を発生する。

第５図はｎチャネル電界効果装置から形成された電流ミ
ラー回路のみが使用されている交流の静的モジュールを
示す。第５図に示したモジュールは電流源２１とｎチャ
ネル電界効果トランジスタＴ２０のドレイン電極との接
合点へ接続された入力端子２０を有する。電流源２１の
他端は正の供給母線２２へ接続され、一方トランジスタ
Ｔ２０のソース電極は負の供給電源２３へ接続される。

トランジスタＴ２０のドレイン電極はそのゲート電極へ
接続されると共に、ソース電極が負の供給母線２３へ接
続されている２個の別のｎチャネル電界効果トランジス
タＴ２１及びＴ２２のゲート電極へ接続される。トラン
ジスタＴ２１及びＴ２２のドレイン電極はそれぞれ電流
源２４及び２５を介して正の供給母線２２へ接続される
。トランジスタＴ２２のドレイン電極は更に、ソース電
極が負の供給母線２３へ接続されているｎチャネル電界
効果トランジスタＴ２３のドレイン電極へ接続される。

トランジスタＴ２３のドレイン電極はそのゲート電極へ
接続されると共に、ソース電極が負の供給母線２３へ接
続されているｎチャネル電界効果トランジスタＴ２４の
ゲート電極へ接続される。トランジスタＴ２４のドレイ
ン電極は電流＃、２６を介して正の供給母線２２へ接続
される。トランジスタＴ２４のドレイン電極は更にトラ
ンジスタＴ２１のドレイン電極へ接続されると共に、ソ
ース電極が負の供給母線２３へ接続されている別のｎチ
ャネル電界効果トランジスタＴ２５のドレイン電極へ接
続される。トランジスタＴ２５のドレイン電極はそのゲ
ート電極へ接続されると共に、ソース電極が負の供給母
線２３へ接続されているｎチャネル電界効果トランジス
タＴ２６のゲート電極へ接続される。トランジスタＴ２
６のドレイン電極は出力端子２７と、電流源２８を介し
て正の供給母線２２とへ接続される。

トランジスタＴ２０．　Ｔ２１及びＴ２２は、トランジ
スタＴ２０から成る入力分枝と、トランジスタＴ２１及
びＴ２２とからそれぞれ成る第１及び第２出力分枝とを
具えた第１電流ミラー回路を形成する。トランジスタＴ
２０．　Ｔ２１及びＴ２２のチャネル幅／長さ比率は、
電流ミラー回路によって生じる電流の比が１＋Ａｌ：Ａ
２であるように選択される。トランジスタＴ２３　とＴ
２４及びトランジスタＴ２５　と７２６から成る２個の
別の電流ミラー回路は各々１：１の比率を有する。電流
源２１は電流ｊを発生し、電流源２４は電流２（ＡＩ）
ｊを発生し、電流源２５と２６とは各々電流２（Ａ２）
Ｊを発生し、また電流源２８は電流（八ｌ＋Ａ２）ｊを
発生する。

動作においては、±Ｊの間を変動し得る電流ｌが入力端
子２０へ印加される。その結果、電流１＋１が第１電流
ミラー回路の入力分枝（トランジスタＴ２０）へ流れ込
む。これが電流Ａｔ（ｊ＋ｉ）及び八２（ｊ＋ｉ）を２
個の出力分枝へ流させる。その結果、Ａ２（ｊ−ｉ）の
電流がトランジスタ７２３へ流れ込む（２（Ａ２＞　、
ｉ＾２（ｊ＋ｉ）　）。従って電流Ａ２（ｊ−ｉ）がト
ランジスタＴ２３及びＴ２４により形成された電流ミラ
ー回路の出力分枝に流れる。それ故トランジスタＴ２５
及びＴ２６により形成された電流ミラー回路の入力分枝
に流れる電流は２（Ａ２）、ｉ＋ＡＩ（ｊ−ｉ）−Ａ２
（ｊ−ｉ）すなわち（ＡＩ＋Ａ２）　ｊ−（ＡＩ−Ａ２
）　ｉ　と等しくなる。この電流が電流ミラー回路の出
力分枝に発生し、結果として端子２７での出力電流は（
Ａ　ｌ＋Ａ２）　ｊ−（Ａ　Ｉ＋Ａ２）　ｊ＋　（Ａ　
Ｉ−Ａ２）　ｉすなわち（ＡＩ−Ａ２）ｉである。すな
わち、出力電流は係数（Ａ１−Ａ２）　によりスケーリ
ングされた入力端子と等しい。

反転スケーラ−が必要な場合には、トランジスタＴ２１
のドレイン電極をトランジスタＴ２５のドレイン電極へ
の代わりにトランジスタＴ２３のドレイン電極へ接続す
ることにより、またトランジスタＴ２２のドレイン電極
をトランジスタＴ２３のドレイン電極への代わりにトラ
ンジスタＴ２５のドレイン電極へ接続することにより実
現できる。

第６図は差動入力端子を処理するための完全に平衡した
静的モジュールを示す。第６図に示したモジュールは電
流源１０１とｎチャネル電界効果トランジスタＴ１００
のドレイン電極との接続点へ接続された第１入力端子１
００を有する。電流源１０１の他端は正の供給母線１０
２へ接続され、一方トランジスタＴ１００のソース電極
は負の供給母線１０３へ接続される。トランジスタＴ１
００のドレイン電極はそのゲート電極へ接続されると共
に、ソース電極が負の供給母線１０３へ接続されている
ｎチャネル電界効果トランジスタＴｌ０Ｉのゲート電極
へ接続される。トランジスタＴｌ０Ｉのドレイン電極は
ソース電極が正の供給母線１０２へ接続されているｐチ
ャネル電界効果トランジスタＴｌＯ２のドレイン電極へ
接続される。トランジスタＴｌＯ２のドレイン電極はそ
のゲート電極へ接続されると共に、ソース電極が正の供
給母線１０２へ接続されている２個の別のｎチャネル電
界効果トランジスタＴ１０３及びＴ１０４のゲート電極
へ接続される。

第２入力端子１１０が電流源１１１　とｎチャネル電界
効果トランジスタＴ１１０のドレイン電極との接続点へ
接続される。電流源１１１の他端は正の供給母１１０２
へ接続され、一方トランジスタＴ１１０のソース電極は
負の供給母線１０３へ接続される。トランジスタＴｌｌ
０のドレイン電極はそのゲート電極へ接続されると共に
、ソース電極が負の供給母線１０３へ接続されている別
のｎチャネル電界効果トランジスタＴ１１１のゲート電
極へ接続される。トランジスタＴｉ１ｌのドレイン電極
は、ソース電極が正の供給母線１０２へ接続されている
ｐチャネル電界効果トランジスタＴｌＩ２のドレイン電
極へ接続される。

トランジスタＴ１１２のドレイン電極はそのゲート電極
へ接続されると共に、ソース電極が正の供給母線１０２
へ接続されている２個の別のｎチャネル電界効果トラン
ジスタＴ１１３及びＴ１１４のゲート電極へ接続される
。

トランジスタＴ１０３のドレイン電極はｎチャネル電界
効果トランジスタＴ１０５のドレイン電極と出力端子１
０５　とへ接続され、一方トランジスタＴ１０４のドレ
イン電極はｎチャネル電界効果トランジスタＴ１０６の
ドレイン電極と出力端子１１５とへ接続される。同様に
、トランジスタＴ１１３のドレイン電極はｎチャネル電
界効果トランジスタＴｌ１５のドレイン電極と出力端子
１１５　とへ接続され、一方トランジスタＴ１１４のド
レイン電極はｎチャネル電界効果トランジスタＴ１１６
のドレイン電極と出力端子１０５　とへ接続される。ト
ランジスタＴ１０５及びＴ１０６のゲート電極はトラン
ジスタＴｌｌ０のゲート電極へ接続され、一方トランジ
スタＴ１１５及びＴ１１６のゲート電極はトランジスタ
Ｔ１００のゲート電極へ接続される。

トランジスタＴ１０５．　Ｔ１０６．　Ｔ１１５及びＴ
１１６のソース電極は全て負の供給母線１０３へ接続さ
れる。

第６図かられかるように、この静的モジュールは４個の
相互接続された電流ミラー回路を具えている。第１電流
ミラー回路ＣＭＩ　はダイオード接続されたトランジス
タＴ１００から成る入力分枝と、トランジスタＴｌ０Ｉ
、　Ｔ１１５及びＴ１１６からそれぞれ成る第１．第２
及び第３出力分枝とを具える。入力分枝中の電流と第１
．第２及び第３出力分枝の電流との間の比はｌ　：　ｌ
　：Ａ１．：Ａ２である。第２電流ミラー回路ＣＭ２は
ダイオード接続されたトランジスタＴｌＯ２から成る入
力分枝と、トランジスタＴ１０３及びＴ１０４からそれ
ぞれ成る第１及び第２出力分枝とを具える。入力分枝中
の電流と第１及び第２出力分枝中の電流との間の比は１
：ＡＩ＋Ａ２である。第３電流ミラー回路ＣＭ３はダイ
オード接続されたトランジスタＴ１１０から成る入力分
枝と、トランジスタＴｉ１ｌ、　Ｔ１０５及びＴ１０６
からそれぞれ成る第１．第２及び第３出力分枝とを具え
る。入力分枝中の電流と第１．第２及び第３出力分枝中
の電流との間の比はｌ：ｌ：Ａｌ：Ａ２である。第４電
流ミラー回路［）Ａ４はダイオード接続されたトランジ
スタＴ１１２から成る入力分枝と、トランジスタＴ１１
３及びＴ１１４からそれぞれ成る第１及び第２出力分枝
とを具える。入力分枝中の電流と第１及び第２出力分枝
中の電流との間の比は１：ＡＮＡ２である。

差動入力端子が入力端子１００及び１１０へ印加され、
入力端子１００には電流ｌ゛が与えられ、入力端子１１
０には電流１−が与えられた場合には、電流Ｊ＋１゛が
第１電流ミラー回路の入力分枝中に流れ、電流Ｊ＋１−
が第３電流ミラー回路の入力分枝中に流れる。従って電
流」＋ｌ゛が第１電流ミラー回路の第１出力分枝中に流
れ、第２電流ミラー回路の入力分枝へ印加される。従っ
て電流Ａｌ　（ｊ＋ｉ”）及びＡ２（ｊ＋ｉ”）が第２
電流ミラー回路の第１及び第２出力分枝により発生する
。同様に、第４電流ミラー回路の第１及び第２出力端子
はそれぞれ電流Ａｔ（ｊ＋ｉ−）及びＡ２（ｊ＋ｉ−）
を発生する。第１電流ミラー回路の第２及び第３分枝は
電流Ａｔ（ｊ＋ｉ”）及びＡ２　（ｊ＋１）をそれぞれ
発生し、一方第３電流ミラー回路の第２及び第３出力端
子は電流Ａｌ　（ｊ＋ｉ−）及びＡ２（Ｊ＋ｉ−）をそ
れぞれ発生する。その結果、線１０６上に発生した電流
（Ｉ、）はＡ、ｌ（ビー１−）と等しくなり、線１０７
上に発生した電流（１３）は−Ａ２（ｉ”−１−）とも
書くことのできるＡ２（ｉ−ｉ”）　　と等しくなる。

同様に線１１６上に発生した電流（１２）は八２（ｉ“
−１−）と等しくなり、線１１７上に発生した電流（Ｉ
４）はＡＩ（ｉ−−ｉ”）　　とも書くことのできるＡ
ｌ（ｉ”−１−）　　と等しくなる。従って出力端子１
０５における電流は１１＋Ｉ３・（Ａｌ−Ａ２）　（ｉ
　”−１−）であり、出力端子１１５における電流はＩ
ｚ＋Ｌ　＝　−（Ａｌ−Ａ２）　（＋”−＋−）である
。

従って、差動入力端子は第２図及び第３図に示した形の
電流ミラー回路を用いて係数（Ａｔ−Ａ２）によってス
ケーリングされた。

第７図は信号電流を取り扱う電流ミラー回路を形成する
ために、ｎチャネル電界効果トランジスタのみを用いて
差動入力端子を処理するための完全に平衡した静的モジ
ュールを示す。第７図に示した装置は第１及び第２入力
端子２００及び２１０と第１及び第２出力端子２０１及
び２１１　とを有する。

入力端子２００は電流源２０２とｎチャネル電界効果ト
ランジスタＴ２Ｏ０のドレイン電極との接合点へ接続さ
れている。電流源２０２の他端は正の供給母線２０３へ
接続され、一方トランジスタＴ２Ｏ０のソース電極は負
の供給母線２０４へ接続される。トランジスタＴ２Ｏ０
のドレイン電極はそのゲート電極へ接続されると共に、
ソース電源が負の供給母線２０４へ接続されている３個
の別のｎチャネル電界効果トランジスタＴ２Ｏ１，Ｔ２
Ｏ２及びＴ２Ｏ３のゲート電極へ接続される。トランジ
スタＴ２Ｏ１のドレイン電極はｎチャネル電界効果トラ
ンジスタＴ２Ｏ４のドレイン電極へ接続されると共に、
電流源２０５を介して正の供給母線２０３へ接続される
。トランジスタＴ２Ｏ３のドレイン電極は出力端子２０
１へ接続されると共に、電流源２０６を介して正の供給
母線２０３へ接続される。トランジスタＴ２Ｏ２のドレ
イン電極は出力端子２１１へ接続される。

入力端子２１０は電流源２１２とｎチャネル電界効果ト
ランジスタＴ２１０のドレイン電極との接合点へ接続さ
れている。電流源２１２の他端は正の供給母線２０３へ
接続され、一方トランジスタＴ２１０のソース電極は負
の供給母線２０４へ接続される。トランジスタＴ２１０
のドレイン電極はそのゲート電極へ接続されると共に、
ソース電極が負の供給母線２０４へ接続されている３個
の別のｎチャネル電界効果トランジスタＴ２１１．　Ｔ
２１２及びＴ２１３のゲート電極へ接続される。トラン
ジスタＴ２１１のドレインに極はｎチャネル電界効果ト
ランジスタＴ２１４のドレイン電極へ接続されると共に
、電流源２１５を介して正の供給母線２０３へ接続され
る。トランジスタＴ２１２のドレイン電極はは出力端子
２１１へ接続されると共に、電流源２１６を介して正の
供給母線２０３へ接続される。トランジスタＴ２１３の
ドレイン電極は出力端子２０１へ接続される。

トランジスタＴ２Ｏ４のドレイン電極はそのゲート電極
へ接続されると共に、ソース電極が負の供給母線２０４
へ接続されている２個の別のｎチャネル電界効果トラン
ジスタＴ２Ｏ５及びＴ２Ｏ６のゲート電照へ接続される
。トランジスタＴ２１４のドレイン電極はそのゲート電
極へ接続されると共に、ソース電極が負の供給母線２０
４へ接続されている２個の別のｎチャネル電界効果トラ
ンジスタＴ２１５及びＴ２１６のゲート電極へ接続され
る。トランジスタＴ２Ｏ６のドレイン電極はトランジス
タＴ２Ｏ３，Ｔ２１３及びＴ２１６のドレイン電極へ接
続され、一方トランジスタＴ２Ｏ５のドレイン電極はト
ランジスタＴ２Ｏ２，Ｔ２１２及びＴ２１５のドレイン
電極へ接続される。

このモジュールは４個の電流ミラー回路と多数の電流源
を具えていることがわかる。第１電流ミラー回路ＣＭＩ
ＩはトランジスタＴ２Ｏ０から成る入力分枝と、トラン
ジスタＴ２Ｏ１，Ｔ２Ｏ２及びＴ２Ｏ３からそれぞれ成
る第１．第２及び第３出力分枝とを具える。

第１電流ミラー回路の入力分枝と第１．第２及び第３出
力分枝との間の電流比が１　：　１　：Ａｌ　：Ａ２で
あるようにトランジスタＴ２Ｏ０〜Ｔ２Ｏ３のチャネル
幅／長さ比率が選択される。第２電流ミラー回路ＣＭ１
２はトランジスタＴ２Ｏ４から成る入力分枝と、トラン
ジスタＴ２Ｏ５及びＴ２Ｏ６からそれぞれ成る第１及び
第２出力分枝とを具える。第２電流ミラー回路の入力分
枝と第１及び第２出力分枝との間の電流上ヒがｌ：Ａ２
：Ａｌであるよう（こトランジスタＴ２Ｏ４゜Ｔ２Ｏ５
及びＴ２０Ｇのチャネル幅／長さ比率が選択される。第
３電流ミラー回路ＣＭ１３はトランジスタＴ２１０から
成る入力分枝と、トランジスタＴ２１１．　Ｔ２１２及
びＴ２１３からそれぞれ成る第１．第２及び第３出力分
枝とを具える。この第３電流ミラー回路によって発生す
る電流の比が１：１：Ａ２：Ａｌであるようにトランジ
スタＴ２２０〜Ｔ２１３のチャネル幅／長さ比率が選択
される。第４電流ミラー回路ＣＭ１４はトランジスタＴ
２１４から成る入力分枝と、トランジスタＴ２１５及び
Ｔ２１６からそれぞれ成る第１及び第２出力分枝とを具
える。第４電流ミラー回路によって発生する電流の比が
１　：Ａｌ　：Ａ２であるようにトランジスタＴ２１４
．　Ｔ２１５及びＴ２１６のチャネル幅／長さ比率が選
択される。電流１２０２及び２１２は値Ｊを有する電流
を発生するように機成される。電流源２０５及び２１５
は値２Ｊを有する電流を発生するように構成され、電流
源２０６及び２１６は電流２　（Ａ１＋Ａ２）　、ｉを
発生するように構成される。

動作においては、差動入力端子が入力端子２００と２１
０へ印加される。その結果、電流１月゛が第１電流ミラ
ー回路の入力分枝へ印加され、電流＋＋　１＋、八１（
、ｉ＋ｉ“）、及びＡ２（ｊ＋ｉ”）が第１電流ミラー
回路の第１．第２及び第３出力分枝にそれぞれ発生する
。２．ｉ−Ｕ＋ｉ＋）すなわちＪ−＋　＋の電流が第２
電流ミラー回路の入力分枝へ印加され、従って電流Ａ２
（ｊ−ｉ＋）及びＡｔ（ｊ＋ｉ”）が第２電流ミラー回
路の第１及び第２出力分枝で発生する。

同様に、ｊ＋ｉ−、Ａ２（ｊ＋ｉ−）及び八１（ｊ＋ｉ
−）が第３電流ミラー回路の第１．第２及び第３出力分
枝でそれぞれ発生する。２ｊ−（ｊ＋ｉ−）すなわちＪ
−１の電流が第４電流ミラー回路の入力分枝へ印加され
、従って電流Ａｔ　（ｊ−ｉ”−）及び八２（ｊ＝ｉ−
）が第４電流ミラー回路の第１及び第２出力分枝で発生
する。

出力端子２０１での電流は、電流＃２０６により発生し
た電流から、第１電流ミラー回路の第３出力分枝と、第
２電流ミラー回路の第２出力分枝と、第４電流ミラー回
路の第２出力分枝、及び第３電流ミラー回路の第３出力
分枝中に発生する電流の合計を減した電流と等しい。す
なわち、 ＋ｏ＋　　＝　　２（Ａｔ十八へ）ｊ−Ａ２（ｊ＋ｉ”
）−八２（ｊ＋ｉ＋）−人２（ｊ−ｉ　　）−八Ｈ，ｉ
＋１−） ＝　　２（ＡＩ＋Ａ２）、１−２ｊ（Ａ２：Ａｌ）−八
２（ｉ＋ｉ−）＋ＡＩ（ｉ＋−ｉ　　）＝　（Ａｔ−Ａ
２）　（ｉ”−ｉ→ である。出力端子２１１での電流も同様に１ｏ−＝　　
（ＡＩ−Ａ２）（１”−１−）によって得られる。従っ
て入力端子２００と２１０へ印加された入力差動電流（
ｉ”−１−）　は第７図に示した静的モジュールによっ
て出力のスケーリングされた差動電流 ｉｏ”−７ｏ−＝　［（ＡＩ−Ａ２＞　（ｉ”−１−）
＋（Ａｌ−Ａ２）　（ｉ”−１−）　）＝　２（ＡＩ−
Ａ２）　（ｉ”−１−）にスケーリングされ得た。

第８図は電流源３０１とｎチャネル電界効果トランジス
タＴ３００のドレイン電極との接合点へ接合点へ接続さ
れた入力端子３００を有するアナログ電流記憶装置を示
す。電流源３０１の他端は正の供給母線３０２へ接続さ
れ、一方トランジスタＴ３００のソース電極は負の供給
母線３０３へ接続されている。トランジスタＴ３００の
ドレイン電極はそのゲート電極とスイッチ５３００の一
端とへ接続される。スイッチ５３００の他端はコンデン
サＣ３００とｎチャネル電界効果トランジスタＴ３０１
のゲート電極との接合点へ接続される。コンデンサＣ３
００の他端とトランジスタＴ３旧のソース電極とは負の
供給母線３０３へ接続される。トランジスタＴ３０１の
ドレイン電極は、ソース電極が正の供給母線へ接続され
ているｐチャネル電界効果トランジスタＴ３０２のドレ
イン電極へ接続される。トランジスタＴ３０２のドレイ
ン電極はそのゲート電極とスイッチ５３０１の一端とへ
接続される。スイッチ５３０１の他端はコンデンサＣ３
０１と２個の別のｐチャネル電界効果トランジスタＴ３
０３及びＴａＯ２のゲート電極との接合点へ接続される
。コンデンサＣ３旧の他端とトランジスタＴ３０３及び
ＴａＯ２のソース電極とは正の供給母線３０２へ接続さ
れる。

トランジスタＴ３０４のドレイン電極はソース電極が負
の供給母線３０３へ接続されているｎチャネル電界効果
トランジスタＴ３０５のドレイン電極へ接続され、一方
トランジスタＴ３０３のドレイン電極はソース電極が負
の供給母線３０３へ接続されているｎチャネル電界効果
トランジスタＴ３０６のドレイン電極へ接続される。ト
ランジスタＴ３０５のドレイン電極はそのゲート電極と
トランジスタＴ３０６のゲート電極とへ接続される。電
流源３０４が正の供給母線３０２と、ソース電極が負の
供給母線３０３へ接続されているｎチャネル電界効果ト
ランジスタＴ３０７のドレイン電極との間に接続される
。トランジスタＴ３０７のドレイン電極はそのゲート電
極と、・ソース電極が負の供給母線３０３へ接続されて
いるｎチャネル電界効果トランジスタＴ３０８のゲート
電極とへ接続される。トランジスタＴ３０６のドレイン
電極はトランジスタＴ３０８のドレイン電極と出力端子
３０５とへ接続される。トランジスタＴ３０２．　Ｔａ
Ｏ２及びＴａＯ２のチャネル幅／長さ比率は、それらが
比率１ＡＩＡ２で電流を通すように選択される。その他
の電流ミラー回路はｌの電流比を有する。電流源３０１
は電流Ｊを発生するように配設され、−万雷流源３０４
は電流（ＡＩ−Ａ２）ｊを発生するように配設される。

動作においては、サンプリングされた電流ｌが入力端子
３００へ印加され、スイッチ５３００及び５３０１が各
サンプリング期間に一回起こる重複しないクロック信号
φ及びφによって操作される。従ってサンプリング期間
ｎ中に１信号ｌいが入力端子３００へ印加される。その
結果、電流」＋１７がダイオード接続されたトランジス
タＴ３００へ印加され、クロック信号のφ局面の間スイ
ッチ５３００が閉じ、コンデンサＣ３００がトランジス
タＴ３００のゲートルソース電位に充電されるようにな
り、電流ｊ＋ｉ、がトランジスタＴ３０１のドレイン電
極において発生する。クロック信号のφ局面の終りにス
イッチ５３００は開くが、トランジスタＴ３旧を流′れ
る電流はコンデンサＣ３００上の電荷によりｊ＋ｉ、で
維持され、且つダイオード接続されたトランジスタＴ３
０２へ印加される。クロック信号のφ局面の間はスイッ
チ３０１が閉じられ、コンデンサＣ３０１がトランジス
タＴ３０２のゲートルソース電位に充電され、トランジ
スタＴ３０３及びＴａＯ２が電流Ａｌ（ｊ＋ｉ、）　　
及びＡ２（ｊ＋ｉｎ＞をそれぞれ流す。クロック信号の
φ局面の終りにスイッチ５３０１は開くが、トランジス
タＴ３０３及びＴａＯ２を流れる電流はコンデンサＣ３
０１上の電荷によって維持される。

トランジスタＴ３０４により発生した電流＾２（ｊ＋ｉ
、）はトランジスタＴ３０５及びＴ３０６により形成さ
れた電流ミラー回路の入力分枝へ供給され、従ってトラ
ンジスタＴ３０６は電流＾２（ｊ＋ｉ、）を流す。トラ
ンジスタＴ３０７及びＴ３０８により形成された電流ミ
ラー回路の入力分枝へ供給される電流（ＡＩ−Ａ２）Ｊ
を電流源３０４が発生し、従って電流（Ａ１−Ａ２）Ｊ
を流す。従って出力端子３０５へ接続される電流の合計
は’［１（ｎｉｌ）　：　Ａｌ（Ｊ＋＋、）　Ａ２（」
＋ｉ、）　（Ａｌ−Ａ２）Ｊ＝（＾１−Ａ２）　ｉ、。

を与える。すなわち、この電流ミラー回路は前のサンプ
リング期間にその入力端子へ印加された電流のく係数＾
１−Ａ２による）スケーリングされた変形である一つの
サンプリング期間の出力を発生ずる。

トランジスタＴ３０２〜Ｔ３０６が第２図に示し且つ参
照して説明した電流ミラー回路を形成することがわかり
、その回路が入力分枝と出力分枝とを絶縁するためにス
イッチ５３０１を挿入し、且つこのスイッチが開いた場
合に出力分枝中に電流が維持できるようにコンデンサＣ
３０１を備えることにより変形されている。明らかに、
第５〜７図に示した種々の電流スケーリング回路と類似
した電流記憶回路が、本技術に熟達した人々によって容
易に工夫でき、第８図に示した電流記憶回路は第４図に
示した電流スケーリング回路と類似している。

２個の補助出力分枝中の電流の差異を用いる電流ミラー
回路は、特願昭６３−３２５７０４号に開示した電流ス
ケーリングか、電流記憶か、または電流積分回路のいず
れかに構成して使用でき、それの内容は回路の利得を決
定するために電流ミラー回路を使用した参照例または何
等かの他の類似した回路によってここに編入される。

ここに開示されたいずれの電流ミラー回路中のコンデン
サも、それぞれのトランジスタのゲート電極と固定電位
の何らかの点との間に接続できることは注意すべきであ
る。特に、コンデンサをトランジスタのゲート電極とソ
ース電極との間に接続する必要はない。コンデンサが入
力端子に依存する電荷を蓄積し且つ関連するスイッチが
開いた場合に出力電流を維持するゲート電圧を維持でき
ることのみが必要である。明らかに固定電圧の最も普通
の点は正または負の供給母線であるが、何らかの他の固
定電圧が回路中に発生しまたは供給される場合には、そ
れらを同様に使用してもよい。

静的又は記憶モジュールのスケーリング係数を決定する
ために電流ミラー回路を使用する代わりに、電流運搬機
回路を使用することが成る状況においては可能であり且
つ有利であり得る。第９図は入力端子３０を具えるその
ような電流運搬機回路の一実施例を示し、その入力端子
はこの電流運搬機のＸ入力端子であり、ドレイン電極が
ｎチャネル電界効果トランジスタＴ３１のドレイン及び
ゲート電極へ接続されているｐチャネル電界効果トラン
ジスタＴ３０のソース電極へ接続されている。トランジ
スタＴ３１のゲート電極は、ドレイン電極がｐチャネル
電界効果トランジスタＴ３３のドレイン及びゲート電極
へ接続されているｎチャネル電界効果トランジスタＴ３
２のゲート電極へ接続される。

トランジスタＴ３１及びＴ３２のソース電極は負の供給
母線３３へ接続され、一方トランジスタＴ３３のソース
電極はこの電流運搬機回路のｙ入力端子を形成する端子
３１へ接続される。トランジスタＴ３２のゲート電極は
、ソース電極が負の供給母線３３へ接続されている２個
の別のｎチャネル電界効果トランジスタＴ３４及びＴａ
２のゲート電極へ接続される。

トランジスタＴ３４のドレイン電極は、ソース電極が正
の供給母線３４へ接続されているｐチャネル電界効果ト
ランジスタＴ３６のドレイン電極及びゲート電極へ接続
される。トランジスタＴ３５のドレイン電極はｐチャネ
ル電界効果トランジスタＴ３７のドレイン電極へ接続さ
れると共に、この電流運搬機回路のＺ出力端子を形成す
る出力端子３２へ接続される。トランジスタＴ３７のソ
ース電極は正の供給母線３４へ接続され、一方トランジ
スタＴ３７のゲート電極はトランジスタＴ３６のゲート
電極へ接続される。

トランジスタＴ３１　と７３４　とのゲート幅／長さ比
率はｌ：Ａ１になるように選定され、一方トランジスタ
Ｔ３１　とＴａ２とのゲート幅／長さ比率は１：Ａ２と
なるように選定されるので、トランジスタＴ３４を通る
電流はトランジスタＴ３１を通る電流のＡ１倍であり、
一方トランジスタＴ３５を通る電流はトランジスタＴ３
１を通る電流のＡ２倍である。従って、電流ｉが入力端
子３０へ印加された場合には、トランジスタＴ３４は電
流ＡＩ・ｌを通し、トランジスタＴ３５は電流Ａ２・１
を通す。トランジスタＴ３６と７３７とは同じトランジ
スタの長さに対する幅の比率で構成され、その結果出力
端子３２での出力電流は（ＡＩ−Ａ２＞　ｉとなる。す
なわち、入力電流は係数（ＡＩ−Ａ２）によってスケー
リングされる。これは明らかに第２及び３図に示した電
流ミラー回路と類似しており、従ってこの回路は同じ機
能に対して用い得る。

第９図に示した電流運搬機回路は第１世代電流運搬機（
ＣＣＩ）の−例であるが、英国特許出願番号Ｎｏ、８９
０３７０５．５に示された回路のような第２世代電流運
搬機回路（ＣＣ２）　　も明らかに同じ方法で改装でき
る。明らかに、トランジスタのカスコード接続や、電源
変性抵抗の使用あるいはダイナミック素子整合のような
基本的電流運搬機動作を改善する技術を付加的に編入で
きる。

第４〜８図に示した電流スケーリング及び電流記憶回路
は、すべて第９図に示したような、あるいはここで開示
したように改装された電流運搬機回路により代用された
それらの出力電流を差動電流が形成する２個の補助出力
分枝を有する電流ミラー回路を有することができる。電
流記憶回路の場合には、トランジスタＴ３１のゲート電
極とドレイン電極の間か又はトランジスタＴ３１のゲー
ト電極とトランジスタＴ３２のゲート電極の間と同時に
、トランジスタＴ３０のゲート電極とトランジスタＴ３
３のゲート電極の間にスイッチを含むことが有益である
。

この開示を読むことによって、もっと他の修正もこの技
術に熟達した人々にとっては明らかであろう。そのよう
な修正は、電気又は電子回路及びその構成部品の設計及
び使用においてすでに知られており且つここにすでに説
明した特徴の代わりにあるいはそれに加えて使用できる
その他の特徴を伴うことができる。特許請求の範囲はこ
の出願では特徴の特有な組み合わせに対して策定したけ
れども、本出願の開示の範囲は、それがいずれかの請求
範囲中で現に請求しであるとの同じ発明に関連している
か否かに拘わらず、またそれが本発明が軽減するのと同
じいずれかの又はすべての技術問題を軽減するか否かに
拘わらず、ここに明示的であれ暗示的にであれ開示した
何らかの新奇な特徴又は新奇な特徴の組み合わせ、ある
いは本技術に熟達した人々には明白な一つ又はそれ以上
の特徴の何らかの一般化をも含み得ることは理解すべき
である。本出願はここに、本出願又はそれから得られる
何らかの別の出願の係属中に、そのような特徴とそのよ
うな特徴の組み合わせの両方又はいずれか一方に対して
新しい特許請求の範囲を策定するかも知れぬことを予告
しておく。

【図面の簡単な説明】

第１図はサンプリングされたアナログ電気信号を処理す
るための本発明による回路装置の一実施例を簡略ブロッ
ク図で示し、 第２図は本発明による回路装置に使用するのに適する電
流ミラー回路の第１実施例を示し、第３図は本発明によ
る回路装置に使用するのに適する電流ミラー回路の第２
実施例を示し、第４図は第３図に示したごとき電流ミラ
ー回路を含む電流スケーリング回路の第１実施例を示し
、第５図は第２図に示したごとき電流ミラー回路を含む
電流スケーリング回路の第２実施例を示し、第６図は第
３図に示したごとき電流ミラー回路を含む電流スケーリ
ング回路の第３実施例を示し、第７図は第２図に示した
ごとき電流ミラー回路を含む電流スケーリング回路の第
４実施例を示し、第８図は本発明によるアナログ電流記
憶回路を示し、また 第９図は本発明による回路装置に使用するための電流ス
ケーリング手段を形成するのに適した電流運搬機回路の
一実施例を示す。 １、　４．１０．２０．３００・・・入力端子２・・・
差異形成回路 ３、　５．１４．２７．１０５．　１１５．３０５・・
・出力端子６．８・・・スケーリング回路 ７・・・電流記憶回路 ９・・・結合回路 １１、１５．２１．２４．２５．２６゜２０５、２０６
．２１２．２１５．２１６゜１２、２２．３４．１０２
．２０３．３０２１３、２３．３３．１０３．２０４．
３０３３０・・・Ｘ入力端子 ３１・・・ｙ入力端子 ３２・・・２出力端子 １００、２００・・・第１入力端子 １０６、１０７．１１６．１１７・・・線１１０、２１
０・・・第２入力端子 ２０１・・・第１出力端子 ２１１・・・第２出力端子 ＣＭｉ　−ＣｕＩ２−・・電流ミラー回路２８、１０１
．１１１．２０２゜ ３０１、３０４・・・電流源 ・・・正の供給母線 ・・・負の供給母線 Ｃ３００゜ Ｃ３０１・・・コンデンサ ５３００゜ ５３０１・・・スイッチ

Claims (1)

1. 【特許請求の範囲】 １、回路装置が所定の比率で現在のサンプル期間の入力
   サンプル電流を１回又はそれ以上前のサンプル期間の１
   個又は複数の入力サンプル電流から得られた電流と結合
   する手段及び連続するサンプル期間中に前記結合手段に
   より発生した結合された電流として又はその電流から処
   理された出力信号を得る手段を具えて、各サンプルが電
   流の形態である、サンプリングされたアナログ電気信号
   処理用回路装置であって、そこでこの回路装置が更にス
   ケーリングされるべき電流を受け取る第１分枝と受け取
   った電流に比例する第１及び第２補助出力電流を発生す
   る第２及び第３分枝とを具える電流をスケーリングする
   手段と、第１及び第２補助出力電流の間の差異を形成す
   る手段、及び前記電流スケーリング手段の出力端子へ前
   記差異電流を供給する手段を具えたサンプリングされた
   アナログ電気信号処理用回路装置。 ２、前記電流をスケーリングする手段が、ダイオード接
   続された第１電界効果トランジスタにより形成された入
   力分枝と、第２電界効果トランジスタで形成された第１
   補助出力分枝、及び第３電界効果トランジスタで形成さ
   れた第２補助出力分枝とを具えた電流ミラー回路と、第
   １及び第２補助出力分枝の電流の間の差異を形成する手
   段、及び電流ミラー回路の出力端子へ前記差異電流を供
   給する手段とを具えた、請求項１記載のサンプリングさ
   れたアナログ電気信号処理用回路装置。 ３、前記差異を形成する手段が、補助出力分枝の一方で
   発生した電流を反転する手段及びこの反転された電流と
   他方の補助出力分枝からの電流とが印加される合計する
   接合点を具えた、請求項２記載のサンプリングされたア
   ナログ電気信号処理用回路装置。 ４、前記反転回路が、前記第１、第２及び第３トランジ
   スタと反対の導電型のトランジスタで形成された別の電
   流ミラー回路を具え、前記補助出力分枝の一方の出力が
   この別の電流ミラー回路の入力端子へ供給され、この別
   の電流ミラー回路の出力端子が前記合計する接合点へ結
   合される、請求項３記載のサンプリングされたアナログ
   電気信号処理用回路装置。 ５、前記電流をスケーリングする手段が、スケーリング
   されるべき電流を受け取るための入力分枝へ接続された
   ｘ入力端子と、基準電位へ接続されたｙ入力端子と、こ
   の受け取られた電流に比例する第１及び第２補助出力電
   流を発生するための第１及び第２補助出力分枝とを有す
   る電流運搬機回路と、この第１及び第２補助出力電流の
   間の差異を形成する手段、及び前記電流運搬機回路のｚ
   出力端子へ前記差異電流を供給する手段とを具える、請
   求項１記載のサンプリングされたアナログ電流信号処理
   用回路装置。 ６、前記電流スケーリング手段が、前記入力分枝を前記
   補助出力分枝から定期的に絶縁する手段と、補助出力分
   枝が入力分枝から絶縁された場合に補助出力分枝中に流
   れる電流を維持する手段とを具える、請求項１〜５のう
   ちいずれか１項記載のサンプリングされたアナログ電流
   信号処理用回路装置。 ７、請求項２〜４に依存する場合に、前記絶縁手段がク
   ロック信号によって制御されるスイッチを具え、且つ維
   持手段がコンデンサを具えた、請求項６記載のサンプリ
   ングされたアナログ電流信号処理用回路装置。 ８、コンデンサが第２電界効果トランジスタのソースと
   ゲートとの間に接続された、請求項７記載のサンプリン
   グされたアナログ電流信号処理用回路装置。 ９、双方向入力電流からスケーリングされた双方向出力
   電流を発生するように配設された電流スケーリング手段
   を含み、該電流スケーリング手段が、単一方向電流を発
   生するためにバイアス電流を双方向入力電流に加える手
   段と、この単一方向電流をスケーリングする手段、及び
   出力双方向電流を発生するために適当にスケーリングさ
   れたバイアス電流を前記スケーリングされた単一方向電
   流から減じる手段とを具える、請求項１〜８のうちいず
   れか１項記載のサンプリングされたアナログ電流信号処
   理用回路装置。