JPH02246342A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH02246342A
JPH02246342A JP6833789A JP6833789A JPH02246342A JP H02246342 A JPH02246342 A JP H02246342A JP 6833789 A JP6833789 A JP 6833789A JP 6833789 A JP6833789 A JP 6833789A JP H02246342 A JPH02246342 A JP H02246342A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
dimensional
inas
gasb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6833789A
Other languages
Japanese (ja)
Other versions
JP2796113B2 (en
Inventor
Yasumi Hikosaka
康己 彦坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1068337A priority Critical patent/JP2796113B2/en
Publication of JPH02246342A publication Critical patent/JPH02246342A/en
Application granted granted Critical
Publication of JP2796113B2 publication Critical patent/JP2796113B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To obtain an InAs system ultra high speed HEMT which is formed of epitaxial constitution free from DX center and able to generate only two-dimensional electron by introducing a third semiconductor with a suitable film thickness into the hetero interface of a second kind of hetero junction system. CONSTITUTION:Between an InAs (or containing InSb) channel 5 and a GaSb (or containing GaAs) electron supplying layer 6, a third semiconductor 7 which has a specified thickness and is composed of AlSb (or containing AlAs or GaAs) is introduced. As a result, by the third semiconductor 7 inserted into a hetero interface 4 of a second kind of hetero junction system, only two-dimensional electron is produced, and the threshold value is suitably controlled by changing the film thickness of the third semiconductor 7. Further, since the electron supplying layer 6 is a layer of GaSb (or containing GaAs), the problem of DX center is not encountered. Thereby ultra high speed HEMT (high electron mobility transistor) can be realized.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に係り、詳しくは、InAs系材
料をチャネルとするIIEMT素子(旧ghElect
ron Mobility Transister D
evice)において、2次元電子を発生させるエビ構
成に基づく半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and more specifically, an IIEMT device (formerly ghElect
ron Mobility Transister D
evice), relates to a semiconductor device based on an shrimp configuration that generates two-dimensional electrons.

近年のHEMT素子の高速性には目覚ましいものがある
が、一方、高速化の要求は留まる所をしらない、このた
め高速化のための新しい材料の発掘が盛んであり、電子
速度の大きいInAs系材料の性能も見逃せない。
In recent years, the high speed performance of HEMT elements has been remarkable, but on the other hand, the demand for higher speeds is unstoppable.For this reason, new materials for higher speeds are actively being discovered, and InAs-based materials with high electron speeds are actively being discovered. The performance of the materials cannot be overlooked.

〔従来の技術〕[Conventional technology]

HEMTは自由電子を発生させる不純物を含む電子供給
層と、自由電子が走行するチャネル層とを分離した構造
となっている。すなわち、半絶縁性GaAs基板の上に
アンドープのGaAsを、さらにSlをIQ”am−’
程度にドープしたn−AlHGa+−x As  (x
=0.3 )を分子線結晶成長技術M B E (mo
lecular beam epitaxy)により厚
さ0.07μm程度に成長させる。この上に同じSiを
ドープしたn−GaAsを成長さゼる。n−AlGaA
s内のドナ不純物から放出された電子は、ショットキー
接合とGaAsとのヘテロ接合により空乏化し一部は金
属の方へ、一部はヘテロ接合を越えてエネルギ的に低い
GaAs側に移り、横方向の自由度をもつ2次元電子ガ
ス(20F、G)を作ることになる。そして、電子を供
給する不純物ドナーイオンを含む層と、電子が走行する
層が空間的に分離した構造であるため、電子はなんら不
純物による散乱の影響を受けずに高速で移動できる。こ
こで2 、D E Cの厚さは10nm程度内である。
A HEMT has a structure in which an electron supply layer containing impurities that generate free electrons and a channel layer in which free electrons travel are separated. That is, undoped GaAs is placed on a semi-insulating GaAs substrate, and Sl is added to IQ"am-'
n-AlHGa+-x As (x
=0.3) using molecular beam crystal growth technology MBE (mo
The film is grown to a thickness of about 0.07 μm using regular beam epitaxy. On top of this, n-GaAs doped with the same Si is grown. n-AlGaA
The electrons emitted from the donor impurity in s are depleted by the heterojunction between the Schottky junction and GaAs, and some of them move toward the metal, and some of them cross the heterojunction and move to the GaAs side, which has lower energy, and then move laterally. A two-dimensional electron gas (20F, G) with directional freedom will be created. Since the layer containing impurity donor ions that supply electrons and the layer in which electrons travel are spatially separated, electrons can move at high speed without being affected by scattering by impurities. Here, the thickness of DEC is within about 10 nm.

特に低温において2次元電子ガスの移動度は非常に大き
くなり、77°にではStの20〜30倍、場合により
100.000 CIJ/V、Sを越える高移動度とな
る。HEMT素子では、ショットキー・ゲートとしてT
 i / P L / A uを、ソース・ドレイン電
極にはA u −Q e/ A uが用いられており、
ゲート電極によりゲート直下の電子濃度を変化させ、ソ
ース・ドレイン電流を制御している。
In particular, the mobility of the two-dimensional electron gas becomes extremely large at low temperatures, and at 77 degrees, it becomes 20 to 30 times as high as St, and in some cases exceeds 100.000 CIJ/V, S. In HEMT devices, T is used as a Schottky gate.
i/PL/Au and Au-Qe/Au are used for the source and drain electrodes,
The source/drain current is controlled by changing the electron concentration directly under the gate using the gate electrode.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで現在のHEMTより、さらに高速な素子を作る
には、その材料として電子が走るチャネルが最も速いも
のの一つといわれているrnAs(インジウム・ヒ素)
がある。
By the way, in order to create a device even faster than the current HEMT, we need to use rnAs (indium arsenide), which is said to have one of the fastest channels for electrons.
There is.

現在のところ、InAsを用いたHEMT素子の報告は
見当たらないが、従来の技術から類推するとInAsを
チャネルとした場合の電子供給層として、例えば格子定
数がInAsに近いAl5b(アルミニウム・アンチモ
ン)が考えられる。
At present, there are no reports of HEMT devices using InAs, but by analogy with conventional technology, Al5b (aluminum antimony), which has a lattice constant close to that of InAs, is considered to be an electron supply layer when InAs is used as a channel. It will be done.

ところが、この材料はAIが多く含まれるためドーピン
グが難しく、かつDXセンターなどの問題が発生し易い
と考えられる。
However, since this material contains a large amount of AI, doping is difficult, and problems such as DX centers are likely to occur.

従って、InAsをチャネルとするH E M T素子
の実現は、DXセンターがなく、かつ電子供給層として
どのような材料を選択するかが、ネックであると考えら
れる。
Therefore, the bottleneck in realizing a HEM T device using InAs as a channel is that it does not have a DX center and what kind of material is selected for the electron supply layer.

そこで本発明は、InAs系HEMTを実現するための
電子供給層として、新しい組み合わせを提供することに
より、InAs系材料からなる伝導チャネルへ容易に電
子が供給でき、かつDXセンターのないエビ構成に基づ
く半導体装置を提供することを目的としている。
Therefore, the present invention provides a new combination as an electron supply layer for realizing an InAs-based HEMT, which allows electrons to be easily supplied to a conduction channel made of InAs-based material, and is based on a shrimp structure without a DX center. The purpose is to provide semiconductor devices.

〔課題を解決するための手段〕[Means to solve the problem]

本発明による半導体装置は上記目的達成のため、2次元
電子と2次元ホールとが同時に生成する半金属的性質を
持つ第二種のヘテロ接合系においてInAs系材料から
なるチャネル層とGaSb系材料からなる電子供給層と
の組み合わせにより構成され、前記チャネル層と前記電
子供給層との間に所定の膜厚を有するAlSb系材料か
らなる第三の半導体層を導入し、前記第二種のヘテロ接
合系における2次元電子と2次元ホールの同時生成を抑
制して2次元電子のみを発生させるとともに、該第三の
半導体の膜厚を変えることにより閾値も制御するように
したことを特徴とする半導体装置を備えている。
In order to achieve the above object, the semiconductor device according to the present invention has a second type of heterojunction system having semimetallic properties in which two-dimensional electrons and two-dimensional holes are generated simultaneously, and is made of a channel layer made of an InAs-based material and a GaSb-based material. A third semiconductor layer made of an AlSb-based material having a predetermined thickness is introduced between the channel layer and the electron supply layer, and the second type of heterojunction is A semiconductor characterized in that simultaneous generation of two-dimensional electrons and two-dimensional holes in the system is suppressed to generate only two-dimensional electrons, and a threshold value is also controlled by changing the film thickness of the third semiconductor. Equipped with equipment.

〔作用〕[Effect]

本発明では、InAs  (または[nSbを含む)チ
ャネルとGaSb (またはGaAsを含む)電子供給
層との間に所定の厚さを有するAl5b(またはAlA
sまたはGaAsを含む)からなる第三の半導体層が導
入される。
In the present invention, an Al5b (or AlA
A third semiconductor layer is introduced, consisting of S or GaAs).

したがって、第二種のヘテロ接合のヘテロ界面に挿入さ
れる第三の半導体により、2次元電子のみが生成され、
かつ第三の半導体の膜厚を変えることにより、閾値が適
切に制御される。さらに、電子供給層がGaSb (ま
たはGaAsを含む)層であるため、懸念されるDXセ
ンターの問題がなく、超高速HE M Tが実現できる
Therefore, only two-dimensional electrons are generated by the third semiconductor inserted into the heterointerface of the second type of heterojunction,
In addition, by changing the thickness of the third semiconductor, the threshold value can be appropriately controlled. Furthermore, since the electron supply layer is a GaSb (or GaAs-containing) layer, there is no concern about the DX center problem, and ultrahigh-speed HEMT can be realized.

〔実施例〕〔Example〕

以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be explained based on the drawings.

庭且説所 第1図は本発明の原理説明図であり、第1図(a)はG
aSb/InAs(ガリウム・アンチモン/インジウム
・ヒ素)からなる第二種のヘテロ接合におけるバンド図
である。この図において、GaSbの価電子帯がInA
sの伝導帯よりもエネルギ的に上にあるため、ペテロ界
面に2次元電子ガス(20EG)と2次元ホールガス(
2DHG)が生成され半金属状態となる。
Figure 1 is an explanatory diagram of the principle of the present invention, and Figure 1 (a) is a
FIG. 2 is a band diagram of a second type of heterojunction made of aSb/InAs (gallium antimony/indium arsenide). In this figure, the valence band of GaSb is
Since it is energetically above the conduction band of s, two-dimensional electron gas (20EG) and two-dimensional hole gas (20EG) are present at the Peter interface.
2DHG) is generated and becomes a semimetal state.

しかしこの状態よりさらに、ペテロ界面に上記半導体材
料と格子定数が近く、バンドギャップの大きい第三の半
導体層を挿入すると、静電ポテンシャルがその層で吸収
されるため、第1図(b)に示すように適宜にaSbの
価電子帯と1nAsの伝導帯のエネルギー・レベルを相
対的に可変することが可能である。従ってGaSbをn
型にドープし、さらに第三の半導体の膜厚を適切に選ぶ
ことにより、2次元電子のみを生成でき、また閾値の制
御も自由にできる。
However, if a third semiconductor layer with a lattice constant close to that of the semiconductor material and a large band gap is inserted at the Peter interface, the electrostatic potential will be absorbed by that layer, so that As shown, it is possible to relatively change the energy levels of the valence band of aSb and the conduction band of 1nAs as appropriate. Therefore, GaSb is n
By doping the mold and selecting the thickness of the third semiconductor appropriately, only two-dimensional electrons can be generated, and the threshold value can also be freely controlled.

本発明では、上述のごと(InAs系材料への電子供給
の方法として、n型にasb (またはGaAsを含む
)とヘテロ界面に挿入する第三の半導体により、2次元
電子のみを生成することができ、かつ第三の半導体の膜
厚を変えることにり、閾値の制御も可能なn型の超高速
HEMTを実現できる。さらに電子供給層がGaSb 
(またはGaAsを含む)層であるため、従来より懸念
されるDXセンターの問題が見られないのが特徴である
In the present invention, as described above (as a method of supplying electrons to InAs-based materials, it is possible to generate only two-dimensional electrons by inserting an n-type ASB (or GaAs-containing) and a third semiconductor into the hetero interface. By changing the film thickness of the third semiconductor, it is possible to realize an n-type ultra-high-speed HEMT in which the threshold value can be controlled.
(or containing GaAs), the characteristic is that there is no problem with the DX center, which has been a concern in the past.

なお、特許請求の範囲にいうInAs系材料には上記1
nAsばかりでなく、InSbを含む材料でもよく、ま
た、GaSb系材料には上記Ga5bばかりでなく、G
aAsを含む材料であってもよい。さらに、AlSb系
材料にはAlSbの他に、例えばAlAsまたはGaA
sを含む材料であってもよい。
Note that the InAs-based materials mentioned in the claims include the above-mentioned 1.
Materials containing not only nAs but also InSb may be used, and GaSb-based materials include not only the above-mentioned Ga5b but also G
It may also be a material containing aAs. Furthermore, in addition to AlSb, AlSb-based materials include, for example, AlAs or GaA.
It may be a material containing s.

以下、上記基本原理に基づいて実施例を説明する。第2
.3図は本発明に係る半導体装置の第1実施例を示す図
であり、第二種のヘテロ結合系としてInAsとGaS
bを用いた例である。第2図において、lはHEMT 
(半導体装置)であり、HEMTIはGaSbからなる
半絶縁性基板2と、膜厚が0.5μmで1−AISb(
真性半導体−アルミニウム・アンチモン)からなるバッ
ファ層3と、第二種のヘテロ接合系4として膜厚が30
nmで1−1nAs(真性半導体−インジウム・ヒ素)
からなるチャネル層5、および膜厚50nmでT(3(
テルル)を2×1QIac、−3ドープしたn−GaS
b (n型ガリウム・アンチモン)からなる電子供給層
6と、チャネル層5と電子供給層6の間に導入された膜
厚10nmで1−AISbからなる第三の半導体層7と
、膜厚IQnmで1−AISbからなる半導体層8と、
膜厚5nmで1−GaSbからなる半導体層(コンタク
ト層)9と、A1からなるゲート電極lOと、AuSn
 (アルミニウム・スズ)からなるソース・ドレイン電
極11.12と、により構成されている。ここで、第三
の半導体層7は、l−1nAsからなるチャネル層5と
n−Garbからなる電子供給層6とのヘテロ接合系4
においてできる半金属的な2次元電子と2次元ホールの
同時生成を抑制するために挿入されたものであり、In
AsおよびGaSbと格子定数が近くバンドギャップの
大きい半導体層である。第三の半導体層7を挿入すると
、静電ポテンシャルがその層で吸収されるため、第3図
に示すように適宜n−Ga5bO価電子帯と1−1nA
sの伝導帯のエネルギー・レベルを相対的に可変するこ
とが可能である。従ってGaSbをn型にドープし、さ
らに第三の膜厚を適切に選ぶことにより、2次元電子の
みを生成でき、また閾値の制御も可能なn型の超高速H
EMTIを実現できる。さらに電子供給層がGaSb 
(またはGaAsを含む)層であるため、従来より懸念
されるDXセンターの問題は発生しない。
Examples will be described below based on the above basic principle. Second
.. FIG. 3 is a diagram showing the first embodiment of the semiconductor device according to the present invention, in which InAs and GaS are used as the second type of heterojunction system.
This is an example using b. In Figure 2, l is HEMT
(semiconductor device), and the HEMTI has a semi-insulating substrate 2 made of GaSb and a 1-AISb (1-AISb) with a film thickness of 0.5 μm.
A buffer layer 3 consisting of an intrinsic semiconductor (aluminum/antimony) and a film thickness of 30 mm as a second type of heterojunction system 4.
1-1nAs in nm (intrinsic semiconductor - indium arsenic)
and a channel layer 5 consisting of T(3(
n-GaS doped with 2×1QIac, -3 (tellurium)
b (n-type gallium antimony); a third semiconductor layer 7 made of 1-AISb with a thickness of 10 nm introduced between the channel layer 5 and the electron supply layer 6; and a third semiconductor layer 7 with a thickness of IQ nm. a semiconductor layer 8 made of 1-AISb,
A semiconductor layer (contact layer) 9 made of 1-GaSb with a film thickness of 5 nm, a gate electrode lO made of A1, and an AuSn
Source/drain electrodes 11 and 12 made of (aluminum/tin). Here, the third semiconductor layer 7 is a heterojunction system 4 consisting of a channel layer 5 made of l-1nAs and an electron supply layer 6 made of n-Garb.
It was inserted to suppress the simultaneous generation of semimetallic two-dimensional electrons and two-dimensional holes in In
It is a semiconductor layer with a lattice constant close to that of As and GaSb and a large band gap. When the third semiconductor layer 7 is inserted, the electrostatic potential is absorbed by that layer, so as shown in FIG.
It is possible to relatively vary the energy level of the conduction band of s. Therefore, by doping GaSb to n-type and selecting an appropriate third film thickness, it is possible to generate only two-dimensional electrons and control the threshold value.
EMTI can be achieved. Furthermore, the electron supply layer is GaSb.
(or containing GaAs), the problem of the DX center, which has been a concern in the past, does not occur.

以上説明したように、本実施例によればInASをチャ
ネルとするHEMT素子に対して、第二種のヘテロ接合
系において見られる半金属的特徴を抑制でき、かつ第三
の半導体層7の膜厚により閾値を容易に制御できる。さ
らにDXセンターのないn型のHEMT素子1が実現で
きることになることから、超高速素子への発展に寄与す
るところが大きい。
As explained above, according to this embodiment, it is possible to suppress the semimetallic characteristics observed in the second type of heterojunction system in a HEMT device using InAS as a channel, and the film of the third semiconductor layer 7 can be suppressed. The threshold value can be easily controlled by changing the thickness. Furthermore, since an n-type HEMT element 1 without a DX center can be realized, this greatly contributes to the development of ultra-high-speed elements.

第4図は本発明に係る半導体装置の第2実施例を示す図
であり、第二種のヘテロ結合系としてInAsSbとG
aSbAsを用いた例である。第4図において、21は
HEMT(半導体装置)であり、HEMT21はGaS
bからなる半絶縁性基板22と、i −A I S b
o、ssA 3o、+tからなるバッファ[23と、第
二種のヘテロ接合系24として1−1nA 9(+、9
ss b6.。5からなるアンドープのチャネル層25
およびTeを2 X 10”elm−’ドープしたn−
QaSbo、*h八へ(1,04からなる電子供給[2
6と、チャネル層25と電子供給Ff!J26の間に導
入されたi−A 1*、s G ao、t A S o
、+ S bo、qからなる第三の半導体層27と、i
  A I S bo、ssA So、+zからなる半
導体層28と、i  Ga S bo、qiA So、
oaからなる半導体層(コンタクト層)29と、AIか
らなるゲート電極30と、A u T e / A u
からなるソース・ドレイン電極3L 32と、により構
成されている。
FIG. 4 is a diagram showing a second embodiment of the semiconductor device according to the present invention, in which InAsSb and G
This is an example using aSbAs. In FIG. 4, 21 is a HEMT (semiconductor device), and the HEMT 21 is a GaS
a semi-insulating substrate 22 consisting of i-A I S b
o, ssA 3o, +t buffer [23 and 1-1nA 9(+, 9
ss b6. . An undoped channel layer 25 consisting of 5
and Te-doped n-
QaSbo, to *h8 (electronic supply consisting of 1,04 [2
6, the channel layer 25 and the electron supply Ff! i-A 1*, s G ao, t A So introduced during J26
, + S bo, q, and i
A semiconductor layer 28 consisting of A I S bo, ssA So, +z, i Ga S bo, qiA So,
A semiconductor layer (contact layer) 29 made of OA, a gate electrode 30 made of AI, and A u T e / A u
The source/drain electrode 3L 32 is composed of the following.

本実施例の電子供給126の半導体材料は、n−GaS
bAsであり、第三の半導体層27の半導体材料は、i
 (または軽くドープしたもの)−AIG a A S
 %チャネル層25はIn5bAsである。
The semiconductor material of the electron supply 126 in this embodiment is n-GaS
bAs, and the semiconductor material of the third semiconductor layer 27 is i
(or lightly doped) - AIG a A S
% channel layer 25 is In5bAs.

したがって、本実施例であっても第1実施例と同様の効
果を得ることができる。
Therefore, even in this embodiment, the same effects as in the first embodiment can be obtained.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、第二種のヘテロ接合系のヘテロ界面に
適当な膜厚の第三の半導体を導入することにより、2次
元電子のみを発生させることができ、かつ閾値も制御可
能にして、容易にl nAS系材料からなる伝導チャネ
ルへ電子を供給することができる。その結果、DXセン
ターのないエビ構成によるInAs系の超高速HE M
 Tを実現することができる。
According to the present invention, only two-dimensional electrons can be generated and the threshold value can also be controlled by introducing a third semiconductor having an appropriate thickness into the heterointerface of the second type of heterojunction system. , can easily supply electrons to the conduction channel made of lnAS-based materials. As a result, we developed an InAs-based ultra-high-speed HEM with a shrimp configuration without a DX center.
T can be realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理説明図、 第2.3図は本発明に係る半導体装置の第1実施例を示
す図であり、 第2図はその構造を示す断面図、 第3図はそのバンド図、 第4図は本発明に係る半導体装置の第2実施例を示すそ
の構造を示す断面図である。 l、21・・・・・・HEMT (半導体装置)、2.
22・・・・・・半絶縁性基板、 3.23・・・・・・バッファ層、 4.24・・・・・・第二種のヘテロ接合系、5.25
・・・・・・チャネル層(InAs系材料からなるチャ
ンネル層)、 6.26・・・・・・電子供給Jl!1(GaSb系材
料からなるチャンネルN)、 7.27・・・・・・第三の半導体層(A I S b
系材料からなる第三の半導体層)、 8.28・・・・・・半導体層、 1O130・・・・・・ショットキーゲート電極、11
〜12.31〜32・・・・・・ソース・ドレイン電極
、2DEG・・・・・・2次元電子ガス、2 D HG
・・・・・・2次元ホールガス。 )nAs Gasb Eζ= Es−Δ 本発明の原理説明図 Garb。 5ul) □22 第2実施例の構造を示す断面図
FIG. 1 is a diagram explaining the principle of the present invention, FIG. 2.3 is a diagram showing a first embodiment of a semiconductor device according to the present invention, FIG. 2 is a cross-sectional view showing its structure, and FIG. Band Diagram FIG. 4 is a sectional view showing the structure of a second embodiment of the semiconductor device according to the present invention. l, 21...HEMT (semiconductor device), 2.
22... Semi-insulating substrate, 3.23... Buffer layer, 4.24... Second type heterojunction system, 5.25
...Channel layer (channel layer made of InAs-based material), 6.26...Electron supply Jl! 1 (channel N made of GaSb-based material), 7.27...Third semiconductor layer (AI Sb
8.28... Semiconductor layer, 1O130... Schottky gate electrode, 11
~12.31~32... Source/drain electrode, 2DEG... Two-dimensional electron gas, 2D HG
・・・・・・Two-dimensional hole gas. )nAs Gasb Eζ=Es−Δ Garb is a diagram explaining the principle of the present invention. 5ul) □22 Cross-sectional view showing the structure of the second embodiment

Claims (1)

【特許請求の範囲】 2次元電子と2次元ホールとが同時に生成する半金属的
性質を持つ第二種のヘテロ接合系においてInAs系材
料からなるチャンネル層とGaSb系材料からなる電子
供給層との組み合わせにより構成され、 前記チャネル層と前記電子供給層との間に所定の膜厚を
有するAlSb系材料からなる第三の半導体層を導入し
、前記第二種のヘテロ接合系における2次元電子と2次
元ホールの同時生成を抑制して2次元電子のみを発生さ
せるとともに、該第三の半導体の膜厚を変えることによ
り閾値も制御するようにしたことを特徴とする半導体装
置。
[Claims] In a second type of heterojunction system having semimetallic properties in which two-dimensional electrons and two-dimensional holes are generated simultaneously, a channel layer made of an InAs-based material and an electron supply layer made of a GaSb-based material are combined. A third semiconductor layer made of an AlSb-based material having a predetermined thickness is introduced between the channel layer and the electron supply layer, and the two-dimensional electrons in the second type of heterojunction system are A semiconductor device characterized in that simultaneous generation of two-dimensional holes is suppressed to generate only two-dimensional electrons, and a threshold value is also controlled by changing the film thickness of the third semiconductor.
JP1068337A 1989-03-20 1989-03-20 Semiconductor device Expired - Lifetime JP2796113B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1068337A JP2796113B2 (en) 1989-03-20 1989-03-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1068337A JP2796113B2 (en) 1989-03-20 1989-03-20 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH02246342A true JPH02246342A (en) 1990-10-02
JP2796113B2 JP2796113B2 (en) 1998-09-10

Family

ID=13370928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1068337A Expired - Lifetime JP2796113B2 (en) 1989-03-20 1989-03-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2796113B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448981A2 (en) * 1990-03-06 1991-10-02 Fujitsu Limited High electron mobility transistor
WO2008063824A1 (en) * 2006-11-16 2008-05-29 Intel Corporation Sb-based cmos devices
JP2009038307A (en) * 2007-08-03 2009-02-19 Asahi Kasei Electronics Co Ltd Semiconductor device and its manufacturing method
US9379205B2 (en) 2014-02-21 2016-06-28 Fujitsu Limited Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605572A (en) * 1983-06-24 1985-01-12 Agency Of Ind Science & Technol Manufacture of high speed semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605572A (en) * 1983-06-24 1985-01-12 Agency Of Ind Science & Technol Manufacture of high speed semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448981A2 (en) * 1990-03-06 1991-10-02 Fujitsu Limited High electron mobility transistor
WO2008063824A1 (en) * 2006-11-16 2008-05-29 Intel Corporation Sb-based cmos devices
US7429747B2 (en) 2006-11-16 2008-09-30 Intel Corporation Sb-based CMOS devices
JP2010509787A (en) * 2006-11-16 2010-03-25 インテル コーポレイション Sb-based CMOS devices
JP2009038307A (en) * 2007-08-03 2009-02-19 Asahi Kasei Electronics Co Ltd Semiconductor device and its manufacturing method
US9379205B2 (en) 2014-02-21 2016-06-28 Fujitsu Limited Semiconductor device

Also Published As

Publication number Publication date
JP2796113B2 (en) 1998-09-10

Similar Documents

Publication Publication Date Title
EP0312237A2 (en) Interface charge enhancement in delta-doped heterostructure
JPH0783107B2 (en) Field effect transistor
JP2914049B2 (en) Compound semiconductor substrate having heterojunction and field effect transistor using the same
US4600932A (en) Enhanced mobility buried channel transistor structure
JPH0312769B2 (en)
JPH02246342A (en) Semiconductor device
EP0136108B1 (en) Heterojunction semiconductor device
JPH03187269A (en) Semiconductor device
JPS61156773A (en) Heterojunction semiconductor device
JP3141838B2 (en) Field effect transistor
JPS59184573A (en) Field effect transistor
JPS63278277A (en) Compound semiconductor device
Uemura et al. First demonstration of a planar-type surface tunnel transistor (STT): Lateral interband tunnel device
JPS59968A (en) Semiconductor device
JP2567730B2 (en) Heterojunction field effect transistor
JPS61230379A (en) Semiconductor device
JPH025438A (en) Insulated-gate field-effect transistor
JP2917530B2 (en) Semiconductor device
JP2658898B2 (en) field effect transistor
JPS6255316B2 (en)
JPH035059B2 (en)
JPS62266873A (en) Semiconductor device
JP2786208B2 (en) Semiconductor device
JPH01166568A (en) Semiconductor device
GB2262385A (en) Velocity modulation transistor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11