JP2796113B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2796113B2
JP2796113B2 JP1068337A JP6833789A JP2796113B2 JP 2796113 B2 JP2796113 B2 JP 2796113B2 JP 1068337 A JP1068337 A JP 1068337A JP 6833789 A JP6833789 A JP 6833789A JP 2796113 B2 JP2796113 B2 JP 2796113B2
Authority
JP
Japan
Prior art keywords
layer
inas
gasb
semiconductor
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1068337A
Other languages
Japanese (ja)
Other versions
JPH02246342A (en
Inventor
康己 彦坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1068337A priority Critical patent/JP2796113B2/en
Publication of JPH02246342A publication Critical patent/JPH02246342A/en
Application granted granted Critical
Publication of JP2796113B2 publication Critical patent/JP2796113B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体装置に関し、 InAs系HEMTを実現するための電子供給層として、新し
い組み合わせを提供することにより、InAs系材料からな
る伝導チャネルへ容易に電子が供給でき、かつDXセンタ
ーのないエピ構成に基づく半導体装置を提供することを
目的とし、 InAsを含むチャネル層と、GaSbを含み、不純物がドー
プされた電子供給層と、前記チャネル層と前記電子供給
層との間に設けられ、AlSbを含む中間層と、を有し、前
記チャネル層と前記中間層の界面部において、2次元正
孔ガスの生成が抑制され、2次元電子ガスが生成される
ように構成されている。
DETAILED DESCRIPTION OF THE INVENTION [Summary] Regarding semiconductor devices, by providing a new combination as an electron supply layer for realizing an InAs-based HEMT, electrons can be easily supplied to a conduction channel made of an InAs-based material, And with the object of providing a semiconductor device based on an epi-structure without a DX center, a channel layer containing InAs, an electron supply layer containing GaSb and doped with impurities, and the channel layer and the electron supply layer An intermediate layer including AlSb, provided between the channel layer and the intermediate layer, wherein an interface between the channel layer and the intermediate layer suppresses generation of a two-dimensional hole gas and generates a two-dimensional electron gas. Have been.

〔産業上の利用分野〕[Industrial applications]

本発明は、半導体装置に係り、詳しくは、InAs系材料
をチャネルとするHEMT素子(High Electron Mobility T
ransister Device)において、2次元電子を発生させる
エピ構成に基づく半導体装置に関する。
The present invention relates to a semiconductor device, and more particularly, to a HEMT device (High Electron Mobility T
and a semiconductor device based on an epi configuration for generating two-dimensional electrons.

近年のHEMT素子の高速性に目覚ましいものがあるが、
一方、高速化の要求は留まる所をしらない。このため高
速化のための新しい材料の発掘が盛んであり、電子速度
の大きいInAs系材料の性能を見逃せない。
Although the speed of recent HEMT devices is remarkable,
On the other hand, the demand for higher speeds does not stop. For this reason, new materials are being discovered for speeding up, and the performance of InAs-based materials having a high electron velocity cannot be overlooked.

〔従来の技術〕[Conventional technology]

HEMTは自由電子を発生させる不純物を含む電子供給層
と、自由電子が走行するチャネル層とを分離した構造と
なっている。すなわち、半絶縁性GaAs基板の上にアンド
ープのGaAsを、さらにSiを1017cm-3程度にドープしたn
−AlXGa1-XAs(x=0.3)を分子線結晶成長技術MBE(mo
lecular beam epitaxy)により厚さ0.07μm程度に成長
させる。この上に同じSiをドープしたn−GaAsを成長さ
せる。n−AlGaAs内のドナ不純物から放出された電子
は、ショットキー接合とGaAsとのヘテロ接合により空乏
化し一部は金属の方へ、一部はヘテロ接合を越えてエネ
ルギ的に低いGaAs側に移り、横方向の自由度をもつ2次
元電子ガス(2DEG)を作ることになる。そして、電子を
供給する不純物ドナーイオンを含む層と、電子が走行す
る層が空間的に分離した構造であるため、電子はなんら
不純物による散乱の影響を受けずに高速で移動できる。
ここで2DEGの厚さは10nm程度内である。特に低温におい
て2次元電子ガスの移動度は非常に大きくなり、77゜K
ではSiの20〜30倍、場合により100,000cm2/V・Sを越え
る高移動度となる。HEMT素子では、ショットキー・ゲー
トとしてTi/Pt/Auを、ソース・ドレイン電極にはAu−Ce
/Auが用いられており、ゲート電極によりゲート直下の
電子濃度を変化させ、ソース・ドレイン電流を制御して
いる。
The HEMT has a structure in which an electron supply layer containing impurities for generating free electrons is separated from a channel layer in which the free electrons travel. That is, undoped GaAs is doped on a semi-insulating GaAs substrate, and n is further doped with Si to about 10 17 cm -3.
-Al X Ga 1-X As (x = 0.3) using molecular beam crystal growth technology MBE (mo
The thickness is grown to about 0.07 μm by lecular beam epitaxy). On this, n-GaAs doped with the same Si is grown. Electrons emitted from the donor impurity in n-AlGaAs are depleted by the heterojunction between the Schottky junction and GaAs, and partly move to the metal and partly move to the lower energy GaAs side beyond the heterojunction. , To create a two-dimensional electron gas (2DEG) with lateral degrees of freedom. Since the layer containing the impurity donor ions supplying electrons and the layer in which the electrons travel are spatially separated, the electrons can move at high speed without being affected by any scattering by the impurities.
Here, the thickness of 2DEG is within about 10 nm. Especially at low temperatures, the mobility of the two-dimensional electron gas becomes very large,
In this case, the mobility becomes 20 to 30 times that of Si, and in some cases, high mobility exceeding 100,000 cm 2 / V · S. In HEMT devices, Ti / Pt / Au is used as the Schottky gate, and Au-Ce is used as the source / drain electrodes.
/ Au is used, and the source / drain current is controlled by changing the electron concentration just below the gate by the gate electrode.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ところで現在のHEMTより、さらに高速な素子を作るに
は、その材料として電子が走るチャネルが最も速いもの
の一つといわれているInAs(インジウム・ヒ素)があ
る。
By the way, InAs (indium arsenide), which is said to be one of the materials in which the channel through which electrons travel is the fastest, is used as a material to make a device faster than the current HEMT.

現在のところ、InAsを用いたHEMT素子と報告は見当た
らないが、従来の技術から類推するとInAsをチャネルと
した場合の電子供給層として、例えば格子定数がInAsに
近いAlSb(アルミニウム・アンチモン)が考えられる。
At present, there is no report of a HEMT device using InAs, but by analogy with conventional technology, for example, AlSb (aluminum antimony) having a lattice constant close to that of InAs is considered as an electron supply layer when InAs is used as a channel. Can be

ところが、この材料はAlが多く含まれるためドーピン
グが難しく、かつDXセンターなどの問題が発生し易いと
考えられる。
However, it is considered that this material contains a large amount of Al, so that doping is difficult and problems such as a DX center are likely to occur.

従って、InAsをチャネルとするHEMT素子の実現は、DX
センターがなく、かつ電子供給層としてどのような材料
を選択するかが、ネックであると考えられる。
Therefore, the realization of a HEMT device using InAs as a channel is realized by DX
It is considered that there is no center and what kind of material is selected for the electron supply layer is a bottleneck.

そこで本発明は、InAs系HEMTを実現するための電子供
給層として、新しい組み合わせを提供することにより、
InAs系材料からなる伝導チャネルへ容易に電子が供給で
き、かつDXセンターのないエピ構成に基づき半導体装置
を提供することを目的としている。
Therefore, the present invention provides a new combination as an electron supply layer for realizing an InAs-based HEMT,
It is an object of the present invention to provide a semiconductor device that can easily supply electrons to a conduction channel made of an InAs-based material and that is based on an epitaxial structure without a DX center.

〔課題を解決するための手段〕[Means for solving the problem]

本発明による半導体装置は上記目的達成のため、InAs
を含むチャネル層と、GaSbを含み、不純物がドープされ
た電子供給層と、前記チャネル層と前記電子供給層との
間に設けられ、AlSbを含む中間層と、を有し、前記チャ
ネル層と前記中間層の界面部において、2次元正孔ガス
の生成が抑制され、2次元電子ガスが生成されるように
構成されていることを特徴とする半導体装置を備えてい
る。
The semiconductor device according to the present invention achieves the above object by using InAs.
A channel layer containing GaSb, an impurity-doped electron supply layer, and an intermediate layer provided between the channel layer and the electron supply layer and containing AlSb. At the interface of the intermediate layer, there is provided a semiconductor device characterized in that generation of two-dimensional hole gas is suppressed and two-dimensional electron gas is generated.

〔作用〕[Action]

本発明では、InAs(またはInSbを含む)チャネル層と
GaSb(またはGaAsを含む)電子供給層との間に、中間層
としてAlSb(またはAlAsまたはGaAsを含む)からなる第
三の半導体層が導入される。
In the present invention, an InAs (or InSb-containing) channel layer
A third semiconductor layer made of AlSb (or containing AlAs or GaAs) is introduced as an intermediate layer between the GaSb (or containing GaAs) electron supply layer.

したがって、第二種のヘテロ接合のヘテロ界面に挿入
される第三の半導体により、2次元正孔(以下、2次元
ホールという)の生成が抑制され、かつ、2次元電子の
みが生成され、容易にチャネル層へ電子を供給すること
ができ、懸念されるDXセンターの問題のない超高速HEMT
を実現することができる。
Therefore, the generation of two-dimensional holes (hereinafter, referred to as two-dimensional holes) is suppressed by the third semiconductor inserted into the heterointerface of the second type heterojunction, and only two-dimensional electrons are generated. Ultra-high-speed HEMT that can supply electrons to the channel layer at the same time and has no concerns about the DX center
Can be realized.

〔実施例〕〔Example〕

以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be described with reference to the drawings.

原理説明 第1図は本発明の原理説明図であり、第1図(a)は
GaSb/InAs(ガリウム・アンチモン/インジウム・ヒ
素)からなる第二種のヘテロ接合におけるバンド図であ
る。この図において、GaSbの価電子帯がInAsの伝導帯よ
りもエネルギ的に上にあるため、ヘテロ界面に2次元電
子ガス(2DEG)と2次元ホールガス(2DHG)が生成され
半金属状態となる。
FIG. 1 is a diagram illustrating the principle of the present invention, and FIG.
FIG. 4 is a band diagram of a second type heterojunction made of GaSb / InAs (gallium antimony / indium arsenide). In this figure, since the valence band of GaSb is energetically higher than the conduction band of InAs, a two-dimensional electron gas (2DEG) and a two-dimensional hole gas (2DHG) are generated at the hetero interface, resulting in a semimetal state. .

しかしこの状態よりさらに、ヘテロ界面に上記半導体
材料と格子定数が近く、バンドキャップの大きい第三の
半導体層を挿入すると、静電ポテンシャルがその層で吸
収されるため、第1図(b)に示すように適宜GaSbの価
電子帯とInAsの伝導帯のエネルギー・レベルを相対的に
可変にすることが可能である。従ってGaSbをn型にドー
プし、さらに第三の半導体の膜厚を適切に選ぶことによ
り、2次元電子のみを生成でき、また閾値の制御も自由
にできる。
However, when a third semiconductor layer having a large bandgap and having a lattice constant close to that of the semiconductor material is inserted into the hetero interface at the hetero interface, the electrostatic potential is absorbed by the third semiconductor layer. As shown, the energy levels of the valence band of GaSb and the conduction band of InAs can be made relatively variable as appropriate. Therefore, by doping GaSb into n-type and further appropriately selecting the thickness of the third semiconductor, only two-dimensional electrons can be generated, and the threshold can be freely controlled.

本発明では、上述の如くInAs系材料への電子供給の方
法として、n型GaSb(またはGaAsを含む)とヘテロ界面
に挿入する第三の半導体により、2次元電子のみを生成
することができ、かつ第三の半導体の膜厚を変えること
により、閾値の制御も可能なn型の超高速HEMTを実現で
きる。さらに電子供給層がGaSb(またはGaAsを含む)層
であるため、従来より懸念されるDXセンターの問題が見
られないのが特徴である。
In the present invention, as described above, as a method of supplying electrons to the InAs-based material, only two-dimensional electrons can be generated by n-type GaSb (or GaAs) and a third semiconductor inserted at a hetero interface. Further, by changing the thickness of the third semiconductor, an n-type ultra-high-speed HEMT capable of controlling the threshold value can be realized. Furthermore, since the electron supply layer is a GaSb (or GaAs-containing) layer, there is no DX center problem that has been a concern in the past.

なお、特許請求の範囲にいうInAsを含むチャネル層に
は、上記InAsばかりでなく、InSbを含むものでもよく、
また、GaSbを含む電子供給層には、上記GaSbばかりでな
く、GaAsを含むものであってもよい。さらに、AlSbを含
む中間層には、AlSbの他に、例えばAlAsまたはGaAsを含
む材料であってもよい。
In addition, the channel layer containing InAs referred to in the claims may include not only InAs but also InSb,
Further, the electron supply layer containing GaSb may contain not only GaSb but also GaAs. Further, the intermediate layer containing AlSb may be made of a material containing, for example, AlAs or GaAs in addition to AlSb.

以下、上記基本原理に基づいて実施例を説明する。第
2、3図は本発明に係る半導体装置の第1実施例を示す
図であり、第二種のヘテロ結合系としてInAsとGaSbを用
いた例である。第2図において、1はHEMT(半導体装
置)であり、HEMT1はGaSbからなる半絶縁性基板2と、
膜厚が0.5μmでi−AlSb(真性半導体−アルミニウム
・アンチモン)からなるバッファ層3と、第二種のヘテ
ロ接合系4として膜厚が30nmでi−InAs(真性半導体−
インジウム・ヒ素)からなるチャネル層5、および膜厚
50nmでTe当(テルル)を2×1018cm-3ドープしたn−Ga
Sb(n型ガリウム・アンチモン)からなる電子供給層6
と、チャネル層5と電子供給層6の間に中間層として導
入された膜厚10nmでi−AlSbからなる第三の半導体層7
と、膜厚10nmでi−AlSbからなる半導体層8と、膜厚5n
mでi−GaSbからなる半導体層(コンタクト層)9と、A
lからなるゲート電極10と、AuSn(アルミニウム・ス
ズ)からなるソース・ドレイン電極11、12と、により構
成されている。ここで、第三の半導体層7は、i−InAs
からなるチャネル層5とn−GaSbからなる電子供給層6
とのヘテロ接合系4においてできる半金属的な2次元電
子と2次元ホールの同時生成を抑制するために挿入され
たものであり、InAsおよびGaSbと格子定数が近くバンド
ギャップの大きい半導体層である。第三の半導体層7を
挿入すると、静電ポテンシャルがその層で吸収されるた
め、第3図に示すように適宜n−GaSbの価電子帯とi−
InAsの伝導帯のエネルギー・レベルを相対的に可変する
ことが可能である。従ってGaSbをn型にドープし、さら
に第三の半導体層の膜厚を適切に選ぶことにより、2次
元電子のみを生成でき、また閾値の制御も可能なn型の
超高速HEMT1を実現できる。さらに電子供給層がGaSb
(またはGaAsを含む)層であるため、従来より懸念され
るDXセンターの問題は発生しない。
Hereinafter, embodiments will be described based on the above basic principle. 2 and 3 are views showing a first embodiment of the semiconductor device according to the present invention, in which InAs and GaSb are used as a second type of hetero-coupling system. In FIG. 2, reference numeral 1 denotes a HEMT (semiconductor device), and HEMT 1 is a semi-insulating substrate 2 made of GaSb;
A buffer layer 3 made of i-AlSb (intrinsic semiconductor-aluminum / antimony) having a thickness of 0.5 μm, and a 30 nm-thick i-InAs (intrinsic semiconductor)
Channel layer 5 made of indium / arsenic) and film thickness
N-Ga doped with 2 × 10 18 cm -3 of Te equivalent (tellurium) at 50 nm
Electron supply layer 6 made of Sb (n-type gallium / antimony)
And a third semiconductor layer 7 of i-AlSb having a thickness of 10 nm introduced as an intermediate layer between the channel layer 5 and the electron supply layer 6.
A semiconductor layer 8 of i-AlSb with a thickness of 10 nm, and a thickness of 5 n
m, a semiconductor layer (contact layer) 9 made of i-GaSb;
and a source / drain electrode 11 and 12 made of AuSn (aluminum tin). Here, the third semiconductor layer 7 is made of i-InAs
Channel layer 5 made of n-type and electron supply layer 6 made of n-GaSb
It is inserted to suppress the simultaneous generation of semi-metallic two-dimensional electrons and two-dimensional holes formed in the heterojunction system 4 with InAs and GaSb. . When the third semiconductor layer 7 is inserted, the electrostatic potential is absorbed by that layer, so that the n-GaSb valence band and the i-
It is possible to relatively vary the energy level of the conduction band of InAs. Therefore, by doping GaSb into n-type and appropriately selecting the thickness of the third semiconductor layer, an n-type ultra-high-speed HEMT 1 capable of generating only two-dimensional electrons and capable of controlling the threshold value can be realized. Furthermore, the electron supply layer is GaSb
Since it is a layer (or contains GaAs), the problem of the DX center, which has been a concern in the past, does not occur.

以上説明したように、本実施例によればInAsをチャネ
ルとするHEMT素子に対して、第二種のヘテロ接合系にお
いて見られる半金属的特徴を抑制でき、かつ第三の半導
体層7の膜厚により閾値を容易に制御できる。さらにDX
センターのないn型のHETMT素子1が実現できることに
なることから、超高速素子への発展に寄与するところが
大きい。
As described above, according to the present embodiment, the semi-metallic feature observed in the second type heterojunction system can be suppressed for the HEMT device using InAs as a channel, and the film thickness of the third semiconductor layer 7 can be reduced. The threshold can be easily controlled by the thickness. Further DX
Since an n-type HETMT device 1 without a center can be realized, it greatly contributes to the development to an ultra-high-speed device.

第4図は本発明に係る半導体装置の第2実施例を示す
図であり、第二種のヘテロ結合系としてInAsSbとGaSbAs
を用いた例である。第4図において、21はHEMT(半導体
装置)であり、HEMT21はGaSbからなる半絶縁性基板22
と、i−AlSb0.88As0.12からなるバッファ層23と、第二
種のヘテロ接合系24としてi−InAs0.95Sb0.05からなる
アンドドープのチャネル層25およびTeを2×1018cm-3
ープしたn−GaSb0.96As0.04からなる電子供給層26と、
チャネル層25と電子供給層26の間に中間層として導入さ
れたi−Al0.8Ga0.2As0.1Sb0.9からなる第三の半導体層
27と、i−AlSb0.88As0.12からなる半導体層28と、i−
GaSb0.96As0.04からなる半導体層(コンタクト層)29
と、Alからなるゲート電極30と、AuTe/Auからなるソー
ス・ドレイン電極31、32と、により構成されている。
FIG. 4 is a view showing a second embodiment of the semiconductor device according to the present invention, wherein InAsSb and GaSbAs are used as a second kind of hetero-coupled system.
This is an example using. In FIG. 4, reference numeral 21 denotes a HEMT (semiconductor device), and the HEMT 21 is a semi-insulating substrate 22 made of GaSb.
A buffer layer 23 made of i-AlSb 0.88 As 0.12, and a second type heterojunction system 24 doped with an and-doped channel layer 25 made of i-InAs 0.95 Sb 0.05 and Te at 2 × 10 18 cm −3 . an electron supply layer 26 made of n-GaSb 0.96 As 0.04 ;
Third semiconductor layer made of i-Al 0.8 Ga 0.2 As 0.1 Sb 0.9 introduced as an intermediate layer between the channel layer 25 and the electron supply layer 26
27, a semiconductor layer 28 of i-AlSb 0.88 As 0.12 ,
Semiconductor layer (contact layer) made of GaSb 0.96 As 0.04 29
And a gate electrode 30 made of Al, and source / drain electrodes 31 and 32 made of AuTe / Au.

本実施例の電子供給層26の半導体材料は、n−GaSbAs
であり、第三の半導体層27の半導体材料は、i(または
軽くドープしたもの)−AlGaAs、チャネル層25はInSbAs
である。したがって、本実施例であっても第1実施例と
同様の効果を得ることができる。
The semiconductor material of the electron supply layer 26 of the present embodiment is n-GaSbAs
The semiconductor material of the third semiconductor layer 27 is i (or lightly doped) -AlGaAs, and the channel layer 25 is InSbAs
It is. Therefore, even in the present embodiment, the same effect as in the first embodiment can be obtained.

〔発明の効果〕〔The invention's effect〕

本発明によれば、第二種のヘテロ接合系のヘテロ界面
に適当な膜厚の第三の半導体を導入することにより、2
次元ホールガスの生成を抑制して2次元電子のみを発生
させることができ、かつ閾値も制御可能にして、容易に
InAs系材料からなる伝導チャネルへ電子を供給すること
ができる。その結果、DXセンターのないエピ構成による
InAs系の超高速HEMTを実現することができる。
According to the present invention, by introducing a third semiconductor having an appropriate thickness into the heterointerface of the second type heterojunction system,
The generation of two-dimensional electrons can be generated by suppressing the generation of two-dimensional hole gas, and the threshold value can be controlled, making it easy
Electrons can be supplied to the conduction channel made of InAs-based material. As a result, due to epi configuration without DX center
InAs-based ultra-high-speed HEMT can be realized.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の原理説明図、 第2、3図は本発明に係る半導体装置の第1実施例を示
す図であり、 第2図はその構成を示す断面図、 第3図はそのバンド図、 第4図は本発明に係る半導体装置の第2実施例を示すそ
の構造を示す断面図である。 1、21……HEMT(半導体装置)、 2、22……半絶縁性基板、 3、23……バッファ層、 4、24……第二種のヘテロ接合系、 5、25……チャネル層(InAsを含むチャネル層)、 6、26……チャネル層(GaSbを含み、不純物がドープさ
れた電子供給層)、 7、27……第三の半導体層(AlSbを含む中間層)、 8、28……半導体層、 10、30……ショットキーゲート電極、 11〜12、31〜32……ソース・ドレイン電極、 2DEG……2次元電子ガス、 2DHG……2次元ホールガス。
FIG. 1 is a view for explaining the principle of the present invention, FIGS. 2 and 3 are views showing a first embodiment of a semiconductor device according to the present invention, FIG. 2 is a sectional view showing the structure thereof, and FIG. FIG. 4 is a sectional view showing the structure of a second embodiment of the semiconductor device according to the present invention. 1, 21 HEMT (semiconductor device), 2, 22 semi-insulating substrate, 3, 23 buffer layer, 4, 24 second-type heterojunction system, 5, 25 channel layer ( Channel layer containing InAs), 6, 26 channel layer (electron supply layer containing GaSb and doped with impurities) 7, 27 ... third semiconductor layer (intermediate layer containing AlSb), 8, 28 ... Semiconductor layer, 10, 30 ... Schottky gate electrode, 11-12, 31-32 ... Source / drain electrode, 2DEG ... 2D electron gas, 2DHG ... 2D hole gas.

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 21/337-21/338 H01L 27/095 H01L 27/098 H01L 29/775-29/778 H01L 29/80-29 / 812

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】InAsを含むチャネル層と、 GaSbを含み、不純物がドープされた電子供給層と、 前記チャネル層と前記電子供給層との間に設けられ、Al
Sbを含む中間層と、を有し、 前記チャネル層と前記中間層の界面部において、2次元
正孔ガスの生成が抑制され、2次元電子ガスが生成され
るように構成されていることを特徴とする半導体装置。
A channel layer containing InAs; an electron supply layer containing GaSb and doped with an impurity; and an Al supply layer provided between the channel layer and the electron supply layer.
An intermediate layer containing Sb, wherein at an interface between the channel layer and the intermediate layer, generation of two-dimensional hole gas is suppressed and two-dimensional electron gas is generated. Characteristic semiconductor device.
JP1068337A 1989-03-20 1989-03-20 Semiconductor device Expired - Lifetime JP2796113B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1068337A JP2796113B2 (en) 1989-03-20 1989-03-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1068337A JP2796113B2 (en) 1989-03-20 1989-03-20 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH02246342A JPH02246342A (en) 1990-10-02
JP2796113B2 true JP2796113B2 (en) 1998-09-10

Family

ID=13370928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1068337A Expired - Lifetime JP2796113B2 (en) 1989-03-20 1989-03-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2796113B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822547B2 (en) * 1990-03-06 1998-11-11 富士通株式会社 High electron mobility transistor
US7429747B2 (en) * 2006-11-16 2008-09-30 Intel Corporation Sb-based CMOS devices
JP5526353B2 (en) * 2007-08-03 2014-06-18 旭化成エレクトロニクス株式会社 High electron mobility transistor
JP6233090B2 (en) 2014-02-21 2017-11-22 富士通株式会社 Semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605572A (en) * 1983-06-24 1985-01-12 Agency Of Ind Science & Technol Manufacture of high speed semiconductor device

Also Published As

Publication number Publication date
JPH02246342A (en) 1990-10-02

Similar Documents

Publication Publication Date Title
JP2822547B2 (en) High electron mobility transistor
US4727403A (en) Double heterojunction semiconductor device with injector
JPH07101739B2 (en) Semiconductor device
JP2500063B2 (en) Field effect transistor
EP0477515A1 (en) Heterojunction field effect transistor with monolayer in channel region
JPS6342864B2 (en)
JPH0783107B2 (en) Field effect transistor
JPH0831596B2 (en) Semiconductor device
US4903091A (en) Heterojunction transistor having bipolar characteristics
JP2796113B2 (en) Semiconductor device
JPH088353B2 (en) Two-dimensional heterojunction device
EP0136108B1 (en) Heterojunction semiconductor device
JPH0312769B2 (en)
JPS63288061A (en) Semiconductor negative resistance element
JPH0654786B2 (en) Heterojunction semiconductor device
JPS59184573A (en) Field effect transistor
JP3141838B2 (en) Field effect transistor
US5698868A (en) High-speed heterojunction transistor
JP2567730B2 (en) Heterojunction field effect transistor
JPH0230182B2 (en) HANDOTAISOCHI
JPH0260225B2 (en)
JPH0620142B2 (en) Semiconductor device
JPH0541355A (en) Modulation semiconductor material and semiconductor device using same
JP2917530B2 (en) Semiconductor device
JPH0311108B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11