JP2009038307A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2009038307A
JP2009038307A JP2007203369A JP2007203369A JP2009038307A JP 2009038307 A JP2009038307 A JP 2009038307A JP 2007203369 A JP2007203369 A JP 2007203369A JP 2007203369 A JP2007203369 A JP 2007203369A JP 2009038307 A JP2009038307 A JP 2009038307A
Authority
JP
Japan
Prior art keywords
layer
electron
doped
semiconductor device
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007203369A
Other languages
Japanese (ja)
Other versions
JP5526353B2 (en
Inventor
Hirotaka Toga
寛崇 外賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2007203369A priority Critical patent/JP5526353B2/en
Publication of JP2009038307A publication Critical patent/JP2009038307A/en
Application granted granted Critical
Publication of JP5526353B2 publication Critical patent/JP5526353B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hall/Mr Elements (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device such as a high electron mobility transistor and a magnetic sensor, etc., acting as an amplifying element for transmission and reception for satellite broadcast or as a high-speed data transfer element, and a method for manufacturing it. <P>SOLUTION: This device includes a substrate 1, a first Al<SB>y</SB>Ga<SB>1-y</SB>As<SB>z</SB>Sb<SB>1-z</SB>layer (0≤y≤1, 0≤z<1) 2 provided on the substrate 1, an In<SB>x</SB>Ga<SB>1-x</SB>As layer (0≤x≤1) 3 acting as an electron transit layer provided on the first Al<SB>y</SB>Ga<SB>1-y</SB>As<SB>z</SB>Sb<SB>1-z</SB>layer 2, and a second Al<SB>y</SB>Ga<SB>1-y</SB>As<SB>z</SB>Sb<SB>1-z</SB>layer (0≤y≤1, 0≤z<1) 4 provided on the In<SB>x</SB>Ga<SB>1-x</SB>As layer 3. One or both of the first Al<SB>y</SB>Ga<SB>1-y</SB>As<SB>z</SB>Sb<SB>1-z</SB>layer 2 and the second Al<SB>y</SB>Ga<SB>1-y</SB>As<SB>z</SB>Sb<SB>1-z</SB>layer 4 are doped with Sn, and act as an electron supplying layer to the In<SB>x</SB>Ga<SB>1-x</SB>As electron transit layer 3. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体デバイス及びその製造方法に関し、より詳細には、衛星放送用の送受信用増幅素子や高速データ転送用素子として好適な高電子移動度トランジスタ(High Electron Mobility Transistor;以下、HEMTと略記する)や高感度な磁気センサなどの半導体デバイス及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more specifically, a high electron mobility transistor (hereinafter abbreviated as HEMT) suitable as a transmission / reception amplifying element for satellite broadcasting or a high-speed data transfer element. And a manufacturing method thereof.

衛星放送の送受信用増幅素子等に代表されるGHz帯の高周波素子として、HEMTが知られている。代表的なものには、GaAs基板上のGaAs層やInP基板上のIn0.53Ga0.47As層を電子走行層として用いたものなどがあり、これらはいずれも、GaAsとAlGaAs、InGaAsとInAlAsのヘテロ構造界面に蓄積する2次元電子ガス層を利用したものである。 A HEMT is known as a high-frequency element in the GHz band typified by a transmission / reception amplifying element for satellite broadcasting. Typical examples include those in which a GaAs layer on a GaAs substrate or an In 0.53 Ga 0.47 As layer on an InP substrate is used as an electron transit layer, all of which are heterogeneous of GaAs and AlGaAs, InGaAs and InAlAs. It utilizes a two-dimensional electron gas layer that accumulates at the structure interface.

しかし、これらの素子によって、十数GHz帯の電波の送受信が可能な素子を得るためには、0.2μm以下の極めて短いゲート長を有するHEMTが必要になる。このような長さのゲート電極を形成するには、光リソグラフイーが用いられることもあるが、高度の技術が必要になり、安定的に生産するのは容易ではない。しかもゲート長を短くすると、ゲート抵抗の増大によるノイズの増大、さらにはゲインの低下などの原因にもなるなどトランジスタの特性としても問題が生じてくる。   However, a HEMT having an extremely short gate length of 0.2 μm or less is required to obtain an element capable of transmitting and receiving radio waves in the tens of GHz band by these elements. In order to form a gate electrode having such a length, optical lithography may be used. However, advanced technology is required, and stable production is not easy. In addition, if the gate length is shortened, there is a problem in transistor characteristics such as an increase in noise due to an increase in gate resistance and a decrease in gain.

このため、微細化技術が容易で、量産性があり、かつ、従来以上に高い周波数帯に対応できる新しい構造の高周波素子が求められている。つまり、電子走行層の電子の走行速度が速く、比較的長いゲート長でも高い周波数帯に対応できる高周波素子が好ましい。さらに、このような高周波素子において、ゲート長の0.2μm以下、あるいは0.1μm以下までの一層の微細化を行なえば、更に高周波帯であるミリ波帯などへの応用も期待できるため、幅広い分野への応用が可能になる。   Therefore, there is a demand for a high-frequency device having a new structure that can be easily miniaturized, is mass-productive, and can handle a higher frequency band than before. That is, a high-frequency element that has a high electron traveling speed in the electron traveling layer and can cope with a high frequency band even with a relatively long gate length is preferable. Furthermore, in such a high-frequency device, if the gate length is further reduced to 0.2 μm or less, or 0.1 μm or less, application to the millimeter wave band, which is a high-frequency band, can be expected. Application to the field becomes possible.

これらの要求に応えるため、GaAsやIn0.53Ga0.47Asに対して、電子移動度と飽和速度が圧倒的に大きいInAsや高In濃度のInxGa1-xAsの良質な薄膜を、HEMTの電子走行層に用いる研究が行なわれている。電子移動度が高いという特徴は、ホール素子、磁気抵抗素子といった磁気センサにおいては高感度のセンサを実現するために重要な特性であり、磁気センサへの応用の点でも同様である。InAsや高In濃度のInxGa1-xAsの高い電子移動度と飽和速度は、GaAsやIn0.53Ga0.47Asを電子走行層として用いたHEMTに比べて長いゲート長を有するHEMTでも、十数GHz帯あるいは、さらに高い周波数帯に対応する高周波素子を実現できる可能性を有している。 In order to meet these demands, high - quality thin films of InAs and high In concentration In x Ga 1-x As, which have an overwhelmingly high electron mobility and saturation speed, are used for GaAs and In 0.53 Ga 0.47 As. Research for use in the electronic travel layer is being conducted. The feature of high electron mobility is an important characteristic for realizing a highly sensitive sensor in a magnetic sensor such as a Hall element and a magnetoresistive element, and the same applies to the application to a magnetic sensor. The high electron mobility and saturation speed of InAs and In x Ga 1-x As with a high In concentration are sufficient even in a HEMT having a longer gate length than a HEMT using GaAs or In 0.53 Ga 0.47 As as an electron transit layer. There is a possibility of realizing a high-frequency device corresponding to several GHz band or higher frequency band.

しかし、InAsや高In濃度のInxGa1-xAs系HEMTを実現する上では、電子供給層が如何なる材料であるかが重要な問題である。すなわち、電子供給層の伝導帯とチャネルの伝導帯との不連続の値が電子走行層へ電子を閉じ込めるために十分な大きさを持ち、電子濃度の値も適切で、かつ電子走行層であるInAsや高In濃度のInxGa1-xAsと結晶的にうまく整合がとれる材料である必要がある。 However, in realizing In x Ga 1-x As based HEMT of InAs and high In concentration are either electron supply layer is any material is an important issue. That is, the discontinuous value between the conduction band of the electron supply layer and the conduction band of the channel is large enough to confine electrons in the electron transit layer, the electron concentration value is appropriate, and the electron transit layer. It is necessary to be a material that can be well matched with InAs or high In concentration In x Ga 1-x As.

例えば、特許文献1によると、InAsと異なる格子定数をもつ汎用性のGaAs基板上に、InAsと実質的に格子整合するAlGaAsSb層、電子走行層としてのInAs層、さらにInAsと実質的に格子整合するAlGaAsSb層を順次積層する構造をとることで、優れた高周波特性を有する電界効果トランジスタ(Field effect transistor;以下、FETと略記する)を実現している。   For example, according to Patent Document 1, on a general-purpose GaAs substrate having a lattice constant different from InAs, an AlGaAsSb layer substantially lattice-matched with InAs, an InAs layer as an electron transit layer, and further lattice-matched substantially with InAs A field effect transistor (hereinafter abbreviated as FET) having excellent high-frequency characteristics is realized by adopting a structure in which AlGaAsSb layers to be stacked are sequentially laminated.

ここでは、層中で発生した電子のみをキャリアとするInAs層が電子走行層として用いられており、意図的なドーピングによる電子供給は行われていない。これらのキャリアは意図せずにドープされたAlGaAsSb中のドナー不純物や、AlGaAsSbとInAsとの界面から供給されているものである。更に低いオン抵抗(大きい相互コンダクタンス)のHEMTを得るためには、InAs層のシート抵抗を下げなければならず、更に電子濃度を大きくする必要がある。つまり、InAs電子走行層の電子移動度を低下させずに、電子濃度を大きくする技術が必須となっている。このような技術の確立は、高感度で温度特性が良好な磁気センサを作成する上でも極めて重要な課題となっている。   Here, an InAs layer using only electrons generated in the layer as carriers is used as the electron transit layer, and no electron supply by intentional doping is performed. These carriers are supplied from an unintentionally doped donor impurity in AlGaAsSb or from the interface between AlGaAsSb and InAs. In order to obtain a HEMT having a lower on-resistance (large transconductance), the sheet resistance of the InAs layer must be lowered, and the electron concentration must be further increased. That is, a technique for increasing the electron concentration without reducing the electron mobility of the InAs electron transit layer is essential. Establishing such a technology is an extremely important issue in creating a magnetic sensor with high sensitivity and good temperature characteristics.

まず、InAsや高In濃度のInxGa1-xAs電子走行層の電子濃度を大きくする方法として、InAsや高In濃度のInxGa1-xAs電子走行層に直接ドナー不純物をドープする方法がある。ドナー不純物は、ドナー原子として作用するものなら何でも良く、例えば、Te、Se、S、Si、Snなどが挙げられる。しかし、この場合、ドナー不純物は、InAsや高In濃度のInxGa1-xAs層中で不純物散乱源となり、電子移動度は低下してしまう。 First, as a method for increasing the electron concentration of the In x Ga 1-x As electron transit layer of InAs or high In concentration and In x Ga 1-x As doped directly donor impurities in the electron transit layer of InAs or high In concentration There is a way. Any donor impurity may be used as long as it acts as a donor atom, and examples thereof include Te, Se, S, Si, and Sn. However, in this case, the donor impurity becomes an impurity scattering source in the InAs or high In concentration In x Ga 1-x As layer, and the electron mobility is lowered.

InAsや高In濃度のInxGa1-xAs電子走行層の電子濃度を大きくするもう一つの方法として、変調ドープを用いる方法がある。この構造ではInAsや高In濃度のInxGa1-xAs電子走行層にはドナー不純物はドープされておらず、AlGaAsSb層のみにドナー不純物がドープされている。このときInAsや高In濃度のInxGa1-xAsとAlGaAsSbとの伝導帯の不連続性のためにヘテロ界面のInAsや高In濃度のInxGa1-xAs側に電子の蓄積が起こる。 As another method for increasing the electron concentration of the InAs or high In concentration In x Ga 1-x As electron transit layer, there is a method using modulation doping. In this structure, the InAs or high In concentration In x Ga 1-x As electron transit layer is not doped with donor impurities, and only the AlGaAsSb layer is doped with donor impurities. At this time, due to the discontinuity of the conduction band of InAs or high In concentration In x Ga 1-x As and AlGaAsSb, electrons accumulate on the side of InAs at the heterointerface or high In concentration In x Ga 1-x As. Occur.

すなわち、InAsや高In濃度のInxGa1-xAsの電子親和度が大きいためAlGaAsSb層内のドナー不純物により供給された電子がInAsや高In濃度のInxGa1-xAs側に引きつけられて2次元電子ガス層を形成する。InAsや高In濃度のInxGa1-xAs層にはドナー不純物はドープされていないため、不純物散乱の影響もなく高い電子移動度を得ることができる。ここでドナー不純物がドープされる位置は、AlGaAsSb層の厚さ方向に均一でも良く、分布があっても良い。例えば、AlGaAsSb層にドナー不純物がデルタドープされていても良い。 That is, since the electron affinity of InAs or high In concentration In x Ga 1-x As is large, electrons supplied by donor impurities in the AlGaAsSb layer are attracted to the InAs or high In concentration In x Ga 1-x As side. To form a two-dimensional electron gas layer. Since InAs and high In concentration In x Ga 1-x As layers are not doped with donor impurities, high electron mobility can be obtained without the influence of impurity scattering. Here, the position where the donor impurity is doped may be uniform or distributed in the thickness direction of the AlGaAsSb layer. For example, the AlGaAsSb layer may be delta-doped with donor impurities.

III−V族化合物半導体のn型ドーパントとしては、一般にTe、Se、S、Sn、Siなどが知られているが、なかでもIV族元素Siが最も広く使われている。Siは蒸気圧が低いので、標準の分子線エピタキシー(以下、MBEと略記する)プロセスにおいて使用されるフラックスソースの温度範囲において、その制御が容易なためである。   Te, Se, S, Sn, Si, etc. are generally known as n-type dopants for III-V compound semiconductors. Among them, the IV group element Si is most widely used. This is because Si has a low vapor pressure and can be easily controlled in the temperature range of a flux source used in a standard molecular beam epitaxy (hereinafter abbreviated as MBE) process.

しかしながら、AlSbやGaSbなどのアンチモン化合物中においては、Siはアクセプタ不純物として働く(例えば、非特許文献1参照)ことが明らかになってきている。更に、AlSbとGaSbとの混晶であるAlGaSbや、InAsあるいは高In濃度のInxGa1-xAsと格子定数の近いAlGaAsSbにおいても、Siはアクセプタ不純物であり、AlGaAsSbの電子供給層を形成することができない。 However, in antimony compounds such as AlSb and GaSb, it has become clear that Si acts as an acceptor impurity (see, for example, Non-Patent Document 1). Furthermore, even in AlGaSb, which is a mixed crystal of AlSb and GaSb, and in AlGaAsSb, which has a lattice constant close to that of InAs or high In concentration In x Ga 1-x As, Si is an acceptor impurity and forms an electron supply layer of AlGaAsSb. Can not do it.

そのため、AlGaAsSb層へのドナー不純物としては、AlSbやGaSbなどのアンチモン化合物中においても、ドナー不純物として十分に働くVI族元素であるTeなどが用いられる(例えば、非特許文献1参照)。しかしながら、Teは蒸気圧が非常に高いため、標準のMBEプロセスにおいて使用されるフラックスソースの温度範囲が非常に低く、ドーピング量を急激に変えることが難しく、その制御が容易ではない。更に、Teは蒸気圧が非常に高いため、MBE装置内に非常に残留しやすくなる。この残留物はMBE装置を汚染し、そして、同装置を用いた後プロセスのp型プロセスの妨げにもなり、工業上好ましくない。   Therefore, as a donor impurity to the AlGaAsSb layer, Te, which is a VI group element that works sufficiently as a donor impurity even in an antimony compound such as AlSb or GaSb, is used (for example, see Non-Patent Document 1). However, since Te has a very high vapor pressure, the temperature range of the flux source used in the standard MBE process is very low, it is difficult to change the doping amount rapidly, and its control is not easy. Furthermore, since Te has a very high vapor pressure, it is very likely to remain in the MBE apparatus. This residue contaminates the MBE apparatus and hinders the p-type process of the subsequent process using the apparatus, which is not industrially preferable.

従って、AlGaAsSb層へのドナー不純物としては、取り扱いが容易なIV族元素を用いることが好ましい。Siと同じくIV族元素であるSnも比較的蒸気圧が低く、取り扱いやすいドーパント材料である。非特許文献1によると、SnもAlSbやGaSbなどのアンチモン化合物中においてアクセプタ不純物として働く旨の記述がある。しかし、実際にAlGaAsSb層にSnをドープした場合、InAs電子走行層への電子供給層として働くかは明らかではなかった。このため、InAsや高In濃度のInxGa1-xAs電子走行層に対し、電子供給層として機能するAlGaAsSb層を用いたHEMT、もしくは磁気センサは実現できなかった。 Therefore, it is preferable to use a group IV element that is easy to handle as a donor impurity for the AlGaAsSb layer. Sn, which is an IV group element like Si, is a dopant material that has a relatively low vapor pressure and is easy to handle. Non-Patent Document 1 describes that Sn also acts as an acceptor impurity in antimony compounds such as AlSb and GaSb. However, when Sn is actually doped into the AlGaAsSb layer, it is not clear whether it functions as an electron supply layer to the InAs electron transit layer. For this reason, a HEMT or magnetic sensor using an AlGaAsSb layer functioning as an electron supply layer cannot be realized for an InAs or high In concentration In x Ga 1-x As electron transit layer.

特開平5−90301号公報(特許3200142号公報)Japanese Patent Laid-Open No. 5-90301 (Japanese Patent No. 3200142) Physica E20 (2004) 196−203, Herbert Kroemer, UCSBPhysica E20 (2004) 196-203, Herbert Kroemer, UCSB

上述したように、蒸気圧が低いIV族元素をドナー不純物として用いることで、InAsや高In濃度のInxGa1-xAs電子走行層の電子濃度を、MBE装置を汚染することなく精度良く容易に制御し、かつInAsや高In濃度のInxGa1-xAs電子走行層の電子移動度を低下させずに、電子濃度を大きくする技術は確立されていなかった。 As described above, by using a group IV element having a low vapor pressure as a donor impurity, the electron concentration of the InAs or high In concentration In x Ga 1-x As electron transit layer can be accurately adjusted without contaminating the MBE device. A technique for easily increasing the electron concentration without reducing the electron mobility of the InAs or high In concentration In x Ga 1-x As electron transit layer has not been established.

本発明は、このような状況に鑑みてなされたもので、その目的とするところは、蒸気圧が低いIV族元素Snをドナー不純物として用いることで、InAsや高In濃度のInxGa1-xAsチャネル層の電子濃度を、MBE装置を汚染することなく精度良く容易に制御し、かつInAsや高In濃度のInxGa1-xAs電子走行層の電子移動度を低下させずに、電子濃度を大きくする技術を確立することで、優れた高周波特性を有するHEMTや高感度な磁気センサなどの半導体デバイス及びその製造方法を提供することにある。 The present invention has been made in view of such a situation, and an object of the present invention is to use InAs or high In concentration In x Ga 1− as a donor impurity by using a group IV element Sn having a low vapor pressure as a donor impurity. The electron concentration of the x As channel layer can be easily and accurately controlled without contaminating the MBE device, and without reducing the electron mobility of the In As or high In concentration In x Ga 1-x As electron transit layer. By establishing a technique for increasing the electron concentration, an object is to provide a semiconductor device such as a HEMT or a high-sensitivity magnetic sensor having excellent high-frequency characteristics, and a manufacturing method thereof.

本発明は、このような目的を達成するために、請求項1に記載の発明は、InxGa1-xAs層(0≦x≦1)とAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、少なくとも1層以上の前記AlyGa1-yAszSb1-z層にはSnがドープされており、電子走行層である前記InxGa1-xAs層への電子供給層となっていることを特徴とする。 In order to achieve such an object, the present invention provides an In x Ga 1-x As layer (0 ≦ x ≦ 1) and an Al y Ga 1-y As z Sb 1- A semiconductor device having at least one heterojunction with a z layer (0 ≦ y ≦ 1, 0 ≦ z <1), wherein at least one of the Al y Ga 1-y As z Sb 1-z layers Is doped with Sn and serves as an electron supply layer to the In x Ga 1-x As layer, which is an electron transit layer.

また、請求項2に記載の発明は、請求項1に記載の発明において、前記AlyGa1-yAszSb1-z層中には、SnがドープされたAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)が設けられていることを特徴とする。 The invention according to claim 2 is the invention according to claim 1, wherein the Al y Ga 1-y As z Sb 1-z layer is doped with Sn doped Al y Ga 1-y As. A z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1) is provided.

また、請求項3に記載の発明は、請求項1に記載の発明において、前記AlyGa1-yAszSb1-z層中には、Snのデルタドープ層が設けられていることを特徴とする。 The invention according to claim 3 is the invention according to claim 1, wherein a Sn delta-doped layer is provided in the Al y Ga 1-y As z Sb 1-z layer. And

また、請求項4に記載の発明は、InxGa1-xAs層(0≦x≦1)とAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、基板と、該基板上に設けられた第1のAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)と、該第1のAlyGa1-yAszSb1-z層の上に設けられた電子走行層としてのInxGa1-xAs層(0≦x≦1)と、該InxGa1-xAs層の上に設けられた第2のAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)とを備え、前記第1又は第2のAlyGa1-yAszSb1-z層のうち、少なくとも一方のAlyGa1-yAszSb1-z層にはSnがドープされており、前記InxGa1-xAs層への電子供給層となっていることを特徴とする。 The invention described in claim 4 is directed to an In x Ga 1-x As layer (0 ≦ x ≦ 1) and an Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z). <1) A semiconductor device having at least one heterojunction with a substrate and a first Al y Ga 1 -y As z Sb 1 -z layer (0 ≦ y ≦ 1) provided on the substrate , 0 ≦ z <1) and an In x Ga 1-x As layer (0 ≦ x ≦) as an electron transit layer provided on the first Al y Ga 1-y As z Sb 1-z layer. 1) and a second Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1) provided on the In x Ga 1-x As layer comprising, one of the first or second Al y Ga 1-y As z Sb 1-z layer, and at least one of Al y Ga 1-y As z Sb 1-z in layer Sn is doped, it has become a donor layer to said in x Ga 1-x as layer And features.

また、請求項5に記載の発明は、請求項4に記載の発明において、前記AlyGa1-yAszSb1-z層中には、SnがドープされたAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)が設けられていることを特徴とする。 The invention according to claim 5 is the invention according to claim 4, wherein the Al y Ga 1-y As z Sb 1-z layer is doped with Sn-doped Al y Ga 1-y As. A z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1) is provided.

また、請求項6に記載の発明は、請求項4に記載の発明において、前記AlyGa1-yAszSb1-z層中には、Snのデルタドープ層が設けられていることを特徴とする。 The invention according to claim 6 is the invention according to claim 4, wherein a Sn delta-doped layer is provided in the Al y Ga 1-y As z Sb 1-z layer. And

また、請求項7に記載の発明は、請求項2又は5に記載の発明において、前記InxGa1-xAsと前記SnがドープされたAlyGa1-yAszSb1-z層との間にある、Snがドープされていない前記AlyGa1-yAszSb1-z層の膜厚は、2.5nm以上20nm以下であることを特徴とする。 The invention according to claim 7 is the invention according to claim 2 or 5, wherein the In x Ga 1-x As and the Sn doped Al y Ga 1-y As z Sb 1-z layer. The thickness of the Al y Ga 1 -y As z Sb 1 -z layer that is not doped with Sn is between 2.5 nm and 20 nm.

また、請求項8に記載の発明は、請求項3又は6に記載の発明において、前記InxGa1-xAsと前記デルタドープ層との間にある、Snがドープされていない前記AlyGa1-yAszSb1-z層の膜厚は、2.5nm以上20nm以下であることを特徴とする。 The invention according to claim 8 is the invention according to claim 3 or 6, wherein the Al y Ga not doped with Sn, which is between the In x Ga 1-x As and the delta doped layer. The 1-y As z Sb 1-z layer has a thickness of 2.5 nm to 20 nm.

また、請求項9に記載の発明は、InxGa1-xAs層(0≦x≦1)とAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)とのヘテロ接合を少なくとも一つ有する半導体デバイスの製造方法であって、基板上に、アンドープの第1のAlyGa1-yAszSb1-z(0≦y≦1、0≦z<1)層を形成する工程と、該第1のAlyGa1-yAszSb1-z層の上に、電子走行層としてのInxGa1-xAs層(0≦x≦1)を形成する工程と、該InxGa1-xAs層の上に、アンドープの第2のAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)を形成する工程と、該AlyGa1-yAszSb1-z層の上にSnのデルタドープ層を形成する工程と、該Snのデルタドープ層の上にアンドープの第3のAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)を形成する工程とを有することを特徴とする。 The invention described in claim 9 is directed to an In x Ga 1-x As layer (0 ≦ x ≦ 1) and an Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z). <1) A method of manufacturing a semiconductor device having at least one heterojunction with an undoped first Al y Ga 1-y As z Sb 1-z (0 ≦ y ≦ 1, 0 ≦ z <1) forming a layer, and an In x Ga 1-x As layer (0 ≦ x) as an electron transit layer on the first Al y Ga 1-y As z Sb 1-z layer ≦ 1) and an undoped second Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z) on the In x Ga 1-x As layer. <1), forming a Sn delta-doped layer on the Al y Ga 1-y As z Sb 1 -z layer, and undoped third Al on the Sn delta-doped layer y Ga 1-y As z Sb Forming a 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1).

また、請求項10に記載の発明は、請求項9に記載の発明において、前記デルタドープ層を形成する工程は、分子線エピタキシー法によりSnとSbとを同時に、若しくはSnとAsとSbとを同時に照射することを特徴とする。   Further, in the invention described in claim 10, in the invention described in claim 9, the step of forming the delta doped layer comprises simultaneously using Sn and Sb or simultaneously using Sn, As and Sb by molecular beam epitaxy. Irradiating.

また、請求項11に記載の発明は、請求項1乃至8のいずれかに記載の半導体デバイスと、前記半導体デバイス上にオーミック接合されたソース電極及びドレイン電極と、前記半導体デバイス上に設けられたゲート電極とを備えることを特徴とする高電子移動度トランジスタである。   According to an eleventh aspect of the present invention, there is provided the semiconductor device according to any one of the first to eighth aspects, a source electrode and a drain electrode that are in ohmic contact with the semiconductor device, and the semiconductor device. A high electron mobility transistor including a gate electrode.

また、請求項12に記載の発明は、請求項1乃至8のいずれかに記載の半導体デバイスと、前記半導体デバイス上に形成されたオーミック電極とを備えることを特徴とする磁気センサである。   According to a twelfth aspect of the present invention, there is provided a magnetic sensor comprising the semiconductor device according to any one of the first to eighth aspects and an ohmic electrode formed on the semiconductor device.

本発明によれば、AlGaAsSb電子供給層のドナー不純物として、蒸気圧が低く、取り扱いが容易なIV族元素Snを用いることにより、MBE装置を汚染することなく、容易にInxGa1-xAsチャネル層の電子濃度を制御することができる。従って、高い電子濃度と高い電子移動度をもつInxGa1-xAsチャネル層を工業的に安定して製造することができるため、衛星放送の送受信用増幅素子や高速データ転送用素子として、優れた高周波特性を有するHEMTや高感度な磁気センサなどの半導体デバイス及びその製造方法を提供することができる。 According to the present invention, by using the IV group element Sn, which has a low vapor pressure and is easy to handle, as the donor impurity of the AlGaAsSb electron supply layer, the In x Ga 1-x As can be easily obtained without contaminating the MBE apparatus. The electron concentration of the channel layer can be controlled. Therefore, since an In x Ga 1-x As channel layer having a high electron concentration and a high electron mobility can be manufactured industrially stably, as an amplifying element for transmitting and receiving satellite broadcasts and an element for high-speed data transfer, It is possible to provide a semiconductor device such as a HEMT or a high-sensitivity magnetic sensor having excellent high-frequency characteristics, and a manufacturing method thereof.

以下、図面を参照して本発明の実施形態について説明する。
図1は、本発明による高電子移動度トランジスタ(HEMT)の一実施形態を説明するための断面図で、符号1は基板、2は第1のAlyGa1-yAszSb1-z層、3はInxGa1-xAs電子走行層、4は第2のAlyGa1-yAszSb1-z層を示している。5と7は1対のオーミック電極であり、5はソース電極、7はドレイン電極である。6はソース電極5とドレイン電極7の間に設けられたゲート電極である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view for explaining an embodiment of a high electron mobility transistor (HEMT) according to the present invention, in which reference numeral 1 denotes a substrate, and 2 denotes a first Al y Ga 1-y As z Sb 1-z. Reference numeral 3 denotes an In x Ga 1-x As electron transit layer, and 4 denotes a second Al y Ga 1-y As z Sb 1-z layer. 5 and 7 are a pair of ohmic electrodes, 5 is a source electrode, and 7 is a drain electrode. Reference numeral 6 denotes a gate electrode provided between the source electrode 5 and the drain electrode 7.

本発明の高電子移動度トランジスタ(HEMT)は、InxGa1-xAs層(0≦x≦1)とAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)とのヘテロ接合を少なくとも一つ有する半導体デバイスである。具体的には、基板1と、この基板1上に設けられた第1のAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)2と、この第1のAlyGa1-yAszSb1-z層2の上に設けられた電子走行層としてのInxGa1-xAs層(0≦x≦1)3と、このInxGa1-xAs層3の上に設けられた第2のAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)4とを備えている。 The high electron mobility transistor (HEMT) of the present invention includes an In x Ga 1-x As layer (0 ≦ x ≦ 1) and an Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0). It is a semiconductor device having at least one heterojunction with ≦ z <1). Specifically, the substrate 1, the first Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1) 2 provided on the substrate 1, An In x Ga 1-x As layer (0 ≦ x ≦ 1) 3 as an electron transit layer provided on the first Al y Ga 1-y As z Sb 1-z layer 2, and this In x Ga A second Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1) 4 provided on the 1-x As layer 3.

ここで、第1のAlyGa1-yAszSb1-z層2、第2のAlyGa1-yAszSb1-z層4のいずれか一方、若しくは両方にはSnがドープされており、InxGa1-xAs電子走行層3への電子供給層となっている。また、第1のAlyGa1-yAszSb1-z層2、第2のAlyGa1-yAszSb1-z層4のいずれか一方が存在しないか、若しくは他の半導体材料となっている場合でも、SnがドープされたAlyGa1-yAszSb1-z層とInxGa1-xAs電子走行層3とのヘテロ接合を、少なくとも一つ有している薄膜構造となっていれば、本発明の技術的範囲内である。以下、各構成要素について説明する。 Here, Sn is doped in one or both of the first Al y Ga 1 -y As z Sb 1 -z layer 2 and the second Al y Ga 1 -y As z Sb 1 -z layer 4. Thus, it is an electron supply layer to the In x Ga 1-x As electron transit layer 3. Further, either one of the first Al y Ga 1 -y As z Sb 1 -z layer 2 and the second Al y Ga 1 -y As z Sb 1 -z layer 4 is not present, or another semiconductor Even when it is a material, it has at least one heterojunction between the Sn-doped Al y Ga 1-y As z Sb 1-z layer and the In x Ga 1-x As electron transit layer 3. Any thin film structure is within the technical scope of the present invention. Hereinafter, each component will be described.

本発明に用いられる基板1は、基板であれば何でも良いが、GaAs基板、もしくはGaP基板、表面に単結晶のGaAsを成長させたSi基板、サファイア基板などが好適である。なかでも半絶縁性で良質の単結晶基板が得られるGaAs基板は、特に好ましい。ここで言う半絶縁性とは、抵抗率が107Ω・cm以上のものを指す。単結晶基板を用いる場合、基板の面方位は(100)、(111)、(110)等が好ましい。これらの面方位から1°から5°ずらした面方位を用いることもある。中でも(100)は良質の薄膜を成長させる上で最適である。通常行われるように、基板表面を平坦化させ、清浄化させる目的で、基板と同じ材質の半導体を成長させたものを本発明の基板として使用しても良い。GaAs基板上にGaAsを成長させるのは、この最も代表的な1例である。 The substrate 1 used in the present invention may be anything as long as it is a substrate, but a GaAs substrate, a GaP substrate, a Si substrate with a single crystal GaAs grown on the surface, a sapphire substrate, or the like is preferable. Among these, a GaAs substrate that can provide a semi-insulating and high-quality single crystal substrate is particularly preferable. Here, the semi-insulating property means that the resistivity is 10 7 Ω · cm or more. When a single crystal substrate is used, the surface orientation of the substrate is preferably (100), (111), (110), or the like. A plane orientation shifted from 1 ° to 5 ° from these plane orientations may be used. Among these, (100) is optimal for growing a high-quality thin film. As usual, for the purpose of flattening and cleaning the surface of the substrate, a semiconductor grown of the same material as the substrate may be used as the substrate of the present invention. The most typical example is the growth of GaAs on a GaAs substrate.

本発明に用いられる第1のAlyGa1-yAszSb1-z層2は、(a)InxGa1-xAs電子走行層3との格子定数が近く、(b)InxGa1-xAs電子走行層3と比べて抵抗率が十分高く、(c)InxGa1-xAs電子走行層3と大きく格子定数の異なるGaAs等の基板上に直接積層した場合でも、欠陥の少ない平坦な表面を有していることが好ましい。第1のAlyGa1-yAszSb1-z層2とInxGa1‐xAs電子走行層3の格子定数は、InxGa1‐xAs電子走行層3の膜厚が臨界膜厚を超えない程度に近ければ良い。例えば、InxGa1-xAs電子走行層3の膜厚が15nmの場合、第1のAlyGa1-yAszSb1-z層2とInxGa1-xAs電子走行層3の格子定数は1.3%以内で一致していることが好ましい。 The first Al y Ga 1-y As z Sb 1-z layer 2 used in the present invention has a lattice constant close to that of the (a) In x Ga 1-x As electron transit layer 3, and (b) In x Even when the resistivity is sufficiently higher than that of the Ga 1-x As electron transit layer 3 and (c) directly laminated on a substrate of GaAs or the like having a lattice constant greatly different from that of the In x Ga 1-x As electron transit layer 3, It is preferable to have a flat surface with few defects. The lattice constants of the first Al y Ga 1-y As z Sb 1-z layer 2 and the In x Ga 1-x As electron transit layer 3 are such that the film thickness of the In x Ga 1-x As electron transit layer 3 is critical. It suffices if it is close to the thickness not exceeding the film thickness. For example, when the thickness of the In x Ga 1-x As electron transit layer 3 is 15 nm, the first Al y Ga 1-y As z Sb 1-z layer 2 and the In x Ga 1-x As electron transit layer 3 It is preferable that the lattice constants coincide with each other within 1.3%.

InxGa1-xAs(0≦x≦1)電子走行層3のIn組成xが0.53以上1以下の場合、第1のAlyGa1-yAszSb1-z(0≦y≦1、0≦z<1)層2のAs組成zは0以上0.7以下であることが好ましい。第1のAlyGa1-yAszSb1-z層2の抵抗率は、Al組成yが大きいほど高くなる一方、素子化プロセス中に酸化しやすいという懸念があり、Al組成yは0.5以上0.8以下の範囲であることが好ましい。 In x Ga 1-x As (0 ≦ x ≦ 1) When the In composition x of the electron transit layer 3 is 0.53 or more and 1 or less, the first Al y Ga 1-y As z Sb 1-z (0 ≦ y ≦ 1, 0 ≦ z <1) The As composition z of the layer 2 is preferably 0 or more and 0.7 or less. While the resistivity of the first Al y Ga 1-y As z Sb 1-z layer 2 increases as the Al composition y increases, there is a concern that it is likely to be oxidized during the device fabrication process. It is preferably in the range of 0.5 to 0.8.

第1のAlyGa1-yAszSb1-z層2の表面の平坦性は、膜厚が厚いほど良好であるが、工業上はなるべく薄くすることが望ましい。すなわち、膜厚は5nm以上3000nm以下の範囲が好ましく、より好ましくは10nm以上1000nmである。第1のAlyGa1-yAszSb1-z層2をInxGa1‐xAs電子走行層3への電子供給層として用いる場合、Snは厚さ方向に均一にドープされていても、分布があっても良く、デルタドープされていても良い。特にInxGa1-xAs電子走行層3との界面近傍の第1のAlyGa1-yAszSb1-z層2にはSnをドープしない構造にすることによって、不純物散乱の影響を低減でき、高い電子移動度を得ることができるため好ましい。 Flatness of the first Al y Ga 1-y As z Sb 1-z layer 2 of the surface, but film thickness is thicker the better industrially is possible it is desirable to thin. That is, the film thickness is preferably in the range of 5 nm to 3000 nm, more preferably 10 nm to 1000 nm. When the first Al y Ga 1 -y As z Sb 1 -z layer 2 is used as an electron supply layer to the In x Ga 1 -x As electron transit layer 3, Sn is uniformly doped in the thickness direction. May be distributed or delta-doped. In particular, the first Al y Ga 1 -y As z Sb 1 -z layer 2 in the vicinity of the interface with the In x Ga 1 -x As electron transit layer 3 has a structure in which Sn is not doped, thereby affecting the influence of impurity scattering. Can be reduced, and high electron mobility can be obtained.

ここでデルタドープとは、分子線エピタキシー法を用いたIII−V族化合物半導体の薄膜成長において、ドーパントとV族元素を同時に照射して行なうドーピングの手法である。III族元素を照射しないため、薄膜の成長は進行しない状態でのドーピングとなる。その結果、デルタドープ層の膜厚は限りなくゼロに近く、厳密には数原子層程度の膜厚である。デルタドープは所望の場所に、所望の量のドーピングが可能であり好ましい。   Here, delta doping is a doping technique performed by simultaneously irradiating a dopant and a group V element in the thin film growth of a group III-V compound semiconductor using a molecular beam epitaxy method. Since the group III element is not irradiated, the thin film growth is performed in a state where the growth does not proceed. As a result, the film thickness of the delta doped layer is as close to zero as possible, strictly speaking, it is about several atomic layers. Delta doping is preferred because it allows a desired amount of doping at a desired location.

本発明に用いられるInxGa1-xAs(0≦x≦1)電子走行層3は、制御電極にかかる電圧によって電気伝導を制御する都合上、膜厚は2000nm以下が好ましい。より好ましくは、5nm以上100nm以下である。また、InxGa1-xAs電子走行層3の電子濃度は、3×1017cm-3以上2×1018cm-3以下のとき、高い電子移動度を有し、好ましい。InxGa1-xAs(0≦x≦1)電子走行層3は、In組成xが大きいほど高い電子移動度が得られるので好ましく、特にIn組成xは0.53以上1以下であることが好ましい。 The In x Ga 1-x As (0 ≦ x ≦ 1) electron transit layer 3 used in the present invention preferably has a film thickness of 2000 nm or less for the purpose of controlling electrical conduction by the voltage applied to the control electrode. More preferably, it is 5 nm or more and 100 nm or less. Further, when the electron concentration of the In x Ga 1-x As electron transit layer 3 is 3 × 10 17 cm −3 or more and 2 × 10 18 cm −3 or less, high electron mobility is preferable. The In x Ga 1 -x As (0 ≦ x ≦ 1) electron transit layer 3 is preferable because the higher the In composition x, the higher the electron mobility is obtained. In particular, the In composition x is 0.53 or more and 1 or less. Is preferred.

本発明に用いられる第2のAlyGa1-yAszSb1-z層4は、(a)InxGa1-xAs電子走行層3との格子定数が近く、(b)InxGa1-xAs電子走行層3と比べて抵抗率が十分高いことが好ましい。第2のAlyGa1-yAszSb1-z層4とInxGa1‐xAs電子走行層3の格子定数は、InxGa1‐xAs電子走行層3の膜厚が臨界膜厚を超えない程度に近ければ良い。例えば、InxGa1-xAs電子走行層3の膜厚が15nmの場合、第2のAlyGa1-yAszSb1-z層4とInxGa1-xAs電子走行層3の格子定数は1.3%以内で一致していることが好ましい。InxGa1-xAs(0≦x≦1)電子走行層3のIn組成xが0.53以上1以下の場合、第2のAlyGa1-yAszSb1-z(0≦y≦1、0≦z<1)層4のAs組成zは0以上0.7以下であることが好ましい。 The second Al y Ga 1-y As z Sb 1-z layer 4 used in the present invention has a lattice constant close to that of (a) In x Ga 1-x As electron transit layer 3, and (b) In x It is preferable that the resistivity is sufficiently higher than that of the Ga 1-x As electron transit layer 3. The lattice constants of the second Al y Ga 1-y As z Sb 1-z layer 4 and the In x Ga 1-x As electron transit layer 3 are such that the film thickness of the In x Ga 1-x As electron transit layer 3 is critical. It suffices if it is close to the thickness not exceeding the film thickness. For example, when the thickness of the In x Ga 1-x As electron transit layer 3 is 15 nm, the second Al y Ga 1-y As z Sb 1-z layer 4 and the In x Ga 1-x As electron transit layer 3 It is preferable that the lattice constants coincide with each other within 1.3%. In x Ga 1-x As (0 ≦ x ≦ 1) When the In composition x of the electron transit layer 3 is 0.53 or more and 1 or less, the second Al y Ga 1-y As z Sb 1-z (0 ≦ y ≦ 1, 0 ≦ z <1) The As composition z of the layer 4 is preferably 0 or more and 0.7 or less.

第2のAlyGa1-yAszSb1-z層4の抵抗率は、Al組成yが大きいほど高くなる一方、素子化プロセス中に酸化しやすいという懸念があり、Al組成yは0.5以上0.8以下の範囲であることが好ましい。第2のAlyGa1-yAszSb1-z層4の膜厚は、5nm以上100nmの範囲が好ましい。第2のAlyGa1-yAszSb1-z層4をInxGa1‐xAsチャネル層3への電子供給層として用いる場合、Snは厚さ方向に均一にドープされていても、分布があっても良く、デルタドープされていても良い。特に、ゲート電極6が形成される側の界面近傍のみ、Snをドープしない構造にすると、ゲート耐圧が低下せず良好である。 The resistivity of the second Al y Ga 1-y As z Sb 1-z layer 4 increases as the Al composition y increases, while there is a concern that it is likely to be oxidized during the device fabrication process, and the Al composition y is 0. It is preferably in the range of 0.5 to 0.8. The film thickness of the second Al y Ga 1-y As z Sb 1-z layer 4 is preferably in the range of 5 nm to 100 nm. When the second Al y Ga 1 -y As z Sb 1 -z layer 4 is used as an electron supply layer to the In x Ga 1 -x As channel layer 3, Sn may be uniformly doped in the thickness direction. , May be distributed or may be delta doped. In particular, a structure in which Sn is not doped only in the vicinity of the interface on the side where the gate electrode 6 is formed is favorable because the gate breakdown voltage does not decrease.

また、InxGa1-xAs電子走行層3との界面近傍の第2のAlyGa1-yAszSb1-z層4には、Snをドープしない構造にすることによって、不純物散乱の影響を低減でき、高い電子移動度を得ることができるため好ましい。第1のAlyGa1-yAszSb1-z層2と第2のAlyGa1-yAszSb1-z層4は、同じ組成である方が製造工程を簡略化できるため好ましいが、異なる組成であっても良く、必要に応じて適宜実施される。 Further, the second Al y Ga 1 -y As z Sb 1 -z layer 4 in the vicinity of the interface with the In x Ga 1 -x As electron transit layer 3 has a structure in which Sn is not doped, whereby impurity scattering is achieved. This is preferable because the influence of the above can be reduced and high electron mobility can be obtained. Since the first Al y Ga 1 -y As z Sb 1 -z layer 2 and the second Al y Ga 1 -y As z Sb 1 -z layer 4 have the same composition, the manufacturing process can be simplified. Although it is preferable, it may have a different composition and is appropriately carried out as necessary.

本発明に用いられるソース電極5、及びドレイン電極7は、その下部のInxGa1-xAs電子走行層3とオーミック接合をとる必要がある。オーミック接合には、各種の構造があるが、図1では、InxGa1-xAs電子走行層3に直接接合する構造をとっている。InxGa1-xAs電子走行層3はバンドギャップが狭く、電極をコンタクトしただけで、接触抵抗の低いオーミック接合が得られる。このためオーミック電極5、7の下部のみ、第2のAlyGa1-yAszSb1-z層4をエッチングして、InxGa1-xAsチャネル層3に直接電極を形成することができる。この場合、電極5、7とInxGa1-xAsチャネル層3の間の接触抵抗を低減するために、合金化過程を行っても良いが、蒸着しただけでも良好なオーミック接合が得られる。このため、電極金属はAuGe/Ni/Auの3層構造をはじめとする公知の積層電極構造でも良いが、Al、Ti、Au、Wなどの単層の金属でも良く、極めて多くの組み合わせが可能である。 The source electrode 5 and the drain electrode 7 used in the present invention are required to form an ohmic contact with the underlying In x Ga 1-x As electron transit layer 3. The ohmic junction has various structures. In FIG. 1, the ohmic junction is directly joined to the In x Ga 1-x As electron transit layer 3. The In x Ga 1-x As electron transit layer 3 has a narrow band gap, and an ohmic junction with a low contact resistance can be obtained simply by contacting the electrodes. For this reason, the second Al y Ga 1 -y As z Sb 1 -z layer 4 is etched only at the lower part of the ohmic electrodes 5 and 7, and an electrode is formed directly on the In x Ga 1 -x As channel layer 3. Can do. In this case, in order to reduce the contact resistance between the electrodes 5 and 7 and the In x Ga 1-x As channel layer 3, an alloying process may be performed, but a good ohmic junction can be obtained only by vapor deposition. . For this reason, the electrode metal may be a well-known laminated electrode structure including a three-layer structure of AuGe / Ni / Au, but may be a single-layer metal such as Al, Ti, Au, W, and so many combinations are possible. It is.

本発明に用いられるゲート電極6は、その下部に空乏層を形成できるものであれば良く、ショットキー接合を用いる方法のほか、ゲート電極とInxGa1-xAs電子走行層3の間に、絶縁物を挟んだMIS(METAL−INSULATOR−SEMICONDUCTOR)構造や、PN接合を利用することもできる。特に、第2のAlyGa1-yAszSb1-z層4とショットキー接合を形成する材料としては、Al、Ti、W、Pt、WSi、Auなどが好ましく、これらを積層構造にしたものも良い。 Gate electrodes 6 used in the present invention, as long as it can form a depletion layer thereunder, in addition to the method of using a Schottky junction, between the gate electrode and the In x Ga 1-x As electron transit layer 3 In addition, a MIS (METAL-INSULATOR-SEMICONDUCTOR) structure with an insulator interposed therebetween or a PN junction can be used. In particular, as a material for forming the Schottky junction with the second Al y Ga 1-y As z Sb 1-z layer 4, Al, Ti, W, Pt, WSi, Au, and the like are preferable. What you did is also good.

図10は、本発明による高電子移動度トランジスタの製造方法を説明するためのフローチャートを示す図である。
本発明の高電子移動度トランジスタは、InxGa1-xAs層(0≦x≦1)とAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)とのヘテロ接合を少なくとも一つ有する半導体デバイスの製造方法である。
FIG. 10 is a flowchart illustrating a method for manufacturing a high electron mobility transistor according to the present invention.
The high electron mobility transistor of the present invention includes an In x Ga 1-x As layer (0 ≦ x ≦ 1) and an Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <). This is a method for manufacturing a semiconductor device having at least one heterojunction with 1).

まず、ステップ1(S1)において、基板上に、アンドープの第1のAlyGa1-yAszSb1-z(0≦y≦1、0≦z<1)層を形成する。次に、ステップ2(S2)において、第1のAlyGa1-yAszSb1-z層の上に、電子走行層としてのInxGa1-xAs層(0≦x≦1)を形成する。次に、ステップ3(S3)において、InxGa1-xAs層の上に、アンドープの第2のAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)を形成する。次に、ステップ4(S4)において、AlyGa1-yAszSb1-z層の上にSnのデルタドープ層を形成する。最後に、ステップ5(S5)において、Snのデルタドープ層の上にアンドープの第3のAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)を形成する。また、デルタドープ層を設けるステップ4は、分子線エピタキシー法によりSnとSbとを同時に、若しくはSnとAsとSbとを同時に照射する。 First, in step 1 (S1), an undoped first Al y Ga 1-y As z Sb 1-z (0 ≦ y ≦ 1, 0 ≦ z <1) layer is formed on the substrate. Next, in Step 2 (S2), an In x Ga 1-x As layer (0 ≦ x ≦ 1) as an electron transit layer is formed on the first Al y Ga 1-y As z Sb 1-z layer. Form. Next, in step 3 (S3), an undoped second Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z) is formed on the In x Ga 1-x As layer. <1) is formed. Next, in step 4 (S4), a Sn delta-doped layer is formed on the Al y Ga 1 -y As z Sb 1 -z layer. Finally, in step 5 (S5), an undoped third Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1) is formed on the Sn delta doped layer. To do. Further, in step 4 for providing a delta doped layer, Sn and Sb are simultaneously irradiated or Sn, As and Sb are simultaneously irradiated by a molecular beam epitaxy method.

以下に本発明の具体的な実施例について述べるが、本発明はこれらの実施例のみに限定されるものではない。
[実施例1]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47Sb層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nmのアンドープAl0.53Ga0.47Sb層を成長した。また、本実施例では、Al0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47Sb層上に成長した。
Specific examples of the present invention will be described below, but the present invention is not limited to these examples.
[Example 1]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.53 Ga 0.47 Sb layer having a film thickness of 600 nm is grown while lowering the substrate temperature to 460 ° C., and then an InAs layer having a film thickness of 15 nm is grown while maintaining the substrate temperature at 460 ° C. An undoped Al 0.53 Ga 0.47 Sb layer of Sn was heated on the Sn cell temperature to 950 ° C., and Sn and Sb were simultaneously irradiated for 56 seconds to form a Sn delta doped layer thereon. An undoped Al 0.53 Ga 0.47 Sb layer having a thickness of 30 nm was grown. Further, in this embodiment, in order to prevent oxidation of the outermost surface of the Al 0.53 Ga 0.47 Sb layer, a GaAs cap layer grown on the undoped Al 0.53 Ga 0.47 Sb layer as a semiconductor protective layer.

この薄膜積層体の電気的特性をファンデルポー法、ホール測定により評価した結果、電子移動度は30300cm2/Vs、シート電子濃度1.60×1012cm-2であった。ここで、電子移動度は単位電界あたりの電子の動く速度、シート電子濃度は、1cm2当たりの電子の数である。Snのデルタドープ層がない場合の薄膜積層体では、電子移動度は25300cm2/Vs、シート電子濃度5.9×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snデルタドープ層の効果は非常に大きいことがわかった。この結果から、従来アクセプタとして働くといわれていたIV族元素Snは、ドナーとして働くことが明らかとなった。TeなどのVI族元素に比べて、蒸気圧が低く、取り扱いが容易で、チャンバの汚染の恐れがないIV族元素Snで、電子走行層の電子濃度を制御できることは、工業上極めて好ましい。 As a result of evaluating the electrical characteristics of this thin film laminate by van der Pauw method and hole measurement, the electron mobility was 30300 cm 2 / Vs, and the sheet electron concentration was 1.60 × 10 12 cm −2 . Here, the electron mobility is the speed of movement of electrons per unit electric field, and the sheet electron concentration is the number of electrons per cm 2 . In the thin film stack without the Sn delta-doped layer, the electron mobility is 25300 cm 2 / Vs and the sheet electron concentration is 5.9 × 10 11 cm −2. It has a high value, and the effect of the Sn delta doped layer is found to be very large. From this result, it was clarified that the group IV element Sn, which has been said to work as an acceptor, works as a donor. Compared with a group VI element such as Te, it is extremely preferable in the industry that the electron concentration of the electron transit layer can be controlled with a group IV element Sn having a low vapor pressure, easy handling, and no fear of contamination of the chamber.

これらの薄膜積層体において、メサエッチ工程を経た後、ソース電極、ドレイン電極を形成する箇所をエッチングすることでInAs表面を露出させ、InAs上に直接ソース電極、ドレイン電極を形成し、さらにGaAsキャップ層上にゲート電極を形成することで、高電子移動度トランジスタHEMTを作製した。   In these thin film stacks, after passing through the mesa etching process, the portions where the source and drain electrodes are formed are etched to expose the InAs surface, and the source and drain electrodes are formed directly on the InAs, and the GaAs cap layer A high electron mobility transistor HEMT was manufactured by forming a gate electrode thereon.

本実施例においては、Snデルタドープ層をInAsとAl0.53Ga0.47Sb層との界面から5nm離れた部位に、Snセル温度を950℃に加熱した状態で、56秒間照射することで形成している。 In this example, the Sn delta doped layer is formed by irradiating at a site 5 nm away from the interface between InAs and Al 0.53 Ga 0.47 Sb layer with the Sn cell temperature heated to 950 ° C. for 56 seconds. .

ここで、Snデルタドープ層の位置(InAsとAl0.53Ga0.47Sb層との界面からの距離)、Snを照射する時間をそれぞれ変化させたときの、薄膜積層体のシート電子濃度の値を図2及び図3に示す。 Here, the value of the sheet electron concentration of the thin film stack when the position of the Sn delta doped layer (distance from the interface between InAs and Al 0.53 Ga 0.47 Sb layer) and the time of irradiation with Sn are changed are shown in FIG. And shown in FIG.

図2は、Snデルタドープ層の位置(InAsとAl0.53Ga0.47Sb層との界面からの距離)と薄膜積層体のシート電子濃度の関係をグラフに示した図で、図3は、Snを照射した時間と薄膜積層体のシート電子濃度の関係をグラフに示した図である。 FIG. 2 is a graph showing the relationship between the position of the Sn delta doped layer (distance from the interface between InAs and Al 0.53 Ga 0.47 Sb layer) and the sheet electron concentration of the thin film stack, and FIG. It is the figure which showed the relationship between the processing time and the sheet | seat electron density | concentration of a thin film laminated body on the graph.

このときのSnセル温度は950℃である。図2からドープ位置が近いとシート電子濃度が高く、ドープ位置が遠いとシート電子濃度が低いことがわかった。AlGaAsSb電子供給層中の電子が、InAs電子走行層に落ち込む電子の確率が、ドープ位置が遠くなるに従って減少するためと考えられる。図3からは、Snの照射する時間を長くするほど、シート電子濃度は単調に増加することがわかった。これらの結果から、Snデルタドープ層の位置(InAsとAl0.53Ga0.47Sb層との界面からの距離)、Snを照射する時間を制御するだけで、薄膜積層体のシート電子濃度を容易に制御することができることを見出した。 The Sn cell temperature at this time is 950 ° C. FIG. 2 shows that the sheet electron concentration is high when the dope position is close, and the sheet electron concentration is low when the dope position is far. This is probably because the probability that electrons in the AlGaAsSb electron supply layer fall into the InAs electron transit layer decreases as the doping position increases. From FIG. 3, it was found that the sheet electron concentration monotonously increased as the Sn irradiation time was increased. From these results, the sheet electron concentration of the thin film stack can be easily controlled only by controlling the position of the Sn delta doped layer (distance from the interface between InAs and Al 0.53 Ga 0.47 Sb layer) and the time of irradiation with Sn. I found that I can do it.

図4は、薄膜積層体のシート電子濃度と電子移動度の関係をグラフに示した図である。ここにはSnのドープ位置を2.5nmから20nm、Snセル温度を930℃から970℃、Sn照射時間を0秒から94秒まで変化させた、全データをプロットした。この図4からシート電子濃度が5×1011cm-2以上3×1012cm-3以下、すなわち、電子濃度3×1017cm-3以上2×1018cm-3以下で高い電子移動度を有していることがわかる。特に1.2×1012cm-2以上1.6×1012cm-2以下、すなわち、電子濃度8×1017cm-3以上1.1×1018cm-3以下では電子移動度は30000cm2/Vs以上であり好ましい。 FIG. 4 is a graph showing the relationship between the sheet electron concentration and the electron mobility of the thin film laminate. Here, all data in which the Sn doping position is changed from 2.5 nm to 20 nm, the Sn cell temperature is changed from 930 ° C. to 970 ° C., and the Sn irradiation time is changed from 0 second to 94 seconds are plotted. FIG. 4 shows that the electron mobility is high when the sheet electron concentration is 5 × 10 11 cm −2 or more and 3 × 10 12 cm −3 or less, that is, the electron concentration is 3 × 10 17 cm −3 or more and 2 × 10 18 cm −3 or less. It can be seen that In particular, the electron mobility is 30000 cm at 1.2 × 10 12 cm −2 or more and 1.6 × 10 12 cm −2 or less, that is, at an electron concentration of 8 × 10 17 cm −3 or more and 1.1 × 10 18 cm −3 or less. 2 / Vs or more, which is preferable.

図5は、薄膜積層体のSnデルタドープ層の位置(InAsとAl0.53Ga0.47Sb層との界面からの距離)と電子移動度の関係をグラフに示した図である。このときのSnセル温度は950℃、Snの照射時間は56秒としている。ドープする位置を近づけすぎると、InAsがSnの不純物散乱の影響を受けてしまうので電子移動度は低下してしまう。逆にドープする位置が遠いと、シート電子濃度は低くなってしまうため、電子移動度は低下する。電子移動度は27000(cm2/Vs)以上であることが好ましく、図5の結果から、Snデルタドープ層の位置(InAsとAl0.53Ga0.47Sb層との界面からの距離)は、2.5nm以上20nm以下であることが好ましい。 FIG. 5 is a graph showing the relationship between the position of the Sn delta doped layer (distance from the interface between InAs and Al 0.53 Ga 0.47 Sb layer) and the electron mobility of the thin film stack. The Sn cell temperature at this time is 950 ° C., and the Sn irradiation time is 56 seconds. If the doping position is too close, InAs will be affected by Sn impurity scattering, and the electron mobility will be reduced. On the contrary, if the doping position is far, the sheet electron concentration is lowered, so that the electron mobility is lowered. The electron mobility is preferably 27000 (cm 2 / Vs) or more. From the results of FIG. 5, the position of the Sn delta doped layer (distance from the interface between InAs and Al 0.53 Ga 0.47 Sb layer) is 2.5 nm. It is preferable that it is 20 nm or less.

[実施例2]
上述した薄膜積層体をメサエッチ工程により、十字型に成形した後、電極を形成する箇所のみエッチングすることでInAs表面を露出させ、InAs上に電極を形成することで、磁気センサであるホール素子を作製した。
[Example 2]
After forming the above-described thin film laminate into a cross shape by a mesa etch process, the InAs surface is exposed by etching only the portions where the electrodes are to be formed, and the electrodes are formed on the InAs, so that the Hall element that is a magnetic sensor is formed. Produced.

図6は、作製したホール素子の構造を示す断面図で、図7は、作製したホール素子の構造を示す上面図である。なお、符号9はオーミック電極を示している。   6 is a cross-sectional view showing the structure of the fabricated Hall element, and FIG. 7 is a top view showing the structure of the fabricated Hall element. Reference numeral 9 denotes an ohmic electrode.

このとき用いた薄膜積層体の電気的特性は、電子移動度30300cm2/Vs、シート抵抗158Ω、シート電子濃度1.30×1012cm-2である。本例のホール素子で得られた特性は、入力抵抗値が300Ω、定電圧1Vで駆動したとき、50mTの磁束密度の印加でホール電圧が75mVであった。すなわち、磁界での感度は、75mV/V・50mTの高感度を示した。 The electrical characteristics of the thin film stack used at this time are an electron mobility of 30300 cm 2 / Vs, a sheet resistance of 158Ω, and a sheet electron concentration of 1.30 × 10 12 cm −2 . The characteristics obtained with the Hall element of this example were that the Hall voltage was 75 mV when a magnetic flux density of 50 mT was applied when the input resistance value was 300 Ω and the constant voltage was 1 V. That is, the sensitivity in the magnetic field was as high as 75 mV / V · 50 mT.

[実施例3]
上述した実施例1の薄膜積層体を用いて、磁気センサである磁気抵抗素子を作製した。このとき用いた薄膜積層体の電気的特性は、電子移動度30700cm2/Vs、シート抵抗144Ω、シート電子濃度1.42×1012cm-2である。
[Example 3]
A magnetoresistive element, which is a magnetic sensor, was produced using the thin film laminate of Example 1 described above. The electrical characteristics of the thin film stack used at this time are an electron mobility of 30700 cm 2 / Vs, a sheet resistance of 144Ω, and a sheet electron concentration of 1.42 × 10 12 cm −2 .

図8は、作製した磁気抵抗素子の構造を示す断面図で、図9は、作製した磁気抵抗素子の構造を示す上面図である。
メサエッチ工程により、短冊状に成形した後、電極を形成する箇所のみエッチングすることでInAs表面を露出させ、InAs上にオーミック電極9、短絡電極10を形成することで磁気抵抗素子を作製した。端子電極部を除いてInAsの薄膜からなる磁気抵抗素子部の長さが1450μm、InAs薄膜の幅が120μm、幅120μmのInAs磁気抵抗素子部を跨いで形成されたCu/Ni/Au/Niの4層からなる短絡電極は長さ120μmでその幅は9μmであり、等間隔でInAs薄膜に直接接触して形成した。電極間の抵抗値は磁界の印加がない場合は1200Ωであった。
FIG. 8 is a cross-sectional view showing the structure of the produced magnetoresistive element, and FIG. 9 is a top view showing the structure of the produced magnetoresistive element.
After forming into a strip shape by the mesa etching process, only the portion where the electrode is formed is etched to expose the InAs surface, and the ohmic electrode 9 and the short-circuit electrode 10 are formed on the InAs to produce a magnetoresistive element. The length of the magnetoresistive element portion made of an InAs thin film excluding the terminal electrode portion is 1450 μm, the width of the InAs thin film is 120 μm, and the Cu / Ni / Au / Ni layer formed across the InAs magnetoresistive element portion having a width of 120 μm. The four-layered short-circuit electrode has a length of 120 μm and a width of 9 μm, and was formed in direct contact with the InAs thin film at regular intervals. The resistance value between the electrodes was 1200Ω when no magnetic field was applied.

磁気抵抗素子を磁気センサとして使うときに加えられる磁束密度領域、すなわち、磁気抵抗変化が磁束密度に直線的に変化する磁束密度の領域でもあり、かつ、高感度で微弱な磁界変化を検出するためのバイアス磁束密度の領域でもある0.45Tの磁束密度のときの絶対的な抵抗変化率は160%であり、極めて大きな磁気抵抗変化示した。   In order to detect a weak magnetic field change with high sensitivity, which is also a magnetic flux density region applied when the magnetoresistive element is used as a magnetic sensor, that is, a magnetic flux density region in which the magnetoresistive change linearly changes to the magnetic flux density. The absolute resistance change rate at a magnetic flux density of 0.45 T, which is also the region of the bias magnetic flux density, was 160%, indicating a very large magnetoresistance change.

[実施例4]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47Sb層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に75秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nm のアンドープAl0.53Ga0.47Sb層を成長した。また、今回の実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47Sb層上に成長した。
[Example 4]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.53 Ga 0.47 Sb layer having a film thickness of 600 nm is grown while lowering the substrate temperature to 460 ° C., and then an InAs layer having a film thickness of 15 nm is grown while maintaining the substrate temperature at 460 ° C. An undoped Al 0.53 Ga 0.47 Sb layer of Sn was heated on the Sn cell temperature to 950 ° C., and Sn and Sb were simultaneously irradiated for 75 seconds to form a Sn delta doped layer thereon. An undoped Al 0.53 Ga 0.47 Sb layer having a thickness of 30 nm was grown. Further, the purpose in this embodiment for preventing the oxidation of the outermost surface of the Al 0.53 Ga 0.47 Sb layer, a GaAs cap layer grown on the undoped Al 0.53 Ga 0.47 Sb layer as a semiconductor protective layer.

この薄膜積層体の電子移動度は28000cm2/Vs、シート電子濃度2.16×1012cm-2であった。Snのデルタドープ層がない場合の薄膜積層体では、電子移動度は25300cm2/Vs、シート電子濃度5.9×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snデルタドープ層の効果は非常に大きいことがわかった。実施例1と比較して、電子移動度はやや低下するものの、Snの照射時間を長くすることで、より高いシート電子濃度の特性を得ることができる。 The thin film laminate had an electron mobility of 28000 cm 2 / Vs and a sheet electron concentration of 2.16 × 10 12 cm −2 . In the thin film stack without the Sn delta-doped layer, the electron mobility is 25300 cm 2 / Vs and the sheet electron concentration is 5.9 × 10 11 cm −2. It has a high value, and the effect of the Sn delta doped layer is found to be very large. Although the electron mobility is slightly reduced as compared with Example 1, it is possible to obtain higher sheet electron density characteristics by increasing the Sn irradiation time.

[実施例5]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚35nmのSnをドープしたAl0.53Ga0.47Sb層を成長した。また、本実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をSnドープAl0.53Ga0.47Sb層上に成長した。
[Example 5]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.53 Ga 0.47 Sb layer having a thickness of 600 nm is grown while lowering the substrate temperature to 460 ° C., and then an InAs layer having a thickness of 15 nm is grown while maintaining the substrate temperature at 460 ° C. An Al 0.53 Ga 0.47 Sb layer doped with Sn was grown. Further, in this embodiment in order to prevent oxidation of the outermost surface of the Al 0.53 Ga 0.47 Sb layer, a GaAs cap layer grown on Sn doped Al 0.53 Ga 0.47 Sb layer as a semiconductor protective layer.

この薄膜積層体の電子移動度は24300cm2/Vs、シート電子濃度2.11×1012cm-2であった。Snのドープ層がない場合の薄膜積層体では、電子移動度は25300cm2/Vs、シート電子濃度5.9×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snドープ層の効果は非常に大きいことがわかった。 The thin film laminate had an electron mobility of 24300 cm 2 / Vs and a sheet electron concentration of 2.11 × 10 12 cm −2 . In the thin film stack without the Sn doped layer, the electron mobility is 25300 cm 2 / Vs and the sheet electron concentration is 5.9 × 10 11 cm −2. It has a high value, and the effect of the Sn doped layer was found to be very large.

[実施例6]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚20nmのSnをドープしたAl0.53Ga0.47Sb層を成長した後、膜厚15nmのアンドープのAl0.53Ga0.47Sb層を成長した。また、本実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をSnドープAl0.53Ga0.47Sb層上に成長した。
[Example 6]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.53 Ga 0.47 Sb layer having a thickness of 600 nm is grown while lowering the substrate temperature to 460 ° C., and then an InAs layer having a thickness of 15 nm is grown while maintaining the substrate temperature at 460 ° C. after growing the Al 0.53 Ga 0.47 Sb layer doped with Sn of, and an undoped Al 0.53 Ga 0.47 Sb layer of a thickness of 15 nm. Further, in this embodiment in order to prevent oxidation of the outermost surface of the Al 0.53 Ga 0.47 Sb layer, a GaAs cap layer grown on Sn doped Al 0.53 Ga 0.47 Sb layer as a semiconductor protective layer.

この薄膜積層体の電子移動度は25100cm2/Vs、シート電子濃度1.88×1012cm-2であった。Snのドープ層がない場合の薄膜積層体では、電子移動度は25300cm2/Vs、シート電子濃度5.9×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snドープ層の効果は非常に大きいことがわかった。 The thin film laminate had an electron mobility of 25100 cm 2 / Vs and a sheet electron concentration of 1.88 × 10 12 cm −2 . In the thin film stack without the Sn doped layer, the electron mobility is 25300 cm 2 / Vs and the sheet electron concentration is 5.9 × 10 11 cm −2. It has a high value, and the effect of the Sn doped layer was found to be very large.

[実施例7]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープのAl0.53Ga0.47Sb層を成長した後、膜厚30nmのSnをドープしたAl0.53Ga0.47Sb層を成長した。また、本実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をSnドープAl0.53Ga0.47Sb層上に成長した。
[Example 7]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.53 Ga 0.47 Sb layer having a film thickness of 600 nm is grown while lowering the substrate temperature to 460 ° C., and then an InAs layer having a film thickness of 15 nm is grown while maintaining the substrate temperature at 460 ° C. After growing the undoped Al 0.53 Ga 0.47 Sb layer, an Al 0.53 Ga 0.47 Sb layer doped with 30 nm thick Sn was grown. Further, in this embodiment in order to prevent oxidation of the outermost surface of the Al 0.53 Ga 0.47 Sb layer, a GaAs cap layer grown on Sn doped Al 0.53 Ga 0.47 Sb layer as a semiconductor protective layer.

この薄膜積層体の電子移動度は29500cm2/Vs、シート電子濃度1.36×1012cm-2であった。Snのドープ層がない場合の薄膜積層体では、電子移動度は25300cm2/Vs、シート電子濃度5.9×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snドープ層の効果は非常に大きいことがわかった。 The thin film laminate had an electron mobility of 29500 cm 2 / Vs and a sheet electron concentration of 1.36 × 10 12 cm −2 . In the thin film stack without the Sn doped layer, the electron mobility is 25300 cm 2 / Vs and the sheet electron concentration is 5.9 × 10 11 cm −2. It has a high value, and the effect of the Sn doped layer was found to be very large.

[実施例8]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更にその上に膜厚5nmのアンドープのAl0.53Ga0.47Sb層、膜厚15nmのSnをドープしたAl0.53Ga0.47Sb層、膜厚15nmのアンドープのAl0.53Ga0.47Sb層を順次成長した。また、本実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をSnドープAl0.53Ga0.47Sb層上に成長した。
[Example 8]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.53 Ga 0.47 Sb layer having a thickness of 600 nm was grown while lowering the substrate temperature to 460 ° C., and then an InAs layer having a thickness of 15 nm was grown while maintaining the substrate temperature at 460 ° C. undoped Al 0.53 Ga 0.47 Sb layer having a thickness of 5nm, Al 0.53 Ga 0.47 Sb layer doped with Sn with a thickness of 15 nm, were sequentially grown an undoped Al 0.53 Ga 0.47 Sb layer of a thickness of 15 nm. Further, in this embodiment in order to prevent oxidation of the outermost surface of the Al 0.53 Ga 0.47 Sb layer, a GaAs cap layer grown on Sn doped Al 0.53 Ga 0.47 Sb layer as a semiconductor protective layer.

この薄膜積層体の電子移動度は30100cm2/Vs、シート電子濃度1.31×1012cm-2であった。Snのドープ層がない場合の薄膜積層体では、電子移動度は25300cm2/Vs、シート電子濃度5.9×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snドープ層の効果は非常に大きいことがわかった。 The thin film laminate had an electron mobility of 30100 cm 2 / Vs and a sheet electron concentration of 1.31 × 10 12 cm −2 . In the thin film stack without the Sn doped layer, the electron mobility is 25300 cm 2 / Vs and the sheet electron concentration is 5.9 × 10 11 cm −2. It has a high value, and the effect of the Sn doped layer was found to be very large.

[実施例9]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚595nmのアンドープAl0.53Ga0.47Sb層を成長した後、Snのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚5nmのアンドープAl0.53Ga0.47Sb層を成長した。更に、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長した後、膜厚35nmのアンドープAl0.53Ga0.47Sb層を成長した。また、本実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47Sb層上に成長した。
[Example 9]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, after growing an undoped Al 0.53 Ga 0.47 Sb layer with a film thickness of 595 nm while lowering the substrate temperature to 460 ° C., Sn and Sb are simultaneously irradiated for 56 seconds with the Sn cell temperature heated to 950 ° C. Then, a delta-doped layer of Sn was formed, and an undoped Al 0.53 Ga 0.47 Sb layer having a thickness of 5 nm was grown thereon. Further, an InAs layer having a thickness of 15 nm was grown while maintaining the substrate temperature at 460 ° C., and then an undoped Al 0.53 Ga 0.47 Sb layer having a thickness of 35 nm was grown. Further, in order to prevent oxidation of the outermost surface of the Al 0.53 Ga 0.47 Sb layer in this embodiment, the GaAs cap layer grown on the undoped Al 0.53 Ga 0.47 Sb layer as a semiconductor protective layer.

この薄膜積層体の電子移動度は30500cm2/Vs、シート電子濃度1.49×1012cm-2であった。Snのデルタドープ層がない場合の薄膜積層体では、電子移動度は25300cm2/Vs、シート電子濃度5.9×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snデルタドープ層の効果は非常に大きいことがわかった。また、実施例1と比較しても、同等の特性が得られており、InAs電子走行層の下層のAlGaAsSb層も、Snをドープすることで電子供給層として働くことが明らかとなった。 The thin film laminate had an electron mobility of 30500 cm 2 / Vs and a sheet electron concentration of 1.49 × 10 12 cm -2 . In the thin film stack without the Sn delta-doped layer, the electron mobility is 25300 cm 2 / Vs and the sheet electron concentration is 5.9 × 10 11 cm −2. It has a high value, and the effect of the Sn delta doped layer is found to be very large. Further, even when compared with Example 1, the same characteristics were obtained, and it became clear that the AlGaAsSb layer under the InAs electron transit layer also functions as an electron supply layer by doping Sn.

[実施例10]
薄膜形成方法の一例として分子線エピタキシー法(MBE法)を用いた場合について詳細に述べる。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱し表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47Sb層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nmのアンドープAl0.53Ga0.47Sb層を成長した。また、本実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてInAsキャップ層をアンドープAl0.53Ga0.47Sb層上に成長した。
[Example 10]
A case where a molecular beam epitaxy method (MBE method) is used as an example of the thin film forming method will be described in detail. First, the surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.53 Ga 0.47 Sb layer having a film thickness of 600 nm is grown while lowering the substrate temperature to 460 ° C., and then an InAs layer having a film thickness of 15 nm is grown while maintaining the substrate temperature at 460 ° C. An undoped Al 0.53 Ga 0.47 Sb layer of Sn was heated on the Sn cell temperature to 950 ° C., and Sn and Sb were simultaneously irradiated for 56 seconds to form a Sn delta doped layer thereon. An undoped Al 0.53 Ga 0.47 Sb layer having a thickness of 30 nm was grown. For the purpose in the present embodiment to prevent the oxidation of the outermost surface of the Al 0.53 Ga 0.47 Sb layer, an InAs cap layer grown on the undoped Al 0.53 Ga 0.47 Sb layer as a semiconductor protective layer.

この薄膜積層体の電子移動度は29500cm2/Vs、シート電子濃度1.26×1012cm-2であった。Snのデルタドープ層がない場合の薄膜積層体では、電子移動度は23300cm2/Vs、シート電子濃度5.4×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snデルタドープ層の効果は非常に大きいことがわかった。また、実施例1と比較して同等の特性が得られており、キャップ層をInAsにした場合でも、Snデルタドープ層の効果は非常に大きい。 The thin film laminate had an electron mobility of 29500 cm 2 / Vs and a sheet electron concentration of 1.26 × 10 12 cm −2 . In the thin film stack without the Sn delta-doped layer, the electron mobility is 23300 cm 2 / Vs and the sheet electron concentration is 5.4 × 10 11 cm −2 . Therefore, in this embodiment, both the electron mobility and the electron concentration are used. It has a high value, and the effect of the Sn delta doped layer is found to be very large. In addition, the same characteristics as in Example 1 are obtained, and even when the cap layer is made of InAs, the effect of the Sn delta doped layer is very large.

[実施例11]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.65Ga0.35Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.65Ga0.35Sb層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nmのアンドープAl0.65Ga0.35Sb層を成長した。また、本実施例ではAl0.65Ga0.35Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.65Ga0.35Sb層上に成長した。
[Example 11]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.65 Ga 0.35 Sb layer having a thickness of 600 nm is grown while lowering the substrate temperature to 460 ° C., and then an InAs layer having a thickness of 15 nm is grown while maintaining the substrate temperature at 460 ° C. An undoped Al 0.65 Ga 0.35 Sb layer of Sn is heated on the Sn cell temperature to 950 ° C., and Sn and Sb are simultaneously irradiated for 56 seconds to form a Sn delta-doped layer. An undoped Al 0.65 Ga 0.35 Sb layer having a thickness of 30 nm was grown. Further, in order to prevent oxidation of the outermost surface of the Al 0.65 Ga 0.35 Sb layer in this embodiment, the GaAs cap layer grown on the undoped Al 0.65 Ga 0.35 Sb layer as a semiconductor protective layer.

この薄膜積層体の電子移動度は28700cm2/Vs、シート電子濃度1.39×1012cm-2であった。Snのデルタドープ層がない場合の薄膜積層体では、電子移動度は21500cm2/Vs、シート電子濃度5.1×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snデルタドープ層の効果は非常に大きいことがわかった。また、実施例1と比較して、電子移動度はやや低下するものの、Snデルタドープ層の効果は非常に大きい。 The thin film laminate had an electron mobility of 28700 cm 2 / Vs and a sheet electron concentration of 1.39 × 10 12 cm −2 . In the thin film stack without the Sn delta doped layer, the electron mobility is 21500 cm 2 / Vs and the sheet electron concentration is 5.1 × 10 11 cm −2. It has a high value, and the effect of the Sn delta doped layer is found to be very large. In addition, although the electron mobility is slightly lowered as compared with Example 1, the effect of the Sn delta doped layer is very large.

[実施例12]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.8Ga0.2Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.8Ga0.2Sb層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nmのアンドープAl0.8Ga0.2Sb層を成長した。また、本実施例ではAl0.8Ga0.2Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.8Ga0.2Sb層上に成長した。
[Example 12]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.8 Ga 0.2 Sb layer having a thickness of 600 nm is grown while lowering the substrate temperature to 460 ° C., and then an InAs layer having a thickness of 15 nm is grown while maintaining the substrate temperature at 460 ° C. An undoped Al 0.8 Ga 0.2 Sb layer of Sn was heated on the Sn cell temperature to 950 ° C., and Sn and Sb were irradiated at the same time for 56 seconds to form a Sn delta doped layer thereon. A 30 nm thick undoped Al 0.8 Ga 0.2 Sb layer was grown. Further, in order to prevent oxidation of the outermost surface of the Al 0.8 Ga 0.2 Sb layer in this embodiment, the GaAs cap layer grown on the undoped Al 0.8 Ga 0.2 Sb layer as a semiconductor protective layer.

この薄膜積層体の電子移動度は25700cm2/Vs、シート電子濃度1.41×1012cm-2であった。Snのデルタドープ層がない場合の薄膜積層体では、電子移動度は17100cm2/Vs、シート電子濃度4.1×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snデルタドープ層の効果は非常に大きいことがわかった。また、実施例1と比較して、電子移動度はやや低下するものの、Snデルタドープ層の効果は非常に大きい。 The thin film laminate had an electron mobility of 25700 cm 2 / Vs and a sheet electron concentration of 1.41 × 10 12 cm −2 . In the thin film stack without the Sn delta-doped layer, the electron mobility is 17100 cm 2 / Vs and the sheet electron concentration is 4.1 × 10 11 cm −2 . Therefore, in this example, both the electron mobility and the electron concentration are used. It has a high value, and the effect of the Sn delta doped layer is found to be very large. In addition, although the electron mobility is slightly lowered as compared with Example 1, the effect of the Sn delta doped layer is very large.

[実施例13]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47As0.13Sb0.87層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47As0.13Sb0.87層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nmのアンドープAl0.53Ga0.47As0.13Sb0.87層を成長した。また、本実施例ではAl0.53Ga0.47As0.13Sb0.87層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47As0.13Sb0.87層上に成長した。
[Example 13]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.53 Ga 0.47 As 0.13 Sb 0.87 layer having a thickness of 600 nm is grown while the substrate temperature is lowered to 460 ° C., and then an InAs layer having a thickness of 15 nm is grown while the substrate temperature is maintained at 460 ° C. An undoped Al 0.53 Ga 0.47 As 0.13 Sb 0.87 layer with a thickness of 5 nm is formed, and a Sn delta doped layer is formed by simultaneously irradiating Sn and Sb for 56 seconds with the Sn cell temperature heated to 950 ° C. An undoped Al 0.53 Ga 0.47 As 0.13 Sb 0.87 layer having a thickness of 30 nm was grown thereon. For the purpose in the present embodiment to prevent the oxidation of the outermost surface of the Al 0.53 Ga 0.47 As 0.13 Sb 0.87 layer, the GaAs cap layer grown on the undoped Al 0.53 Ga 0.47 As 0.13 Sb 0.87 layer on the semiconductor protective layer.

この薄膜積層体の電子移動度は23000cm2/Vs、シート電子濃度1.67×1012cm-2であった。Snのデルタドープ層がない場合の薄膜積層体では、電子移動度は15800cm2/Vs、シート電子濃度3.2×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snデルタドープ層の効果は非常に大きいことがわかった。また、実施例1と比較して、電子移動度はやや低下するものの、Snデルタドープ層の効果は非常に大きい。 The thin film laminate had an electron mobility of 23000 cm 2 / Vs and a sheet electron concentration of 1.67 × 10 12 cm −2 . In the thin film stack without the Sn delta-doped layer, the electron mobility is 15800 cm 2 / Vs and the sheet electron concentration is 3.2 × 10 11 cm −2 . Therefore, in this example, both the electron mobility and the electron concentration are used. It has a high value, and the effect of the Sn delta doped layer is found to be very large. In addition, although the electron mobility is slightly lowered as compared with Example 1, the effect of the Sn delta doped layer is very large.

[実施例14]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47As0.13Sb0.87層を成長した後、基板温度を460℃に保持しながら膜厚30nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47As0.13Sb0.87層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nm のアンドープAl0.53Ga0.47As0.13Sb0.87層を成長した。また、本実施例ではAl0.53Ga0.47As0.13Sb0.87層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47As0.13Sb0.87層上に成長した。
[Example 14]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.53 Ga 0.47 As 0.13 Sb 0.87 layer having a thickness of 600 nm was grown while the substrate temperature was lowered to 460 ° C., and then an InAs layer having a thickness of 30 nm was grown while the substrate temperature was maintained at 460 ° C. An undoped Al 0.53 Ga 0.47 As 0.13 Sb 0.87 layer with a thickness of 5 nm is formed, and a Sn delta doped layer is formed by simultaneously irradiating Sn and Sb for 56 seconds with the Sn cell temperature heated to 950 ° C. An undoped Al 0.53 Ga 0.47 As 0.13 Sb 0.87 layer having a thickness of 30 nm was grown thereon. For the purpose in the present embodiment to prevent the oxidation of the outermost surface of the Al 0.53 Ga 0.47 As 0.13 Sb 0.87 layer, the GaAs cap layer grown on the undoped Al 0.53 Ga 0.47 As 0.13 Sb 0.87 layer on the semiconductor protective layer.

この薄膜積層体の電子移動度は24700cm2/Vs、シート電子濃度1.86×1012cm-2であった。Snのデルタドープ層がない場合の薄膜積層体では、電子移動度は21300cm2/Vs、シート電子濃度5.6×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snデルタドープ層の効果は非常に大きいことがわかった。また、実施例13と比較して、より高い電子移動度、シート電子濃度を得ることができる。 The thin film laminate had an electron mobility of 24700 cm 2 / Vs and a sheet electron concentration of 1.86 × 10 12 cm -2 . In the thin film stack without the Sn delta-doped layer, the electron mobility is 21300 cm 2 / Vs and the sheet electron concentration is 5.6 × 10 11 cm −2 . Therefore, in this embodiment, both the electron mobility and the electron concentration are used. It has a high value, and the effect of the Sn delta doped layer is found to be very large. Compared to Example 13, higher electron mobility and sheet electron concentration can be obtained.

[実施例15]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47As0.3Sb0.7層を成長した後、基板温度を460℃に保持しながら膜厚15nmのIn0.8Ga0.2As層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47As0.3Sb0.7層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nmのアンドープAl0.53Ga0.47As0.3Sb0.7層を成長した。また、本実施例ではAl0.53Ga0.47As0.3Sb0.7層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47As0.3Sb0.7層上に成長した。
[Example 15]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.53 Ga 0.47 As 0.3 Sb 0.7 layer having a thickness of 600 nm was grown while lowering the substrate temperature to 460 ° C., and then an In 0.8 Ga 0.2 As layer having a thickness of 15 nm was maintained while maintaining the substrate temperature at 460 ° C. Then, an undoped Al 0.53 Ga 0.47 As 0.3 Sb 0.7 layer having a thickness of 5 nm is further grown, and Sn and Sb are simultaneously irradiated for 56 seconds with the Sn cell temperature heated to 950 ° C. A delta-doped layer was formed, and an undoped Al 0.53 Ga 0.47 As 0.3 Sb 0.7 layer having a thickness of 30 nm was grown thereon. For the purpose in the present embodiment to prevent the oxidation of the outermost surface of the Al 0.53 Ga 0.47 As 0.3 Sb 0.7 layer, the GaAs cap layer grown on the undoped Al 0.53 Ga 0.47 As 0.3 Sb 0.7 layer on the semiconductor protective layer.

この薄膜積層体の電子移動度は11300cm2/Vs、シート電子濃度1.42×1012cm-2であった。Snのデルタドープ層がない場合の薄膜積層体では、電子移動度は5600cm2/Vs、シート電子濃度5×1010cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snデルタドープ層の効果は非常に大きいことがわかった。また、実施例1と比較して、電子移動度は低下するものの、Snデルタドープ層の効果は非常に大きい。 The thin film laminate had an electron mobility of 11300 cm 2 / Vs and a sheet electron concentration of 1.42 × 10 12 cm −2 . In the thin film stack without the Sn delta-doped layer, the electron mobility is 5600 cm 2 / Vs and the sheet electron concentration is 5 × 10 10 cm −2 . In this example, both the electron mobility and the electron concentration are high. The effect of the Sn delta doped layer was found to be very large. In addition, although the electron mobility is reduced as compared with Example 1, the effect of the Sn delta doped layer is very large.

[実施例16]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47As0.2Sb0.8層を成長した後、基板温度を460℃に保持しながら膜厚15nmのIn0.8Ga0.2As層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47As0.2Sb0.8層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nm のアンドープAl0.53Ga0.47As0.2Sb0.8層を成長した。また、本実施例ではAl0.53Ga0.47As0.2Sb0.8層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47As0.2Sb0.8層上に成長した。
[Example 16]
As an example of the thin film forming method, a case where a molecular beam epitaxy method (MBE method) is used will be described below. First, surface oxygen is desorbed by heating at 630 ° C. while irradiating a semi-insulating GaAs (100) substrate with As. After the substrate temperature is lowered to 580 ° C. as it is, a GaAs buffer layer having a thickness of 70 nm is grown, and further, a GaAs buffer layer having a thickness of 35 nm is grown while the substrate temperature is lowered to 530 ° C. Next, an undoped Al 0.53 Ga 0.47 As 0.2 Sb 0.8 layer having a thickness of 600 nm was grown while the substrate temperature was lowered to 460 ° C., and then an In 0.8 Ga 0.2 As layer having a thickness of 15 nm was maintained while maintaining the substrate temperature at 460 ° C. Then, an undoped Al 0.53 Ga 0.47 As 0.2 Sb 0.8 layer having a thickness of 5 nm is further grown, and Sn and Sb are simultaneously irradiated for 56 seconds with the Sn cell temperature heated to 950 ° C. A delta-doped layer was formed, and an undoped Al 0.53 Ga 0.47 As 0.2 Sb 0.8 layer having a thickness of 30 nm was grown thereon. For the purpose in the present embodiment to prevent the oxidation of the outermost surface of the Al 0.53 Ga 0.47 As 0.2 Sb 0.8 layer, the GaAs cap layer grown on the undoped Al 0.53 Ga 0.47 As 0.2 Sb 0.8 layer on the semiconductor protective layer.

この薄膜積層体の電子移動度は11700cm2/Vs、シート電子濃度1.29×1012cm-2であった。Snのデルタドープ層がない場合の薄膜積層体では、電子移動度は8100cm2/Vs、シート電子濃度2.4×1011cm-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Snデルタドープ層の効果は非常に大きいことがわかった。また、実施例1と比較して、電子移動度はやや低下するものの、Snデルタドープ層の効果は非常に大きい。 The thin film laminate had an electron mobility of 11700 cm 2 / Vs and a sheet electron concentration of 1.29 × 10 12 cm −2 . In the thin film stack without the Sn delta-doped layer, the electron mobility is 8100 cm 2 / Vs and the sheet electron concentration is 2.4 × 10 11 cm −2 . Therefore, in this embodiment, both the electron mobility and the electron concentration are used. It has a high value, and the effect of the Sn delta doped layer is found to be very large. In addition, although the electron mobility is slightly lowered as compared with Example 1, the effect of the Sn delta doped layer is very large.

本発明による高電子移動度トランジスタ(HEMT)の一実施形態を説明するための断面図である。It is sectional drawing for demonstrating one Embodiment of the high electron mobility transistor (HEMT) by this invention. Snデルタドープ層の位置(InAsとAl0.53Ga0.47Sb層との界面からの距離)と薄膜積層体のシート電子濃度の関係をグラフに示した図である。Position of the Sn delta doped layer is a diagram showing a graph and a sheet electron concentration of the relationship of the thin film stack (distance from the interface between the InAs and Al 0.53 Ga 0.47 Sb layer). Snを照射した時間と薄膜積層体のシート電子濃度の関係をグラフに示した図である。It is the figure which showed the relationship between the time which irradiated Sn, and the sheet electron density | concentration of a thin film laminated body in the graph. 薄膜積層体のシート電子濃度と電子移動度の関係をグラフに示した図である。It is the figure which showed the relationship between the sheet electron density | concentration and electron mobility of a thin film laminated body on the graph. 薄膜積層体のSnデルタドープ層の位置(InAsとAl0.53Ga0.47Sb層との界面からの距離)と電子移動度の関係をグラフに示した図である。It illustrates in a graph and the electron mobility of the relationship (the distance from the interface between InAs and Al 0.53 Ga 0.47 Sb layer) position of the Sn delta doped layer of the thin film stack. 作製したホール素子の構造を示す断面図である。It is sectional drawing which shows the structure of the produced Hall element. 作製したホール素子の構造を示す上面図である。It is a top view which shows the structure of the produced Hall element. 作製した磁気抵抗素子の構造を示す断面図である。It is sectional drawing which shows the structure of the produced magnetoresistive element. 作製した磁気抵抗素子の構造を示す上面図である。It is a top view which shows the structure of the produced magnetoresistive element. 本発明による高電子移動度トランジスタ(HEMT)の製造方法を説明するためのフローチャートを示す図である。It is a figure which shows the flowchart for demonstrating the manufacturing method of the high electron mobility transistor (HEMT) by this invention.

符号の説明Explanation of symbols

1 基板
2 第1のAlyGa1-yAszSb1-z
3 InxGa1-xAs電子走行層
4 第2のAlyGa1-yAszSb1-z
5 ソース電極、
6 ソース電極5とドレイン電極7の間に設けられたゲート電極
7 ドレイン電極
8 薄膜積層体
9 オーミック電極
10 短絡電極
1 substrate 2 first Al y Ga 1-y As z Sb 1-z layer 3 In x Ga 1-x As electron transit layer 4 second Al y Ga 1-y As z Sb 1-z layer 5 source electrode ,
6 Gate electrode 7 provided between source electrode 5 and drain electrode 7 Drain electrode 8 Thin film laminate 9 Ohmic electrode 10 Short-circuit electrode

Claims (12)

InxGa1-xAs層(0≦x≦1)とAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、
少なくとも1層以上の前記AlyGa1-yAszSb1-z層にはSnがドープされており、電子走行層である前記InxGa1-xAs層への電子供給層となっていることを特徴とする半導体デバイス。
At least one heterojunction between the In x Ga 1-x As layer (0 ≦ x ≦ 1) and the Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1). A semiconductor device comprising:
At least one of the Al y Ga 1-y As z Sb 1-z layers is doped with Sn, and serves as an electron supply layer to the In x Ga 1-x As layer, which is an electron transit layer. A semiconductor device characterized by comprising:
前記AlyGa1-yAszSb1-z層中には、SnがドープされたAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)が設けられていることを特徴とする請求項1に記載の半導体デバイス。 In the Al y Ga 1-y As z Sb 1-z layer, there is an Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1) doped with Sn. The semiconductor device according to claim 1, wherein the semiconductor device is provided. 前記AlyGa1-yAszSb1-z層中には、Snのデルタドープ層が設けられていることを特徴とする請求項1に記載の半導体デバイス。 The semiconductor device according to claim 1, wherein a delta-doped layer of Sn is provided in the Al y Ga 1-y As z Sb 1-z layer. InxGa1-xAs層(0≦x≦1)とAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、
基板と、該基板上に設けられた第1のAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)と、該第1のAlyGa1-yAszSb1-z層の上に設けられた電子走行層としてのInxGa1-xAs層(0≦x≦1)と、該InxGa1-xAs層の上に設けられた第2のAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)とを備え、
前記第1又は第2のAlyGa1-yAszSb1-z層のうち、少なくとも一方のAlyGa1-yAszSb1-z層にはSnがドープされており、前記InxGa1-xAs層への電子供給層となっていることを特徴とする半導体デバイス。
At least one heterojunction between the In x Ga 1-x As layer (0 ≦ x ≦ 1) and the Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1). A semiconductor device comprising:
A substrate, a first Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1) provided on the substrate, and the first Al y Ga 1− in x Ga 1-x as layer as an electron transit layer formed on the y as z Sb 1-z layer (0 ≦ x ≦ 1), provided on said in x Ga 1-x as layer A second Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1),
Of the first or second Al y Ga 1 -y As z Sb 1 -z layer, at least one Al y Ga 1 -y As z Sb 1 -z layer is doped with Sn, and the In A semiconductor device which is an electron supply layer to the x Ga 1-x As layer.
前記AlyGa1-yAszSb1-z層中には、SnがドープされたAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)が設けられていることを特徴とする請求項4に記載の半導体デバイス。 In the Al y Ga 1-y As z Sb 1-z layer, there is an Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1) doped with Sn. The semiconductor device according to claim 4, wherein the semiconductor device is provided. 前記AlyGa1-yAszSb1-z層中には、Snのデルタドープ層が設けられていることを特徴とする請求項4に記載の半導体デバイス。 The semiconductor device according to claim 4, wherein a Sn delta-doped layer is provided in the Al y Ga 1-y As z Sb 1 -z layer. 前記InxGa1-xAsと前記SnがドープされたAlyGa1-yAszSb1-z層との間にある、Snがドープされていない前記AlyGa1-yAszSb1-z層の膜厚は、2.5nm以上20nm以下であることを特徴とする請求項2又は5に記載の半導体デバイス。 Between the In x Ga 1-x As and the Sn-doped Al y Ga 1-y As z Sb 1-z layer, the Al y Ga 1-y As z Sb undoped with Sn 6. The semiconductor device according to claim 2, wherein the thickness of the 1-z layer is 2.5 nm or more and 20 nm or less. 前記InxGa1-xAsと前記デルタドープ層との間にある、Snがドープされていない前記AlyGa1-yAszSb1-z層の膜厚は、2.5nm以上20nm以下であることを特徴とする請求項3又は6に記載の半導体デバイス。 The film thickness of the Al y Ga 1 -y As z Sb 1 -z layer, which is not doped with Sn, between the In x Ga 1 -x As and the delta doped layer is 2.5 nm or more and 20 nm or less. The semiconductor device according to claim 3, wherein the semiconductor device is provided. InxGa1-xAs層(0≦x≦1)とAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)とのヘテロ接合を少なくとも一つ有する半導体デバイスの製造方法であって、
基板上に、アンドープの第1のAlyGa1-yAszSb1-z(0≦y≦1、0≦z<1)層を形成する工程と、該第1のAlyGa1-yAszSb1-z層の上に、電子走行層としてのInxGa1-xAs層(0≦x≦1)を形成する工程と、該InxGa1-xAs層の上に、アンドープの第2のAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)を形成する工程と、該AlyGa1-yAszSb1-z層の上にSnのデルタドープ層を形成する工程と、該Snのデルタドープ層の上にアンドープの第3のAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)を形成する工程とを有することを特徴とする半導体デバイスの製造方法。
At least one heterojunction between the In x Ga 1-x As layer (0 ≦ x ≦ 1) and the Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1). A method for manufacturing a semiconductor device comprising:
Forming an undoped first Al y Ga 1-y As z Sb 1-z (0 ≦ y ≦ 1, 0 ≦ z <1) layer on the substrate; and the first Al y Ga 1− on the y as z Sb 1-z layer to form in x Ga 1-x as layer as an electron transit layer (0 ≦ x ≦ 1), on top of the in x Ga 1-x as layer Forming an undoped second Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ z <1), and the Al y Ga 1-y As z Sb 1- forming a Sn delta-doped layer on the z- layer, and an undoped third Al y Ga 1-y As z Sb 1-z layer (0 ≦ y ≦ 1, 0 ≦ on the Sn delta-doped layer) and a step of forming z <1).
前記デルタドープ層を形成する工程は、分子線エピタキシー法によりSnとSbとを同時に、若しくはSnとAsとSbとを同時に照射することを特徴とする請求項9に記載の半導体デバイスの製造方法。   10. The method of manufacturing a semiconductor device according to claim 9, wherein the step of forming the delta doped layer irradiates Sn and Sb simultaneously or Sn, As and Sb simultaneously by a molecular beam epitaxy method. 請求項1乃至8のいずれかに記載の半導体デバイスと、前記半導体デバイス上にオーミック接合されたソース電極及びドレイン電極と、前記半導体デバイス上に設けられたゲート電極とを備えることを特徴とする高電子移動度トランジスタ。   A semiconductor device according to any one of claims 1 to 8, a source electrode and a drain electrode that are ohmic-bonded on the semiconductor device, and a gate electrode provided on the semiconductor device. Electron mobility transistor. 請求項1乃至8のいずれかに記載の半導体デバイスと、前記半導体デバイス上に形成されたオーミック電極とを備えることを特徴とする磁気センサ。   A magnetic sensor comprising: the semiconductor device according to claim 1; and an ohmic electrode formed on the semiconductor device.
JP2007203369A 2007-08-03 2007-08-03 High electron mobility transistor Expired - Fee Related JP5526353B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007203369A JP5526353B2 (en) 2007-08-03 2007-08-03 High electron mobility transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007203369A JP5526353B2 (en) 2007-08-03 2007-08-03 High electron mobility transistor

Publications (2)

Publication Number Publication Date
JP2009038307A true JP2009038307A (en) 2009-02-19
JP5526353B2 JP5526353B2 (en) 2014-06-18

Family

ID=40439936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007203369A Expired - Fee Related JP5526353B2 (en) 2007-08-03 2007-08-03 High electron mobility transistor

Country Status (1)

Country Link
JP (1) JP5526353B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225906A (en) * 2009-03-24 2010-10-07 Asahi Kasei Electronics Co Ltd Field-effect transistor, and method of manufacturing the same
JP2012043937A (en) * 2010-08-18 2012-03-01 Nippon Telegr & Teleph Corp <Ntt> Field effect transistor
JP2015035482A (en) * 2013-08-08 2015-02-19 旭化成エレクトロニクス株式会社 Magnetic sensor, and manufacturing method of magnetic sensor
JP2015231032A (en) * 2014-06-06 2015-12-21 日本電信電話株式会社 Semiconductor device and manufacturing method for the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246342A (en) * 1989-03-20 1990-10-02 Fujitsu Ltd Semiconductor device
JPH0590301A (en) * 1991-03-28 1993-04-09 Asahi Chem Ind Co Ltd Field effect transistor
JPH08186271A (en) * 1994-12-28 1996-07-16 Nec Corp Manufacturing method for tunnel transistor
JPH08306909A (en) * 1995-04-28 1996-11-22 Asahi Chem Ind Co Ltd Ingaas field effect transistor
JPH11186631A (en) * 1997-12-19 1999-07-09 Hitachi Ltd Hall element, semiconductor device and electronic device having rotating mechanism
JP2001144110A (en) * 1999-11-16 2001-05-25 Nec Corp Semiconductor device and manufacturing therefor
JP2003133333A (en) * 2001-10-25 2003-05-09 Murata Mfg Co Ltd Heterojunction field effect transistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246342A (en) * 1989-03-20 1990-10-02 Fujitsu Ltd Semiconductor device
JPH0590301A (en) * 1991-03-28 1993-04-09 Asahi Chem Ind Co Ltd Field effect transistor
JPH08186271A (en) * 1994-12-28 1996-07-16 Nec Corp Manufacturing method for tunnel transistor
JPH08306909A (en) * 1995-04-28 1996-11-22 Asahi Chem Ind Co Ltd Ingaas field effect transistor
JPH11186631A (en) * 1997-12-19 1999-07-09 Hitachi Ltd Hall element, semiconductor device and electronic device having rotating mechanism
JP2001144110A (en) * 1999-11-16 2001-05-25 Nec Corp Semiconductor device and manufacturing therefor
JP2003133333A (en) * 2001-10-25 2003-05-09 Murata Mfg Co Ltd Heterojunction field effect transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225906A (en) * 2009-03-24 2010-10-07 Asahi Kasei Electronics Co Ltd Field-effect transistor, and method of manufacturing the same
JP2012043937A (en) * 2010-08-18 2012-03-01 Nippon Telegr & Teleph Corp <Ntt> Field effect transistor
JP2015035482A (en) * 2013-08-08 2015-02-19 旭化成エレクトロニクス株式会社 Magnetic sensor, and manufacturing method of magnetic sensor
JP2015231032A (en) * 2014-06-06 2015-12-21 日本電信電話株式会社 Semiconductor device and manufacturing method for the same

Also Published As

Publication number Publication date
JP5526353B2 (en) 2014-06-18

Similar Documents

Publication Publication Date Title
US7019336B2 (en) Semiconductor device and method for manufacturing the same
EP0531550B1 (en) Field effect transistor
US9269784B2 (en) Gallium arsenide based device having a narrow band-gap semiconductor contact layer
JP3086748B2 (en) High electron mobility transistor
JP2012043965A (en) Semiconductor device and method of manufacturing the semiconductor device
JP5526353B2 (en) High electron mobility transistor
JP5451750B2 (en) Semiconductor device
JP3177951B2 (en) Field effect transistor and method of manufacturing the same
JP3200142B2 (en) Field-effect transistor
JP2009060042A (en) Semiconductor device
JP2005005646A (en) Semiconductor device
JPH08306909A (en) Ingaas field effect transistor
KR100282996B1 (en) Field effect transistor
JP3667331B2 (en) HETERO FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND TRANSMITTING / RECEIVING DEVICE EQUIPPED WITH THE SAME
JP4922979B2 (en) Semiconductor substrate
JP5504428B2 (en) Field effect transistor and manufacturing method thereof
JPH09237889A (en) Semiconductor crystal laminate and semiconductor device using the laminate
KR102543619B1 (en) Metal oxide semiconductor device and manufacturing method thereof
JP2008218598A (en) Compound semiconductor device
JP3256941B2 (en) Compound semiconductor surface treatment method
JP2006114659A (en) Field effect transistor
JP4243593B2 (en) HETERO FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND TRANSMITTING / RECEIVING APPARATUS EQUIPPED
JP2903875B2 (en) Compound semiconductor transistor wafer and compound semiconductor transistor
WO2023107106A1 (en) Dynamic threshold voltage control of power amplifiers
Zheng et al. Optimization of InxGa1− xP/In0. 2Ga0. 8As/GaAs high electron mobility transistor structures grown by solid source molecular beam epitaxy

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140320

R150 Certificate of patent or registration of utility model

Ref document number: 5526353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees