JPH0224631B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は消耗性電極を用いて溶接を行うアーク
溶接機に関する。

従来の技術 消耗性電極を用いるアーク溶接機においては、
消耗性電極が母材に接触したときから、アークが
再発生するまでの間に、多量のスパツタが発生す
る。このスパツタを、溶接回路と直列にインダク
タンスを挿入することで、ある程度抑制できるこ
とは、すでに知られている。

発明が解決しようとする課題 従来のアーク溶接機においては、スパツタを抑
制するためのインダクタンスは、鉄心にコイルを
巻付けた構造のものであり、溶接機の容積のかな
りの部分を占めるとともに、コスト面でも大きな
比率を持つていた。また、同一の溶接機で溶接法
を初替える場合においては、第１図に示すよう
に、各々の溶接法に適したインダクタンスL₁，
L₂をタツプなどで切替えるように構成されてお
り、材料面でも大きな無駄であつた。なお、第１
図において、１は主回路制御部である。

本発明は上記の点に鑑み、小型化とコストダウ
ンとを図ることのできるアーク溶接機を得ること
を目的とする。

課題を解決するための手段 本発明のアーク溶接機は、消耗性電極が母材に
接触したことを検出する短絡検出回路と、接触後
流れ始める短絡電流の初期値に対応したアナログ
量を出力する短絡初期電流検出回路と、短絡検出
回路からの信号により短絡電流を初期値から次第
に増加させるように制御する短絡電流制御回路
と、この短絡電流制御回路により制御される短絡
電流の増加程度を任意の時定数に設定する時定数
設定回路とを有する。

作 用 短絡初期電流検出回路が消耗性電極の母材接触
により流れ始める短絡電流の初期値に対応したア
ナログ量を出力すると、短絡電流制御回路が短絡
検出回路からの信号により短絡電流を初期値から
次第に増加させるように制御する。この短絡電流
制御回路により制御される短絡電流の増加程度を
時定数設定回路が任意の時定数に設定可能であ
る。したがつて、溶接中に短絡状態が発生して、
短絡電流が流れ始め、短絡検出回路から検出信号
が出力されると、短絡初期電流検出回路はこの信
号により短絡開始直後のアーク電流を検出し、短
絡電流制御回路が短絡検出信号の発生した時点よ
り短絡初期電流検出回路の検出したアナログ量を
初期値として短絡電流を次第に増加させるように
制御し、その電流増加率を時定数設定回路の設定
値に応じて任意に設定することができるので、短
絡検出時点よりの制御遅れや制御の不連続性もな
く、従来のように大きなインダクタンスを用いる
ことなく、簡単な電子回路で同等の動作性能が実
現される。

実施例 以下、本発明の一実施例について第２図を参照
しながら説明する。

第２図において、破線イで囲まれた部分以外は
一般的なトランジスタ式溶接機の構成を示してお
り、変圧器、平滑回路を含む電源回路２、溶接機
出力を制御する出力制御用トランジスタTr₁、出
力制御用トランジスタTr₁の駆動回路３、出力制
御用トランジスタTr₁の保護と溶接機出力の平滑
化のためのリアクトルL₃、このリアクトルL₃の
エネルギーを有効に利用するフライホイールダイ
オードD₁および溶接出力電流を検出するシヤン
トSHから構成されている。

さらに、消耗電極１１は、送給モータ（図示せ
ず）によつて駆動される送給ローラ１３により送
給され、給電部１２を介して出力端子＋に接続さ
れる。母材９は出力端子−に接続され、溶接アー
ク１０が消耗電極１１と母材９の間に発生し、溶
接が行われる。

破線イに囲まれた部分が本発明の特徴部分であ
り、溶接出力電圧を分圧して分圧信号を得るため
の抵抗器R₁，R₂、分圧信号から溶接状態がアー
ク状態か短絡状態かを判別する基準値を設定する
抵抗器R₇、ツエナーダイオードZD₁、分圧信号と
基準値が入力されアーク状態と短絡状態とを弁別
する比較器４よりなる短絡検出回路１４と、シヤ
ントSHで検出された溶接出力電流を増幅する抵
抗器R₄，R₅、演算増幅器５よりなる溶接電流増
幅回路と、前記短絡検出回路１４の出力状態に応
じてオン、オフ動作をして演算増幅器５の出力と
コンデンサC₁の接続を入切するアナログスイツ
チS₁、コンデンサC₁よりなる短絡初期電流検出
回路１５と、直流電源＋Ｂに接続されてコンデン
サC₁の充電経路となり、同時に充電時定数を設
定する可変抵抗器VR₂、前記コンデンサC₁より
なる時定数回路１６と、前記短絡検出回路１４の
出力状態に応じて回路接続がＡ−Ｃ、Ｂ−Ｃと切
り替わるアナログスイツチS₂と、前記電流検出回
路の出力である演算増幅器５の出力信号と前記ア
ナログスイツチS₂の端子Ｃの信号とを比較する比
較器６、波形ロに示す矩形波信号と前記比較器６
の出力信号の論理積をとる論理積回路７、論理積
回路７の出力信号を増幅するトランジスタTr₂よ
りなる短絡電流制御回路１７で構成されている。

この構成の装置の動作について、第３図を参照
して説明する。溶接が開始されると、出力端子＋
に接続された消耗電極１１と出力端子−に接続さ
れた母材９との間で、短絡状態とアーク状態が交
互に発生する。短絡検出回路１４において、比較
器４には第３図Ａに示す溶接電圧を抵抗器R₁，
R₂で分圧された電圧と、ツエナーダイオード
ZD₁、抵抗器R₇で決められる基準電圧が入力さ
れ、この両電圧を比較することによつて短絡状態
とアーク状態とを判別する。第２図においては、
短絡検出回路１４の出力、すなわち比較器４の出
力は、短絡状態ではＨレベルに、またアーク状態
ではＬレベルとなつている。

シヤントSHで検出された溶接出力電流は抵抗
器R₄，R₅、演算増幅器５よりなる溶接電流増幅
回路で増幅され、その出力は短絡初期電流検出回
路１５と短絡電流制御回路１７とに入力される。

短絡初期電流検出回路１５において、アナログ
スイツチS₁は溶接機出力が短絡状態、すなわち短
絡検出回路１４の出力がＨレベルのときオフとな
り、溶接機出力がアーク状態、すなわち短絡検出
回路１４の出力がＬレベルのときオンとなるよう
構成されている。したがつて、溶接機出力がアー
ク状態の場合には、溶接電流増幅回路の演算増幅
器５の出力がアナログスイツチS₁を経てコンデン
サC₁に印加される。この場合、コンデンサC₁に
直列に接続されている抵抗は主にアナログスイツ
チS₁のオン時のオン抵抗器で、たかだかその値は
数十オームにすぎない。コンデンサC₁の容量を
適当に選ぶことにより、コンデンサC₁の端子電
圧が演算増幅器５の出力にわずかな時定数の遅れ
をもつて追随する。

また、電源＋Ｂに接続され、他端がコンデンサ
C₁に接続されている可変抵抗器VR₂を流れる電
流は、演算増幅器５が電圧源として動作している
ため、コンデンサC₁の動作になんら影響しない。
前述した時定数は溶接電流の変化速度に比較して
無視できる程度の小さなものであるため、コンデ
ンサC₁の端子電圧は溶接電流の変化に対応した
電圧となつている。

したがつて、溶接機出力がアーク状態から短絡
状態に変化したとき、アナログスイツチS₁はオフ
となり、演算増幅器８は高入力抵抗のバツフアを
構成しているため、コンデンサC₁には放電経路
がなくなり、コンデンサC₁の端子電圧は、溶接
機出力が短絡状態になつたときの溶接電流値、す
なわち短絡初期電流値を増幅した演算増幅器５の
出力値であるアナログ量に充電されたまま保持さ
れることになる。

時定数設定回路１６は、溶接機出力が短絡状態
となり、アナログスイツチS₁がオフとなると同時
に動作を開始し、コンデンサC₁は短絡初期電流
に相当するアナログ量に充電された状態から電源
＋Ｂより可変抵抗器VR₂を経て充電が開始され、
コンデンサC₁と可変抵抗器VR₂の値により定ま
る時定数で端子電圧は上昇して行く。前記時定数
は可変抵抗器VR₂の値を変化させれば任意に選定
できる。

また、電源＋Ｂの特性を電圧源、電流源などの
特性とすることもでき、コンデンサC₁の端子電
圧の上昇特性を変えることもできる。演算増幅器
８は前述したとおり入力された信号をそのまま出
力するバツフアであり、短絡初期電流検出回路の
信号をそのまま出力し、アナログスイツチS₂の端
子Ａに入力している。アナログスイツチS₂におい
ては、端子Ｄに加えられる短絡検出回路１４の信
号により、溶接機出力が短絡状態のとき端子Ａと
端子Ｃとが接続され、アーク状態のとき端子Ｂと
端子Ｃとが接続される構成となつている。

第３図Ｂに端子Ｃに出力される信号波形を示
す。図において、ハで示す期間が溶接出力の短絡
期間で、この期間において端子Ｃの信号は時定数
設定回路１６の出力信号と一致し、第３図Ｂの
V₁，V₂，V₃で示した短絡初期電流値に対応した
初期値から時定数設定回路１６の時定数で決まる
増加割合で増加している。期間ハ以外において
は、端子Ｃが端子Ｂに接続されているため、電源
＋Ｂを可変抵抗器VR₁で分圧した一定電圧とな
り、図中V₀で示した。

次に、溶接機出力が短絡状態における短絡電流
制御回路１７の回路動作を説明する。短絡電流制
御回路１７には前記端子Ｃからの信号と演算増幅
器５からの信号とが入力され、比較器６で比較さ
れる。溶接電流信号、すなわち演算増幅器５の出
力電圧が、時定数設定回路１６からの信号、すな
わち端子Ｃの出力電圧より高ければ、比較器６は
論理積回路７にＬレベル信号（Ｌ信号）を送り、
論理積回路７はつねにＬ信号を出力する。したが
つて、トランジスタTr₂はオフとなる。駆動回路
３は、トランジスタTr₂がオフのとき、トランジ
スタTr₁をオフするよう構成されているため、ト
ランジスタTr₁はオフし、溶接電流を低下させ
る。

反対に、演算増幅器５の出力電圧が端子Ｃの出
力電圧より低ければ、比較器６は論理積回路７に
Ｈレベル信号（Ｈ信号）を送り、論理積回路７は
つねに他の回路（図示せず）より印加される、波
形ロで示すパルス列信号を出力する。

前記波形ロで示した信号は溶接出力の平均電圧
制御などを行うための制御パルス列であり、トラ
ンジスタTr₂は波形ロのパルス列に従つてオン、
オフ動作を行う。したがつて、駆動回路３は、ト
ランジスタTr₂がオン、オフするため、トランジ
スタTr₁をオン、オフさせ、溶接電流を増加させ
る。

このように、短絡電流制御回路１７は、溶接機
出力が短絡状態において、溶接電流を時定数回路
１６の出力電圧変化に一致した割合で制御するこ
とができる。第３図Ｂは端子Ｃより短絡電流制御
回路１７への入力信号波形を示し、同図Ｃは点線
波形ニに従来の溶接電流波形の一例を示し、実線
は本発明適用時の溶接電流波形を示す。

次に、溶接機出力がアーク状態においては、ア
ナログスイツチS₂は端子Ｂと端子Ｃが接続され、
短絡電流制御回路１７には演算増幅器５の信号
と、電源Ｂの電圧を可変抵抗器VR₁で分圧した電
圧が入力される。

この状態においては、短絡電流制御回路１７が
溶接電流の制限回路として動作し、可変抵抗器
VR₁で設定した値を溶接電流が越えると、比較器
６はＬ信号を出し、前述した回路動作でトランジ
スタTr₁をオフし、溶接電流を制限する。

このように本発明の実施例によれば、溶接機出
力が短絡状態となつたときを短絡検出回路１４に
より検出し、溶接電流の増加割合を、短絡初期電
流検出回路１５により検出された短絡初期電流か
ら、時定数設定回路１６により設定される時定数
で、短絡電流制御回路１７によつて出力電流抑制
制御を行うため、短絡電流を従来のインダクタン
スと同様に抑制でき、したがつて、簡単で、安価
な電子回路によりスパツタを低減でき、従来の高
価なインダクタンスを用いた溶接機と等価な効果
が得られる。

なお、時定数設定回路１６は任意に時定数を設
定できるため、同一の溶接機で溶接特性を切り替
える場合、従来のごとく複数のインダクタンスを
設ける必要がなく、きわめて効果的である。

発明の効果 以上説明したように、本発明にかかるアーク溶
接機によれば、従来装置におけるような大きなイ
ンダクタンスを用いることなく、簡単な電子回路
によりスパツタを低減できるので、装置の小型軽
量化とコストダウンを実現し得る。特に、短絡電
流の増加の割合を任意に制御できるので、同一の
溶接機で溶接法を切り替える場合、従来装置にお
けるような複数のインダクタンスを設ける必要が
なく、きわめて効果的である。

【図面の簡単な説明】

第１図は従来のアーク溶接機の一例の構成を示
すブロツク図である。第２図は本発明の一実施例
におけるアーク溶接機の要部回路図である。第３
図は第２図に示した回路の各部波形図であり、同
図Ａは短絡検出回路１４に入力される溶接電圧波
形を、同図Ｂは端子Ｃに出力される信号波形を、
同図Ｃは溶接電流波形をそれぞれ示している。 ４……比較器、６……比較器、７……論理積回
路、１４……短絡検出回路、１５……短絡初期電
流検出回路、１６……時定数設定回路、１７……
短絡電流制御回路、S₁……アナログスイツチ、S₂
……アナログスイツチ、C₁……コンデンサ、
VR₁……可変抵抗器、VR₂……可変抵抗器、R₁
〜R₉……抵抗器、ZD₁……ツエナーダイオード。

Claims (1)

【特許請求の範囲】
1. １ 消耗性電極が母材に接触したことを検出する
   短絡検出回路と、接触後流れ始める短絡電流の初
   期値に対応したアナログ量を出力する短絡初期電
   流検出回路と、前記短絡検出回路からの信号によ
   り短絡電流を前記初期値から次第に増加させるよ
   うに制御する短絡電流制御回路と、この短絡電流
   制御回路により制御される前記短絡電流の増加程
   度を任意の時定数に設定する時定数設定回路とを
   有するアーク溶接機。