JPH02244688A - 半導体レーザ素子放熱体のサブマウント - Google Patents
半導体レーザ素子放熱体のサブマウントInfo
- Publication number
- JPH02244688A JPH02244688A JP1064104A JP6410489A JPH02244688A JP H02244688 A JPH02244688 A JP H02244688A JP 1064104 A JP1064104 A JP 1064104A JP 6410489 A JP6410489 A JP 6410489A JP H02244688 A JPH02244688 A JP H02244688A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor laser
- laser element
- solder layer
- submount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 229910000679 solder Inorganic materials 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 238000005498 polishing Methods 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 239000010931 gold Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体レーザ素子をとりつける放熱体のサブマ
ウントに関する。
ウントに関する。
半導体レーザ素子が室温で連続発振するのを長期間継続
させ、その長寿命を保持するためには、半導体レーザ素
子の活性層から発生する熱を効率よく発散させて動作温
度を下げることが必要である。そこで素子をヒートシン
ク（放熱体）にはんだ付けすることにより、この熱を逃
すようにしているが、そのとき素子の活性層に近い側の
表面をヒートシンクに接合するＵＰ−８ＩＤＥ−ＤＯＷ
Ｎ万式が一般に採用されている。所が半導体レーザ素子
とヒートシンクは熱膨張係数が大きく異なるため、これ
らを直接接合するとはんだの浴融後の縦置過程で、半導
体レーザ素子の活性層に生ずる内部応力により、ダーク
ラインと呼ばれる転移網が発生して素子の発振しきい値
２流が上昇し、遂には発振不可能になってしまう。
させ、その長寿命を保持するためには、半導体レーザ素
子の活性層から発生する熱を効率よく発散させて動作温
度を下げることが必要である。そこで素子をヒートシン
ク（放熱体）にはんだ付けすることにより、この熱を逃
すようにしているが、そのとき素子の活性層に近い側の
表面をヒートシンクに接合するＵＰ−８ＩＤＥ−ＤＯＷ
Ｎ万式が一般に採用されている。所が半導体レーザ素子
とヒートシンクは熱膨張係数が大きく異なるため、これ
らを直接接合するとはんだの浴融後の縦置過程で、半導
体レーザ素子の活性層に生ずる内部応力により、ダーク
ラインと呼ばれる転移網が発生して素子の発振しきい値
２流が上昇し、遂には発振不可能になってしまう。
これを防ぐため、半導体レーザ素子のＧａＡ Ｓ基板と
熱膨張係数のほぼ等しいシリコンやモリブデンなどをサ
ブマウントとして用い、この上下両面ジ にオー（電極を形成し、その上にさらに錫などのはんだ
層を全面に形成し、このようにしたサブマウントをヒー
トシンクと半導体レーザ素子との間１こはさみ、はんだ
層を熱溶融し、半導体レーザ素子をサブマウントを介し
てヒートシンクに接合することにより、接合強度や熱抵
抗を満足することが可能となり、通常この方法がとられ
ている。
熱膨張係数のほぼ等しいシリコンやモリブデンなどをサ
ブマウントとして用い、この上下両面ジ にオー（電極を形成し、その上にさらに錫などのはんだ
層を全面に形成し、このようにしたサブマウントをヒー
トシンクと半導体レーザ素子との間１こはさみ、はんだ
層を熱溶融し、半導体レーザ素子をサブマウントを介し
てヒートシンクに接合することにより、接合強度や熱抵
抗を満足することが可能となり、通常この方法がとられ
ている。
第２図はサブマウントを介在させて半導体レーザ素子と
ヒートシンクを接合したものを素子正面からみた模式断
面図であり、前述のＵＰ−８ＩＤＥ−ＤＯＷＮ方式によ
るものである。第２図においてサブマウントであるシリ
コン板ｌの片面の鏡面研磨面にチタン／白金／金の順序
でスパッタ形成したサブマウント電極２の上に錫のはん
だ層３を２ｐｒｎの厚さにスパッタ形成した後、この上
に半導体レーザ素子４の活性層５４こ近い側の素子電極
６ａ（ＡｕＺｎ／Ａｕ ） の万を載せて約２６０”
Ｃに加熱し。
ヒートシンクを接合したものを素子正面からみた模式断
面図であり、前述のＵＰ−８ＩＤＥ−ＤＯＷＮ方式によ
るものである。第２図においてサブマウントであるシリ
コン板ｌの片面の鏡面研磨面にチタン／白金／金の順序
でスパッタ形成したサブマウント電極２の上に錫のはん
だ層３を２ｐｒｎの厚さにスパッタ形成した後、この上
に半導体レーザ素子４の活性層５４こ近い側の素子電極
６ａ（ＡｕＺｎ／Ａｕ ） の万を載せて約２６０”
Ｃに加熱し。
はんだｒｆ４３を溶融凝固させることにより、サブマウ
ント（／、）シリコン板ｌに半導体レーザ素子４を接合
しである。半導体レーザ素子４がシリコン板１と接続さ
れない反対面には素子’ｔ！Ｌ 極６ ｂ （ＡｕＣＢ
ｅ／Ａｕ ）を設け、これにリードワイヤー７が接続さ
れる。
ント（／、）シリコン板ｌに半導体レーザ素子４を接合
しである。半導体レーザ素子４がシリコン板１と接続さ
れない反対面には素子’ｔ！Ｌ 極６ ｂ （ＡｕＣＢ
ｅ／Ａｕ ）を設け、これにリードワイヤー７が接続さ
れる。
シリコン板１の半導体レーザ素子４が接続される面と反
対側の非鏡面研晴面にも同様１こチタン／白金／金のサ
ブマウント電極２１はんだ層３を形成し、この面ではヒ
ートシンク本体８に接合される。
対側の非鏡面研晴面にも同様１こチタン／白金／金のサ
ブマウント電極２１はんだ層３を形成し、この面ではヒ
ートシンク本体８に接合される。
しかしながら、以上のように半導体レーザ素子をサブマ
ウントｌことりつけるとき、次のような欠点がある。す
なオ）ち、サブマウントに形成されたはんだ層は、半導
体レーザ素子（こ接合されるまでの保管中に表面に酸化
皮膜を生じ、濡れ性が低下して接合不良を引き起こすこ
とである。例えばサブマウントにはんだ層を形成してか
ら１ケ月程度までは９５％の歩留りが得られるが保存期
間が２ケ月に達すると接合の歩留りは８０％にまで低下
する。
ウントｌことりつけるとき、次のような欠点がある。す
なオ）ち、サブマウントに形成されたはんだ層は、半導
体レーザ素子（こ接合されるまでの保管中に表面に酸化
皮膜を生じ、濡れ性が低下して接合不良を引き起こすこ
とである。例えばサブマウントにはんだ層を形成してか
ら１ケ月程度までは９５％の歩留りが得られるが保存期
間が２ケ月に達すると接合の歩留りは８０％にまで低下
する。
本発明は上述の点に鑑みてなされたものであり、はんだ
層表面−こ生ずる酸化皮膜に起因する半導体レーザ素子
とサブマウントの接合不良を低減し、歩留りを向上させ
ることが可能な半導体レーザ素子用放熱体のサブマウン
トを提供することを目的とする。
層表面−こ生ずる酸化皮膜に起因する半導体レーザ素子
とサブマウントの接合不良を低減し、歩留りを向上させ
ることが可能な半導体レーザ素子用放熱体のサブマウン
トを提供することを目的とする。
上記課題を解決するために本発明は半導体レーザ素子が
接合される方のサブマウントにあらかじめ形成されたは
んだ層を３〜５個のレーザ光出射方向と平行なストライ
プ状はんだ層として配列し、両端に位置するものの側面
を素子側面と整合させ、各はんだ層の長さを素子の出射
方同長さと等くなるようにしたものである。
接合される方のサブマウントにあらかじめ形成されたは
んだ層を３〜５個のレーザ光出射方向と平行なストライ
プ状はんだ層として配列し、両端に位置するものの側面
を素子側面と整合させ、各はんだ層の長さを素子の出射
方同長さと等くなるようにしたものである。
以上のように本発明の放熱体サブマウントζこあらかじ
め設けられる半導体レーザ素子接合用のはんだ層は、３
〜５個のいずれも光出射方向に平行なストライプ状に形
成しであるのでこの上に素子を載せてはんだ付けすると
き、はんだ層の上面ははじめ素子と全面で接触すること
なく、各はんだ層の間に空間を生ずる。すなわち、各ス
トライプ状はんだ層の側面は自由面となり、はんだ付け
はこの状態で加熱加圧しはんだ層を浴融して行なう。
め設けられる半導体レーザ素子接合用のはんだ層は、３
〜５個のいずれも光出射方向に平行なストライプ状に形
成しであるのでこの上に素子を載せてはんだ付けすると
き、はんだ層の上面ははじめ素子と全面で接触すること
なく、各はんだ層の間に空間を生ずる。すなわち、各ス
トライプ状はんだ層の側面は自由面となり、はんだ付け
はこの状態で加熱加圧しはんだ層を浴融して行なう。
はんだが浴融したとき素子と接触する表面はここに形成
された酸化皮膜のために溶融はんだが閉じ込められてい
るが、上述の自由面すなわち各ストライプ状はんだ層の
側面では溶融はんだは加圧により酸化皮膜を突き破つて
流れ出す。この流れ出したはんだははんだ層内部に存在
していた清浄なはんだであり、これが素子と電極層との
間を満たし、各はんだ層の表面すなわち素子側のｔ極と
の間に廻り込み、半導体レーザ素子とサブマウントの間
を強固に接合するのである。
された酸化皮膜のために溶融はんだが閉じ込められてい
るが、上述の自由面すなわち各ストライプ状はんだ層の
側面では溶融はんだは加圧により酸化皮膜を突き破つて
流れ出す。この流れ出したはんだははんだ層内部に存在
していた清浄なはんだであり、これが素子と電極層との
間を満たし、各はんだ層の表面すなわち素子側のｔ極と
の間に廻り込み、半導体レーザ素子とサブマウントの間
を強固に接合するのである。
以下本発明を実施例に基づき説明する。
第１図は本発明の放熱体のサブマウントを示した模式的
な斜視図であり、これに接合する半導体レーザ素子も同
じく斜視図として付記し、第２欄と共通部分を同一符号
を用いて表わしである。第１図が第２図と異なる点は、
サブマウントであるシリコン板ＩＩこ設けられる半導体
レーザ素子接合側のはんだ層３ａをサブマウント電極２
の全面１こ形成することなく半導体レーザ素子４を載置
する個所にのみ複数個いずれもストライプ状に形成した
ことである。
な斜視図であり、これに接合する半導体レーザ素子も同
じく斜視図として付記し、第２欄と共通部分を同一符号
を用いて表わしである。第１図が第２図と異なる点は、
サブマウントであるシリコン板ＩＩこ設けられる半導体
レーザ素子接合側のはんだ層３ａをサブマウント電極２
の全面１こ形成することなく半導体レーザ素子４を載置
する個所にのみ複数個いずれもストライプ状に形成した
ことである。
次にこの放熱体サブマウントのはんだ層３ａの作製方法
について述べる。まず比抵抗ｏ、ｏｏｓΩ傭の片面を鏡
面研磨したシリコン基板の非鏡面研磨面に、チタンを０
．０５ ｐｍ を白金を０．５Ｐｍｅ 金を０．１μ
ｍの順にスパッタしてサブマウント電極２を形成する。
について述べる。まず比抵抗ｏ、ｏｏｓΩ傭の片面を鏡
面研磨したシリコン基板の非鏡面研磨面に、チタンを０
．０５ ｐｍ を白金を０．５Ｐｍｅ 金を０．１μ
ｍの順にスパッタしてサブマウント電極２を形成する。
次にシリコン基板の鏡面研磨面に、同様にチタン／白金
／金の順序でそれぞれ０．０５ ｐｍｌｏ、５μ”１０
．５ｐｍ の厚さにスパッタしてサブマウント電極２を
形成する。そしてこれらのオーミックコンタクトをとる
ために５００℃で５分間の熱処理を行なう。シリコン板
１の比抵抗が０．１Ω偉以下であれば容易にオーミック
コンタクトがとれる。ざらに両面ｉこ錫のはんだ層３（
＠２図参照）を’１ｐｆｎの厚さにスパッタ形成する。
／金の順序でそれぞれ０．０５ ｐｍｌｏ、５μ”１０
．５ｐｍ の厚さにスパッタしてサブマウント電極２を
形成する。そしてこれらのオーミックコンタクトをとる
ために５００℃で５分間の熱処理を行なう。シリコン板
１の比抵抗が０．１Ω偉以下であれば容易にオーミック
コンタクトがとれる。ざらに両面ｉこ錫のはんだ層３（
＠２図参照）を’１ｐｆｎの厚さにスパッタ形成する。
次に半導体レーザ素子４を接合する所定の位置で、はん
だＷ２Ｂが複数個のストライプ状はんだ層３ａとして分
割されて残るように、ポジ型フォトレジストを用いてパ
ターニングし、不要のはんだ層３をエツチングにより剥
離し、その後レジストを除去する。最後にシリコン基板
を所定の大きさに切断してシリコン板１となし、第１図
のように複数個のストライプ状はんだ層３ａが半導体レ
ーザ素子４を接合する方のサブマウンｈｗ極２の上に形
成する。これら複数個のはんだ層３ａのうち、両端番こ
位置するものは、半導体レーザ素子４を載せたとき互の
側端面が一致してはんだ層３ａがはみ出すことなく、各
はんだ層３ａの長さ方向も半導体レーザ素子４と端面で
一致するように、フォトエツチング過程におけるパター
ニングを行なうのである。すなわち、これら複数個のは
んだ層３ａの上に半導体レーザ素子４を載せたとき、サ
ブマウント電極層２と半導体レーザ素子４との間に、各
はんだ噛３ａの長さに等しく互に平行な空間部が形成さ
れるようにする。
だＷ２Ｂが複数個のストライプ状はんだ層３ａとして分
割されて残るように、ポジ型フォトレジストを用いてパ
ターニングし、不要のはんだ層３をエツチングにより剥
離し、その後レジストを除去する。最後にシリコン基板
を所定の大きさに切断してシリコン板１となし、第１図
のように複数個のストライプ状はんだ層３ａが半導体レ
ーザ素子４を接合する方のサブマウンｈｗ極２の上に形
成する。これら複数個のはんだ層３ａのうち、両端番こ
位置するものは、半導体レーザ素子４を載せたとき互の
側端面が一致してはんだ層３ａがはみ出すことなく、各
はんだ層３ａの長さ方向も半導体レーザ素子４と端面で
一致するように、フォトエツチング過程におけるパター
ニングを行なうのである。すなわち、これら複数個のは
んだ層３ａの上に半導体レーザ素子４を載せたとき、サ
ブマウント電極層２と半導体レーザ素子４との間に、各
はんだ噛３ａの長さに等しく互に平行な空間部が形成さ
れるようにする。
各ストライプ状はんだ層３ａの数は、これらを形成する
フォトエツチング過程において３〜５個とするのが適当
である。したがって半導体レーザ素子４の幅方向寸法が
ほぼ０．３ｕ程度であるから、各はんだ／＃３ａのスト
ライプ幅は約３Ｏ−Ｐｉ）Ｐｆｎである。各はんだ層３
ａの数を３〜５個とするのは２個以下では効果が小さく
、６個より多くするとはんだ層３ａをエツチング形成す
るとき、アンダーカットによりはんだ層が全部剥離され
てしまうからである。
フォトエツチング過程において３〜５個とするのが適当
である。したがって半導体レーザ素子４の幅方向寸法が
ほぼ０．３ｕ程度であるから、各はんだ／＃３ａのスト
ライプ幅は約３Ｏ−Ｐｉ）Ｐｆｎである。各はんだ層３
ａの数を３〜５個とするのは２個以下では効果が小さく
、６個より多くするとはんだ層３ａをエツチング形成す
るとき、アンダーカットによりはんだ層が全部剥離され
てしまうからである。
組み立ては、ヒートシンク（放熱体）本体８゜サブマウ
ントであるシリコン板１．半導体レーザ累子４を位置合
わせして加熱加圧して行なうことは通常と同じである。
ントであるシリコン板１．半導体レーザ累子４を位置合
わせして加熱加圧して行なうことは通常と同じである。
このはんだ付けに際して本発明でははんだ層３ａを＊ａ
ｌｌｉｋの互に平行なストライプとすることにより、サ
ブマウント電極２と半導体レーザ素子４の素子電極６ａ
との間に、互に接触しない空間部を保りているので、た
とえ各はんだＭＢ２の表面に酸化皮膜を生じていたとし
ても、その空間部におけるはんだ層３ａの側面は拘束さ
れない自由面であるから溶融したはんだ層３ａは加圧に
よって遂にはその自白面から酸化皮膜を突き破って清浄
なはんだとして渡れ出し、サブマウント電極層２と素子
電極６ａとの間を満たして、素子電極６ａの全面で良好
な濡れをもたらすようになり半導体レーザ素子４とサブ
マウントのシリコン板１を強固に接合することができる
。
ｌｌｉｋの互に平行なストライプとすることにより、サ
ブマウント電極２と半導体レーザ素子４の素子電極６ａ
との間に、互に接触しない空間部を保りているので、た
とえ各はんだＭＢ２の表面に酸化皮膜を生じていたとし
ても、その空間部におけるはんだ層３ａの側面は拘束さ
れない自由面であるから溶融したはんだ層３ａは加圧に
よって遂にはその自白面から酸化皮膜を突き破って清浄
なはんだとして渡れ出し、サブマウント電極層２と素子
電極６ａとの間を満たして、素子電極６ａの全面で良好
な濡れをもたらすようになり半導体レーザ素子４とサブ
マウントのシリコン板１を強固に接合することができる
。
以上のようにして放熱体に接続した半導体レーザ素子の
組み立てにおける歩留りは、サブマウントを２ケ月以上
保管してはんだ層の表面に酸化皮膜が形成されたもので
も、９５％以上の高い値を示している。
組み立てにおける歩留りは、サブマウントを２ケ月以上
保管してはんだ層の表面に酸化皮膜が形成されたもので
も、９５％以上の高い値を示している。
サブマウントにあらかじめ設けたはんだ層に保管中に表
面酸化皮膜を生じて半導体レーザ素子と接合するとき、
濡れ不良をひき起こしていたが、本発明でははんだ層を
複数個のストライプとして形成したために、半導体レー
ザ素子をこれらはんだ層の上に載せたとき、素子とサブ
マウントの間に空間ができ、各はんだ層の側面は自由面
となうて、この状態ではんだ層を浴融するのでその自由
面から酸化皮膜を突き破って清浄なはんだが流れ出すよ
うになり、その結果はんだ層の酸化Ｆ！１．膜に起因す
る素子とサブマウントの接合不良が低減され１ＭＡみ立
での歩留りを向上させることができた。
面酸化皮膜を生じて半導体レーザ素子と接合するとき、
濡れ不良をひき起こしていたが、本発明でははんだ層を
複数個のストライプとして形成したために、半導体レー
ザ素子をこれらはんだ層の上に載せたとき、素子とサブ
マウントの間に空間ができ、各はんだ層の側面は自由面
となうて、この状態ではんだ層を浴融するのでその自由
面から酸化皮膜を突き破って清浄なはんだが流れ出すよ
うになり、その結果はんだ層の酸化Ｆ！１．膜に起因す
る素子とサブマウントの接合不良が低減され１ＭＡみ立
での歩留りを向上させることができた。
第１図は放熱体とともに示した不発明のサブマウントお
よびこれｆこ接続する半導体レーザ素子を表わす模式的
斜視図、第２因は従来の放熱体サブマウントと半導体レ
ーザ素子の接続状態を示した模式断面図である。 １・・・シリコン板、２・・・サブマウント電離。 ３．３ａ・・・はんだ層、４・・・半導体レーザ素子。 ５・・・活性層、６ａ、６ｂ・・・素子１ｔ８に％ ８
・・・放熱体。
よびこれｆこ接続する半導体レーザ素子を表わす模式的
斜視図、第２因は従来の放熱体サブマウントと半導体レ
ーザ素子の接続状態を示した模式断面図である。 １・・・シリコン板、２・・・サブマウント電離。 ３．３ａ・・・はんだ層、４・・・半導体レーザ素子。 ５・・・活性層、６ａ、６ｂ・・・素子１ｔ８に％ ８
・・・放熱体。
Claims (1)
- １）上下両面にいずれもあらかじめ形成された電極層と
はんだ層を有し、半導体レーザ素子と放熱体とのそれぞ
れ所定の表面の間に介在してこれら双方に接合される前
記放熱体のサブマウントであって、前記半導体素子が接
合される方の前記はんだ層が、前記半導体レーザ素子の
接合表面積に対応して配列した３〜５個のいずれもレー
ザ光出射方向と平行なストライプ状はんだ層からなり、
前記半導体レーザ素子の側面位置と両端に位置する前記
ストライプ状はんだ層の側面位置とが互に整合し、前記
各ストライプ状はんだ層の長さは前記半導体レーザ素子
の前記レーザ光出射方向の長さに等しくしたことを特徴
とする半導体レーザ素子放熱体のサブマウント。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064104A JPH02244688A (ja) | 1989-03-16 | 1989-03-16 | 半導体レーザ素子放熱体のサブマウント |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064104A JPH02244688A (ja) | 1989-03-16 | 1989-03-16 | 半導体レーザ素子放熱体のサブマウント |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244688A true JPH02244688A (ja) | 1990-09-28 |
Family
ID=13248439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064104A Pending JPH02244688A (ja) | 1989-03-16 | 1989-03-16 | 半導体レーザ素子放熱体のサブマウント |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244688A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128254A (ja) * | 2004-10-27 | 2006-05-18 | Hitachi Media Electoronics Co Ltd | 光素子の実装構造体及び実装方法 |
| JP2015095607A (ja) * | 2013-11-14 | 2015-05-18 | 日亜化学工業株式会社 | 発光装置の製造方法 |
-
1989
- 1989-03-16 JP JP1064104A patent/JPH02244688A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128254A (ja) * | 2004-10-27 | 2006-05-18 | Hitachi Media Electoronics Co Ltd | 光素子の実装構造体及び実装方法 |
| JP2015095607A (ja) * | 2013-11-14 | 2015-05-18 | 日亜化学工業株式会社 | 発光装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001168442A (ja) | 半導体レーザ素子の製造方法、配設基板および支持基板 | |
| JP2726141B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0750813B2 (ja) | 半導体レーザ素子用サブマウント | |
| JPH06283807A (ja) | スタックレーザ | |
| JP6576137B2 (ja) | 半導体レーザ装置及び半導体レーザ装置の製造方法 | |
| JP4121591B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP3912130B2 (ja) | サブマウント | |
| JP2008205326A (ja) | サブマウント及びこれを用いた半導体装置 | |
| JP3377553B2 (ja) | 半導体レーザ装置 | |
| JPH02244688A (ja) | 半導体レーザ素子放熱体のサブマウント | |
| JP2007227931A (ja) | 高出力アレイ型半導体レーザー装置の製造方法 | |
| JPH09232690A (ja) | 半導体装置 | |
| JP5560468B2 (ja) | 薄膜サーミスタセンサおよびその製造方法 | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| JPS63132495A (ja) | 光半導体素子用サブマウント | |
| JPH06188516A (ja) | 光半導体装置およびその製造方法 | |
| JP4536429B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2008047761A (ja) | 半導体レーザ装置 | |
| JP4704703B2 (ja) | アレイ型半導体レーザ装置 | |
| JPH0451073B2 (ja) | ||
| JPH07321412A (ja) | 半導体装置 | |
| KR960011482B1 (ko) | GaAs 레이저 다이오드 및 제조방법 | |
| JP2529397B2 (ja) | チップ部品載置用電極 | |
| JP3685285B2 (ja) | 半導体レーザー装置 | |
| JPH04329681A (ja) | 光半導体装置の製造方法 |