JPH02244635A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02244635A JPH02244635A JP1064139A JP6413989A JPH02244635A JP H02244635 A JPH02244635 A JP H02244635A JP 1064139 A JP1064139 A JP 1064139A JP 6413989 A JP6413989 A JP 6413989A JP H02244635 A JPH02244635 A JP H02244635A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- film
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業−１−の利用分身コ
この発明は、’ｔａ導体装置の製造方法に関し、詳しく
は、高周波特性を敗訴でき、製造工程がｌｌＴｌ弔で高
周波使用に適するバイポーラトランジスタのの製造方法
に関する。
は、高周波特性を敗訴でき、製造工程がｌｌＴｌ弔で高
周波使用に適するバイポーラトランジスタのの製造方法
に関する。
［従来の技術］
従来Ｘ ｉ：：ｉ周波用のバイポーラトランジスタでは
、ベース−エミッタ間の抵抗値を低く抑えることが重要
な課題となっている。
、ベース−エミッタ間の抵抗値を低く抑えることが重要
な課題となっている。
酸化膜分離方式で集積されたバイポーラトランジスタで
は、横力向にエミッタ電極とベース電極とが配置されて
いる関係で、エミッタ電極計Ｆに対して横方向の電位降
ドが発生する結果、ベース電極から最も離れたエミッタ
直下は事実−Ｌカットオフに近い状態となる。したがっ
て、このようなトランジスタではエミッタの面積よりも
ベース電極に対向する周囲長が問題とされる。
は、横力向にエミッタ電極とベース電極とが配置されて
いる関係で、エミッタ電極計Ｆに対して横方向の電位降
ドが発生する結果、ベース電極から最も離れたエミッタ
直下は事実−Ｌカットオフに近い状態となる。したがっ
て、このようなトランジスタではエミッタの面積よりも
ベース電極に対向する周囲長が問題とされる。
［解決しようとする課題］
従来、ベース抵抗を減少させるために、エミッタコンタ
クト−ベースコンタクト間隔を短縮し、ベース抵抗を）
゛げるため、ファインパターンに対応するステ７パーや
ドライエツチング装置などの特殊な装置が用いられ、エ
ミッタやベース等のパターンの微細化が進められている
が、これは、゛１′導体製造Ｉ−程のスループ、トが低
ドするとともに、このような装置のメンテナンスも複雑
で、手間がかかる問題がある。また、マスクアライメン
トを４慮するパターンの微細化にも限度があって、エミ
ッターベース間をある程度の間隔まではドげることかで
きるが、所望の関係以ｌ―に）′げることはなかなか難
しい。
クト−ベースコンタクト間隔を短縮し、ベース抵抗を）
゛げるため、ファインパターンに対応するステ７パーや
ドライエツチング装置などの特殊な装置が用いられ、エ
ミッタやベース等のパターンの微細化が進められている
が、これは、゛１′導体製造Ｉ−程のスループ、トが低
ドするとともに、このような装置のメンテナンスも複雑
で、手間がかかる問題がある。また、マスクアライメン
トを４慮するパターンの微細化にも限度があって、エミ
ッターベース間をある程度の間隔まではドげることかで
きるが、所望の関係以ｌ―に）′げることはなかなか難
しい。
この発明は、このような従来技術の問題点を解決するも
のであって、エミッターベース電極間隔を狭くすること
が容易にでき、特に、晶周波特性の優れたバイポーラト
ランジスタを効率よく製造することができる゛！′導体
装置の製造方法を提供することを［１的とする。
のであって、エミッターベース電極間隔を狭くすること
が容易にでき、特に、晶周波特性の優れたバイポーラト
ランジスタを効率よく製造することができる゛！′導体
装置の製造方法を提供することを［１的とする。
［課題を解決するための手段コ
このような１．１的を達成するためのこの発明の≧１１
導体装置の製造方法の構成は、バイポーラトランジスタ
のコレクタ領域を形成し、さらにそこにベース領域を形
成し、このベース領域の上面をポリシリコン層で被覆し
、このポリシリコ；７層を絶縁膜等で被覆する製造Ｉ−
程と、この製造■−程の後に被覆されたポリシリコン層
に対し°ＣＣエミッタ形成する領域に対応する部分をエ
ツチングして露１１させて熱酸化す−るこきにより、エ
ツチングした領域よりも広い幅に亙って絶縁・膜を形成
する絶縁層形成■二程と、この絶縁層形成−１１程の後
に絶縁膜に対してエミッタを形成する領域に対応するｊ
■分をエツチングしてベース領域の表面を露出させる露
出−■二程と、露出したベース領域の表面から絶縁膜よ
り内側の範囲にイオンを拡散させてベース領域にエミッ
タ領域を形成する工程とを有するものである。
導体装置の製造方法の構成は、バイポーラトランジスタ
のコレクタ領域を形成し、さらにそこにベース領域を形
成し、このベース領域の上面をポリシリコン層で被覆し
、このポリシリコ；７層を絶縁膜等で被覆する製造Ｉ−
程と、この製造■−程の後に被覆されたポリシリコン層
に対し°ＣＣエミッタ形成する領域に対応する部分をエ
ツチングして露１１させて熱酸化す−るこきにより、エ
ツチングした領域よりも広い幅に亙って絶縁・膜を形成
する絶縁層形成■二程と、この絶縁層形成−１１程の後
に絶縁膜に対してエミッタを形成する領域に対応するｊ
■分をエツチングしてベース領域の表面を露出させる露
出−■二程と、露出したベース領域の表面から絶縁膜よ
り内側の範囲にイオンを拡散させてベース領域にエミッ
タ領域を形成する工程とを有するものである。
［作用］
このように、ベース領域の−１−而をポリンリ二７ン層
で被覆し、これをさらにマスクしてエミッタを形成する
領域をエフ ｆングして露出させ、そこを熱酸化するこ
とによりエミッタを形成する領域より外側まで拡張した
絶縁層を形成するようにしているので、エミ、り領域と
ベース領域との間隔をこの絶縁層の拡張幅でコントロー
ルすることができる。したがって、フォトレジスト工程
におけるマスク合わせ精度に頼ることなく、微小間隔の
設定が可能となる。
で被覆し、これをさらにマスクしてエミッタを形成する
領域をエフ ｆングして露出させ、そこを熱酸化するこ
とによりエミッタを形成する領域より外側まで拡張した
絶縁層を形成するようにしているので、エミ、り領域と
ベース領域との間隔をこの絶縁層の拡張幅でコントロー
ルすることができる。したがって、フォトレジスト工程
におけるマスク合わせ精度に頼ることなく、微小間隔の
設定が可能となる。
その結果、ベースーエミッタの電極間隔が短くでキ、容
易にエミッタコンタクト−ベースコンタクト間隔を短縮
でき、ベース抵抗をドげられる。
易にエミッタコンタクト−ベースコンタクト間隔を短縮
でき、ベース抵抗をドげられる。
そこで、ファインパターンに対応するステッパーやドラ
イエツチング装置などの特殊な装置が本尺となり、゛Ｉ
４導体製造玉程Ｏｘループットを向」−させることがで
きる。
イエツチング装置などの特殊な装置が本尺となり、゛Ｉ
４導体製造玉程Ｏｘループットを向」−させることがで
きる。
［実施例］
以下、。二の発明の一実施例について図面を参照して６
；Ｉ′碕）１１．−説明する。
；Ｉ′碕）１１．−説明する。
第１図は、この発明の゛１１導体製造方法を適用した一
実Ｊｊｉｊｉ ｅＪのバイポーラトランジスタの製造工
程の説明ｉＬ＜］ ′乙ちり、第２図は、その構造の・
）盲０−１からみた説１１．ｌ’］図、第３図は、高周
波用のバイ１く−ラトランジスタにおける電極関係の説
明図である。
実Ｊｊｉｊｉ ｅＪのバイポーラトランジスタの製造工
程の説明ｉＬ＜］ ′乙ちり、第２図は、その構造の・
）盲０−１からみた説１１．ｌ’］図、第３図は、高周
波用のバイ１く−ラトランジスタにおける電極関係の説
明図である。
第１図において、ます、Ｎ十型ソリコンウエノ・を基板
としてコレクタ（Ｃ）領域となるＮ型り１．結晶シリコ
ンを、例えば、１１００膜程度の１１−５７晶で数μｆ
ｆ１程度エピタキシャル成長させる。次に、熱酸化によ
りコレクタ領域に５ｉ０２膜を成長さゼで、その後レジ
ストをマスクにベース領域２を形成するために、ベース
領域２を形成する対応位置の−１−の３１０２膜を除去
後、そこにボロン雪の不純物のイオン注入を行って、Ｐ
型のベース（Ｂ）領域２を形成する。ぞの後ベース領域
２は、ＣＶＤ法により５ｉ０２膜で被覆される。このと
きの状ｇを小しているのが、第１図の（ａ）であり、１
がシリコンウェハである。３がｊレクタ層であり、３Ｈ
１，が高濃度のＡｓ又はＳ ｂ等が拡散されて形成され
ている括板である。、４は、ベース領域２及びコレクタ
領域３の１・、に形成されているＳｉＯ２膜である。
としてコレクタ（Ｃ）領域となるＮ型り１．結晶シリコ
ンを、例えば、１１００膜程度の１１−５７晶で数μｆ
ｆ１程度エピタキシャル成長させる。次に、熱酸化によ
りコレクタ領域に５ｉ０２膜を成長さゼで、その後レジ
ストをマスクにベース領域２を形成するために、ベース
領域２を形成する対応位置の−１−の３１０２膜を除去
後、そこにボロン雪の不純物のイオン注入を行って、Ｐ
型のベース（Ｂ）領域２を形成する。ぞの後ベース領域
２は、ＣＶＤ法により５ｉ０２膜で被覆される。このと
きの状ｇを小しているのが、第１図の（ａ）であり、１
がシリコンウェハである。３がｊレクタ層であり、３Ｈ
１，が高濃度のＡｓ又はＳ ｂ等が拡散されて形成され
ている括板である。、４は、ベース領域２及びコレクタ
領域３の１・、に形成されているＳｉＯ２膜である。
こび）ｊ大嘘で、次に、エミッタ形成領域に対応プ′る
、パζ〜ス領域２の一部のエリアを、例えば、ＲＩＥ（
リアクティブ イオン エツチング）等のドライエツチ
ングによりシリコン基板が露出するまでエツチングを行
った後、ＣＶＤ法によりポリシリコン膜を堆積させてこ
れにＰ ｆｉｇ！不純物、例えば、ボロンをイオン注入
してドープドポリシリコン層５を形成する。そして、そ
の１−に５１０２膜６、さらに、ＳｉｘＮｙ膜（或いは
Ｓｉ３Ｎ４膜、以ド同じ）７を同様にｌｌ［積させてこ
れら層を形成する。この状態を示すのが同図の（１））
に示す状態である。
、パζ〜ス領域２の一部のエリアを、例えば、ＲＩＥ（
リアクティブ イオン エツチング）等のドライエツチ
ングによりシリコン基板が露出するまでエツチングを行
った後、ＣＶＤ法によりポリシリコン膜を堆積させてこ
れにＰ ｆｉｇ！不純物、例えば、ボロンをイオン注入
してドープドポリシリコン層５を形成する。そして、そ
の１−に５１０２膜６、さらに、ＳｉｘＮｙ膜（或いは
Ｓｉ３Ｎ４膜、以ド同じ）７を同様にｌｌ［積させてこ
れら層を形成する。この状態を示すのが同図の（１））
に示す状態である。
（ｌ〕）の状態から、次に、例えば、ＲＩＥによりエミ
、り形成領域に対応するエリア８の領域の５ｉ０２膜６
と５ＩｘＮｙ膜７をポリシリコン膜５が露出するまでエ
ツチングを行い、その後、ポリシリコン膜５の露出され
た領域を５１０２膜６と５ｆｘＮｙ膜７をマスクにして
熱酸化して５Ｉ０２層９を形成する。この状態を示ｔの
が、同図の（Ｃ）である。なお、この例では、ｔ）ｉｆ
記エリア８は、第２図の平面図に示されるように所定の
間隔を挟んで２箇所形成されている。そして、このとき
の５１０２層９は、熱酸化により、図示するように、エ
リア８の境界より外側に拡張されている。
、り形成領域に対応するエリア８の領域の５ｉ０２膜６
と５ＩｘＮｙ膜７をポリシリコン膜５が露出するまでエ
ツチングを行い、その後、ポリシリコン膜５の露出され
た領域を５１０２膜６と５ｆｘＮｙ膜７をマスクにして
熱酸化して５Ｉ０２層９を形成する。この状態を示ｔの
が、同図の（Ｃ）である。なお、この例では、ｔ）ｉｆ
記エリア８は、第２図の平面図に示されるように所定の
間隔を挟んで２箇所形成されている。そして、このとき
の５１０２層９は、熱酸化により、図示するように、エ
リア８の境界より外側に拡張されている。
次の工程では、５ｆｘＮｙ膜７をマスクとしてエリア８
の５ｉ０２膜９を、例えば、ＲＩＥによりベース領域２
が露出するまでエツチングを行う。
の５ｉ０２膜９を、例えば、ＲＩＥによりベース領域２
が露出するまでエツチングを行う。
この状態を示すのが同図の（ｄ）である。その後、ＣＶ
１１）法によりポリシリコン膜を坩積させて、これに
Ｎ型不純物、例えば、ひ素をイオン注入してドープドポ
リシリコン層１０（この層はあってもなくてもよい）を
形成するとともに、エミッタ領域形成部分にもひ素イオ
ンを注入する。次に、例えば、ｉ、ｏｏｏ°Ｃ程度の熱
処理を行って、ボリンリコン中のひ素とエミッタ（Ｅ）
領域を形成するひ素イオンとを拡散させてエミッタ領域
１１を形成する。さらに、ベース取出し部に対応するエ
リアの５ＩＯ２膜６とＳｉｘＮｙ膜７をエツチングして
、前記のベース取出し部１２を形成して前記ドープドポ
リシリコン層１０に電極層１３．そしてベース取出し部
１２には電極１４及びコレクタ電極２４をそれぞれ形成
する。この状態を示すのが同図の（ｅ）に示す状態であ
る。
１１）法によりポリシリコン膜を坩積させて、これに
Ｎ型不純物、例えば、ひ素をイオン注入してドープドポ
リシリコン層１０（この層はあってもなくてもよい）を
形成するとともに、エミッタ領域形成部分にもひ素イオ
ンを注入する。次に、例えば、ｉ、ｏｏｏ°Ｃ程度の熱
処理を行って、ボリンリコン中のひ素とエミッタ（Ｅ）
領域を形成するひ素イオンとを拡散させてエミッタ領域
１１を形成する。さらに、ベース取出し部に対応するエ
リアの５ＩＯ２膜６とＳｉｘＮｙ膜７をエツチングして
、前記のベース取出し部１２を形成して前記ドープドポ
リシリコン層１０に電極層１３．そしてベース取出し部
１２には電極１４及びコレクタ電極２４をそれぞれ形成
する。この状態を示すのが同図の（ｅ）に示す状態であ
る。
このような製造工程において、ベースとエミ。
夕との関係を平面図として示すのが第２図であって、１
５がベース領域２の大きさを／Ｊ＜シていて、斜線部分
１６が前記の工程（ｅ）において熱酸化されたポリシリ
コン層９のエリアを示している。
５がベース領域２の大きさを／Ｊ＜シていて、斜線部分
１６が前記の工程（ｅ）において熱酸化されたポリシリ
コン層９のエリアを示している。
そして、８が５ｉ０２膜６と５ｌｘＮｙ膜７をマスクに
して形成されるエミッタ形成エリアであり、点線で示す
範囲１７が実際に熱処理を行ってひ素を拡散してポリシ
リコン層９の範囲の内側に形成されたエミッタ領域の範
囲である。
して形成されるエミッタ形成エリアであり、点線で示す
範囲１７が実際に熱処理を行ってひ素を拡散してポリシ
リコン層９の範囲の内側に形成されたエミッタ領域の範
囲である。
この第２図及び第１図の（ｅ）に示されるように、ベー
スとエミッタ間の電極における距離関係は、第１図の工
程（Ｃ）において熱酸化されたポリシリコン層９のエリ
アの外周部分と点線で示す範囲１７として形成されるエ
ミッタ領域との関係となっている。したがって、これら
の間の距離は非常に短い間隔となり、その間隔の制御が
双方の熱処理の仕方で設定できることになる。
スとエミッタ間の電極における距離関係は、第１図の工
程（Ｃ）において熱酸化されたポリシリコン層９のエリ
アの外周部分と点線で示す範囲１７として形成されるエ
ミッタ領域との関係となっている。したがって、これら
の間の距離は非常に短い間隔となり、その間隔の制御が
双方の熱処理の仕方で設定できることになる。
その結果、高精度を冴求されるマスクアライメント工程
は不安となる。また、高周波用のものとしては、第３図
の（ａ）に示すように、従来、エミッタ電極とベース電
極とが離れた位置に配置せざるを得なかったが、第３図
の（ｂ）に小すように、ベース領域−１−にエミ、り電
極を形成することがこの発明でｉ＋ｆ能となり、電極に
よるＭＯ８容ｈ１を低減させる効果かある。
は不安となる。また、高周波用のものとしては、第３図
の（ａ）に示すように、従来、エミッタ電極とベース電
極とが離れた位置に配置せざるを得なかったが、第３図
の（ｂ）に小すように、ベース領域−１−にエミ、り電
極を形成することがこの発明でｉ＋ｆ能となり、電極に
よるＭＯ８容ｈ１を低減させる効果かある。
以上説明してきたが、実施例の第１図の（ａ）の工程で
は、イオン注入によりベース領域を形成しているが、（
ｂ）の二［程のドープドポリシリコン層の不純物の拡散
により、ベース領域を形成すれば、（ａ）の−１１程で
のイオン注入工程を省略することができる。
は、イオン注入によりベース領域を形成しているが、（
ｂ）の二［程のドープドポリシリコン層の不純物の拡散
により、ベース領域を形成すれば、（ａ）の−１１程で
のイオン注入工程を省略することができる。
実施例で示したエミッタは、２つに分割して設けている
が、このようなベース・エミッタの構造は一例であって
、エミッタは、２つに分割して設ける必殻はなく、エミ
ッタやベースのは、その形状はどのような形態であって
もよく、これらは、このほか種々の形態で形成すること
ができる。
が、このようなベース・エミッタの構造は一例であって
、エミッタは、２つに分割して設ける必殻はなく、エミ
ッタやベースのは、その形状はどのような形態であって
もよく、これらは、このほか種々の形態で形成すること
ができる。
口発明の効果］
以−１−の説明から理解できるように、この発明にあっ
ては、ベース領域の１・、而をポリシリコン層で被覆し
、これをさらにマスクしてエミッタを形成する領域をエ
ツチングして露出させ、そこを熱酸化するこきによりエ
ミッタを形成する領域より外側まで拡張した絶縁層を形
成するようにしているので、エミッタ領域とベース領域
との間隔をこの絶縁層の拡張幅でコントロールすること
ができる。
ては、ベース領域の１・、而をポリシリコン層で被覆し
、これをさらにマスクしてエミッタを形成する領域をエ
ツチングして露出させ、そこを熱酸化するこきによりエ
ミッタを形成する領域より外側まで拡張した絶縁層を形
成するようにしているので、エミッタ領域とベース領域
との間隔をこの絶縁層の拡張幅でコントロールすること
ができる。
したがって、フィ、トレジストＪユ程におけるマスク合
わせ精度に頼ることなく、微小間隔の設定がｉ’ｉＪ能
となる。
わせ精度に頼ることなく、微小間隔の設定がｉ’ｉＪ能
となる。
その結果、ベース−エミッタの電極間隔が短くでキ、容
易にエミッタコンタクト−ベースコンタクト間隔を短縮
でき、ベース抵抗をＦげられる。
易にエミッタコンタクト−ベースコンタクト間隔を短縮
でき、ベース抵抗をＦげられる。
そこで、ファインパターンに対応するステッパーやドラ
イエツチング装置などの特殊な装置が不要となり 、１
′、導体製造丁二程のスルーブツトを向−卜させること
ができる。
イエツチング装置などの特殊な装置が不要となり 、１
′、導体製造丁二程のスルーブツトを向−卜させること
ができる。
第１図は、この発明の゛［″、導体製造方法を適用した
一実施例のバイポーラトランジスタの製造工程の説明図
であり、第２図は、その構造の甲面からみた説明図、第
３図は、高周波用のバイポーラトランジスタにおける電
極関係の説明図である。 ■・・・シリコンウェハ、２・・・ベース領域、３・・
・コレクタ領域、４，８．９・・・５ｉ０２膜、５・・
・ボリンリコン膜、７−８＋ｘＮｙ Ｎ８・・・エミッ
タ形成領域に対応するエリア。 特許出願人 ローム株式会ネ１
一実施例のバイポーラトランジスタの製造工程の説明図
であり、第２図は、その構造の甲面からみた説明図、第
３図は、高周波用のバイポーラトランジスタにおける電
極関係の説明図である。 ■・・・シリコンウェハ、２・・・ベース領域、３・・
・コレクタ領域、４，８．９・・・５ｉ０２膜、５・・
・ボリンリコン膜、７−８＋ｘＮｙ Ｎ８・・・エミッ
タ形成領域に対応するエリア。 特許出願人 ローム株式会ネ１
Claims (1)
- （１）バイポーラトランジスタのコレクタ領域を形成し
、さらにそこにベース領域を形成し、このベース領域の
上面をポリシリコン層で被覆し、このポリシリコン層を
絶縁膜等で被覆する製造工程と、この製造工程の後に被
覆された前記ポリシリコン層に対してエミッタを形成す
る領域に対応する部分をエッチングして露出させて熱酸
化することにより、前記エッチングした領域よりも広い
幅に亙って絶縁膜を形成する絶縁層形成工程と、この絶
縁層形成工程の後に前記絶縁膜に対して前記エミッタを
形成する領域に対応する部分をエッチングして前記ベー
ス領域の表面を露出させる露出工程と、前記露出したベ
ース領域の表面から絶縁膜より内側の範囲にイオンを拡
散させて前記ベース領域にエミッタ領域を形成する工程
とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064139A JPH02244635A (ja) | 1989-03-16 | 1989-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064139A JPH02244635A (ja) | 1989-03-16 | 1989-03-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244635A true JPH02244635A (ja) | 1990-09-28 |
Family
ID=13249445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064139A Pending JPH02244635A (ja) | 1989-03-16 | 1989-03-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244635A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214466A (ja) * | 1985-07-12 | 1987-01-23 | Canon Inc | 半導体装置の製造方法 |
-
1989
- 1989-03-16 JP JP1064139A patent/JPH02244635A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214466A (ja) * | 1985-07-12 | 1987-01-23 | Canon Inc | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6134972A (ja) | バイポ−ラトランジスタ構造体 | |
| JPH02244635A (ja) | 半導体装置の製造方法 | |
| JPS58105571A (ja) | 半導体素子の製造方法 | |
| JPS641063B2 (ja) | ||
| JPH0126184B2 (ja) | ||
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPS6336567A (ja) | 半導体装置及びその製造方法 | |
| JPS63202953A (ja) | 半導体装置の製造方法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JPH0420256B2 (ja) | ||
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0272632A (ja) | 半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6148935A (ja) | 半導体装置の製造方法 | |
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPS59208780A (ja) | トランジスタの製造方法 | |
| JPH053198A (ja) | 半導体装置の製造方法 | |
| JPH01136367A (ja) | 半導体装置の製造方法 | |
| JPS5950087B2 (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPH02244636A (ja) | 半導体装置の製造方法 | |
| JPH04196325A (ja) | 半導体装置の製造方法 | |
| JPH0258230A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6211234A (ja) | 半導体装置の製造方法 | |
| JPH04277631A (ja) | 半導体装置およびその製造方法 |