JPH02244328A - 速度変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 通信装置等において、内部処理系と伝送系とでデータの
位相を合わせるようにした速度変換回路に関し、 回路規模を縮小することを目的とし、 入力クロック信号に同期した入力データを出力クロック
信号に同期した出力データに変換する速度変換回路にお
いて、出力クロック信号に同期し、タイミングの異なる
２つのタイミング信号を作成するタイミング信号作成手
段と、タイミング信号作成手段で作成された２つのタイ
ミング信号の一方を選択して出力する選択手段と、入力
クロック信号と出力クロック信号との位相関係に基づい
て、選択手段における選択動作を制御するタイミング指
示手段と、選択手段から出力されるタイミング信号に同
期して入力データを取り込んで出力データとして出力す
るデータ保持手段とを備えるように構成する。

〔産業上の利用分野〕

本発明は、通信装置等において、内部処理系と伝送系と
でデータの位相を合わせるようにした速度変換回路に関
するものである。

〔従来の技術〕

データ通信において、通信装置内の動作クロック信号と
回線の伝送りロック信号は一般に同速度。

非同期の関係にある。従って、データの送受信の際には
、データの位相を調整するために速度変換を行う必要が
ある。

例えば、入力クロック信号に同期した入力パラレルデー
タが速度変換回路に供給され、出力クロック信号に同期
した出力パラレルデータに変換する。

第４図に、従来の速度変換回路の構成を示す。

また、第５図に第４図に示した速度変換回路の動作タイ
ミングを示す。

第４図において、４１１，４１３はＤ型フリップフロッ
プ（Ｄ−ＦＦ）を、４２１はセレクタを、４３１はパル
ス発生部（ｐｃ部）を、４４１，４４３はアンドゲート
を、４５１はＲ３型フリップフロンブ（Ｒ３−ＦＦ）を
それぞれ示している。

また、第５図において、「データ転送タイミングｊはこ
の速度変換回路の出力側の装置においてデータを読み出
すためのデータ確定タイミングを示す、また、「禁止領
域」はＤ型フリップフロップ４１１あるいはＤ型フリッ
プフロップ４１３におけるデータの読み書きが重なるこ
とを禁止するためのタイミングを示している。出力クロ
ック信号がパルス発生部４３１に供給されており、出力
端子Ａから出力される信号で禁止領域Ａが、出力端子Ｂ
から出力される信号で禁止領域Ｂが指定される。

Ｄ型フリップフロップ４１１，４１３は入力パラレルデ
ータを取り込んで保持するためのものであり、セレクタ
４２１はこのＤ型フリップフロップ４１１，４１３の何
れか一方のデータを選択して出力する。例えば、Ｄ型フ
リップフロップ４１１は出力クロック信号の立ち上がり
に同期して入力パラレルデータを取り込み、Ｄ型フリッ
プフロップ４１３は出力クロック信号をインバータ４６
１で反転した信号の立ち上がり（すなわち出力クロック
信号の立ち下がり）に同期して入力パラレルデータを取
り込む。

また、セレクタ４２１における選択状態は、Ｒ８型フリ
ップフロップ４５１の出力端子Ｑから出力される論理で
決定される。パルス発生部４３１の出力端子Ａから出力
される信号と入力クロック信号とがアンドゲート４４１
の２つの入力端に供給され、２つの信号の論理積がＲ３
型フリップフロップ４５１のセット端子Ｓに供給される
。また、パルス発生部４３１の出力端子Ｂから出力され
る信号と入力クロック信号とがアンドゲート４４３の２
つの入力端子に供給され、２つの信号の論理積がＲ３型
フリップフロップ４５１のリセット端子Ｒに供給される
。

従って、入力クロック信号の立ち上がりが禁止領域Ａに
含まれるようになるとセット端子Ｓに論理°“１”が供
給され、Ｒ３型フリップフロップ４５１の出力端子Ｑか
らは論理“１″が出力される。

反対に、入力クロック信号の立ち上がりが禁止領域Ｂに
含まれるようになるとリセット端子Ｒに論理“１ｎが供
給され、Ｒ３型フリップフロップ４５１の出力端子Ｑか
らは論理“Ｏ”が出力される。

セレクタ４２１は、このＲ３型フリップフロップ４５１
の出力に応じて、保持内容が保証されるＤ型フリップフ
ロップ４１１，４１３の何れか一方のデータを選択する
。

〔発明が解決しようとする課題〕

ところで、上述した従来方式にあっては、異なるタイミ
ングで入力パラレルデータを取り込むための２つのＤ型
フリップフロップ４１１．４１３と、この何れか一方を
選択するためのセレクタ４２１とが必要であり、回路規
模が大きくなるという問題点があった。

本発明は、このような点にかんがみて創作されたもので
あり、回路規模を縮小するようにした速度変換回路を提
供することを目的としている。

〔課題を解決するための手段〕

第１図は、本発明の速度変換回路の原理ブロック図であ
る。

図において、タイミング信号作成手段１１１は、出力ク
ロック信号に同期し、タイミングの異なる２つのタイミ
ング信号を作成する。

選択手段１２１は、タイミング信号作成手段１１１で作
成された２つのタイミング信号の一方を選択して出力す
る。

タイミング指示手段１３１は、入力クロック信号と出力
クロック信号との位相関係に基づいて、選択手段１２１
における選択動作を制御する。

データ保持手段１４１は、選択手段１２１から出力され
るタイミング信号に同期して入力データを取り込んで出
力データを出力する。

従って、全体として、入力クロック信号に同期した入力
データを出力クロック信号に同期した出力データに変換
するように構成されている。

〔作　用〕

タイミング信号作成手段１１１によって、出力クロック
信号に同期し、タイミングの異なる２つのタイミング信
号が作成される。例えば、出力クロック信号そのものと
出力クロック信号の位相を１８０度ずらした信号とが出
力される。

タイミング信号作成手段１１１から出力される２つのタ
イミング信号の一方が選択手段１２１によって選択され
、データ保持手段１４１に供給される。データ保持手段
１４１は、入力クロック信号に同期した入力データを、
この選択手段１２１から供給されるタイミング信号に同
期して取り込んで保持し、出力クロック信号に同期した
出力データとして出力する。

また、タイミング指示手段１３１によって、入力クロッ
ク信号と出力クロック信号との位相関係に基づいた選択
手段１２１の選択動作の制御が行なわれる。

本発明にあっては、入出力クロック信号の位相関係に基
づいてデータ保持手段１４１によるデータ取り込みのタ
イミングを制御することにより、１つのデータ保持手段
１４１を介したデータの速度変換が可能になる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例における速度変換回路の構
成を示す。

■　　　　と　１　との ここで、本発明の実施例と第１図との対応関係を示して
おく。

タイミング信号作成手段１１１は、インバータ２１１に
相当する。

選択手段１２１は、セレクタ２２１に相当する。

タイミング指示手段１３１は、パルス発生部（ＰＣ部）
２３１．アンドゲート２３３．アンドゲート２３５．Ｒ
３型フリップフロップ２３７に相当する。

データ保持手段１４１は、Ｄ型フリップフロップ（Ｄ−
ＦＦ）２４１に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

■　　　　　　　の　　　　　び 第２図において、２１１はインバータを、２２１はセレ
クタを、２３１はパルス発生部を、２３３．２３５はア
ンドゲートを、２３７はＲ３型フリップフロップを、２
４１はＤ型フリップフロップをそれぞれ示している。

Ｄ型フリップフロップ２４１の入力端子りには入力パラ
レルデータが供給されており、出力端子Ｑからは出力パ
ラレルデータが出力される。

また、出力クロック信号がパルス発生部２３１及びセレ
クタ２２１の一方の入力端に供給されており、セレクタ
２２１の他方端にはこの出力クロック信号をインバータ
２１１で反転した信号が供給されている。

更に、パルス発生部２３１の出力端子Ａはアンドゲート
２３３の一方の入力端に接続されており、パルス発生部
２３１の出力端子Ｂはアンドゲート２３５の一方の入力
端に接続されている。アンドゲート２３３及びアンドゲ
ート２３５のそれぞれの他方端には入力クロック信号が
入力されている。

アンドゲート２３３の出力端子はＲ３型フリップフロッ
プ２３７のセット端子Ｓに接続されており、アンドゲー
ト２３５の出力端子はＲ３型フリップフロップ２３７の
リセット端子Ｒに接続されている。また、Ｒ３型フリッ
プフロップ２３７の出力端子Ｑはセレクタ２２１の制御
端子Ｓに接続されており、セレクタ２２１の出力端子は
Ｄ型フリップフロップ２４１のクロック端子に接続され
ている。

第３図に、実施例の速度変換回路の動作タイミングを示
す。図において、「出力クロック信号（反転）」は出力
クロック信号をインバータ２１１で反転した信号を示し
ている。また、「入力クロック信号」はパルス状の信号
であり、論理“１゛″と論理“０”との時間幅の比が１
対７程度であるものとする。尚、このパルス幅（論理“
１”）については、禁止領域Ａの信号が立ち下がってか
ら禁止領域Ｂの信号が立ち上がるまでの時間幅より小さ
いものであれば１対７以外でもよい。

以下、実施例の動作を第２図及び第３図を参照しながら
説明する。

Ｄ型フリップフロップ２４１は、入力クロック信号に同
期した入力パラレルデータを取り込んで出力パラレルデ
ータとして出力するためのものであり、データを取り込
むタイミングはセレクタ２２１から供給される信号の立
ち上がりに同期している。

このセレクタ２２１の２つの入力端には、出力クロック
信号と出力クロック信号をインバータ２１１で反転した
信号（位相を１８０度ずらした信号）とが供給されてお
り、ＲＳ型フリップフロップ２３７の出力端子Ｑから出
力される論理によって一方を選択して、Ｄ型フリップフ
ロップ２４１に供給する。

また、パルス発生部２３１には出力クロック信号が入力
されており、この出力クロック信号の立ち上がりを含む
所定幅の禁止領域Ａに対応した信号（論理“１”）が出
力端子Ａから出力される。

同様に、出力クロック信号の立ち下がりを含む所定幅の
禁止領域Ｂに対応した信号（論理“１”）が出力端子Ｂ
から出力される。

パルス発生部２３１の出力端子Ａの出力はアンドゲート
２３３の一方の入力端に入力されており、アンドゲート
２３３の他方の入力端には入力クロック信号が入力され
ている。従って、禁止領域Ａ内で大力クロック信号が立
ち上がると、アントゲ−）２３３から論理″１″が出力
され、Ｒ３型フリップフロップ２３７のセット端子Ｓに
供給される。

同様に、パルス発生部２３１の出力端子Ｂの出力はアン
ドゲート２３５の一方の入力端に入力されており、アン
ドゲート２３５の他方の入力端には入力クロック信号が
入力されている。従って、禁止領域Ｂ内で入力クロック
信号が立ち上がると、アンドゲート２３５から論理″１
”が出力され、Ｒ３型フリップフロップ２３７のリセッ
ト端子Ｒに供給される。

Ｒ３型フリップフロップ２３７は、セット端子Ｓに論理
“１”が供給されるとセットされ、出力端子Ｑから論理
“１”を出力する。この出力“°１”はセレクタ２２１
の制御端子Ｓに供給され、このときセレクタ２２１はイ
ンバータ２１１の出力（入力クロック信号を反転した信
号）を選択してＤ型フリップフロップ２４１に供給する
。

従って、出力クロック信号の立ち上がり付近の禁止領域
Ａに入力クロック信号の立ち上がりが含まれるとＲ３型
フリップフロップ２３７がセットされ、Ｄ型フリップフ
ロップ２４１では出力クロック信号の立ち下がりに同期
してデータの取り込みを行う。

反対に、Ｒ３型フリップフロップ２３７は、リセット端
子Ｒに論理“１”が供給されるとリセットされ、出力端
子Ｑから論理“Ｏ”を出力する。

この出力′０″はセレクタ２２１の制御端子に供給され
、このときセレクタ２２１は出力クロック信号を選択し
てＤ型フリップフロップ２４１に供給する。

従って、出力クロック信号の立ち下がり付近の禁止領域
Ｂに入力クロック信号の立ち下がりが含まれるとＲ３型
フリップフロップ２３７がリセットされ、Ｄ型フリップ
フロップ２４１では出力クロック信号の立ち上がりに同
期してデータの取り込みを行う。

■　　　　の　とめ 入力パラレルデータの変更点（入力クロック信号の立ち
上がり）と、この入力パラレルデータをＤ型フリップフ
ロップ２４１に取り込むための出力クロック信号の立ち
上がりとが接近すると、Ｒ３型フリップフロップ２３７
がセットされる。セレクタ２２１の選択動作はＲ３型フ
リップフロップ２３７から出力される論理によって制御
されており、Ｒ３型フリップフロップ２３７がセットさ
れると、出力クロック信号を反転した信号が選択されて
Ｄ型フリップフロップ２４１に供給される。

従って、入力パラレルデータの変更点と出力クロック信
号の立ち上がりとが接近したときには、出力クロック信
号の立ち下がりに同期してこの入力パラレルデータの取
り込みを行う。

また、入力パラレルデータの変更点と出力クロック信号
の立ち下がりとが接近すると、Ｒ３型フリップフロップ
２３７がリセットされ、セレクタ２２１では出力クロッ
ク信号が選択されてＤ型フリップフロップ２４１に供給
される。

従って、入力パラレルデータの変更点と出力クロック信
号の立ち下がりとが接近したときには、出力クロック信
号の立ち上がりに同期してこの入力パラレルデータの取
り込みを行う。

このように、入力パラレルデータを取り込むための２つ
のタイミング信号（クロック信号）をセレクタ２２１で
選択することにより、１つのＤ型フリップフロップ２４
１を介して速度変換が可能になり、回路規模を縮小する
ことができる。

■　　の・Ｉ なお、上述した本発明の実施例にあっては、出力クロッ
ク信号に基づいて禁止領域を作成したが、入力クロック
信号に基づいて作成するようにしてもよい。

また、実施例では、セレクタ２２１の一方の入力端に出
力クロック信号を反転した信号を供給するようにしたが
、反転（位相差１８０度）に限らず他の位相差の信号で
あってもよい。

更に、「■、実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、入出力クロック信号
の位相関係に基づいてデータ保持手段によるデータ取り
込みのタイミングを制御することにより、１つのデータ
保持手段を介したデータの速度変換を行って、回路規模
を縮小することができるので、実用的には極めて有用で
ある。

【図面の簡単な説明】

第１図は本発明の速度変換回路の原理ブロック図、第２
図は本発明の一実施例による速度変換回路の構成図、 第３図は一実施例の動作タイミング図、第４図は従来例
の構成図、 第５図は従来例の動作タイミング図である。 図において、 １１１はタイミング信号作成手段、 １２１は選択手段、 １３１はタイミング指示手段、 １はデータ保持手段、 １はインバータ、 ｌはセレクタ、 １はパルス発生部、 ３．２３５はアンドゲート、 ７はＲ３型フリップフロップ、 １はＤ型フリップフロップである。

Claims (1)

【特許請求の範囲】
1. （１）入力クロック信号に同期した入力データを出力ク
   ロック信号に同期した出力データに変換する速度変換回
   路において、 前記出力クロック信号に同期し、タイミングの異なる２
   つのタイミング信号を作成するタイミング信号作成手段
   （１１１）と、 前記タイミング信号作成手段（１１１）で作成された２
   つのタイミング信号の一方を選択して出力する選択手段
   （１２１）と、 前記入力クロック信号と前記出力クロック信号との位相
   関係に基づいて、前記選択手段（１２１）における選択
   動作を制御するタイミング指示手段（１３１）と、 前記選択手段（１２１）から出力されるタイミング信号
   に同期して前記入力データを取り込んで出力データとし
   て出力するデータ保持手段（１４１）と、 を備えるように構成したことを特徴とする速度変換回路
   。