JPH022430B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はフアクシミリあるいはプリンタ等のサ
ーマルヘツドを使用した記録装置に用いられるサ
ーマルヘツド駆動回路に関する。

［従来技術］ 例えばフアクシミリ受信機には、装置の小型化
等の要請から、サーマルヘツドを使用した感熱記
録方式による記録装置が広く用いられている。

第１図は従来用いられたこのような記録装置の
一例を表わしたものである。この装置のサーマル
ヘツドＳはその基板上に１本の細長い発熱体１１
を配置している。発熱体１１上には、所定の間隔
を置いて２種類のリード線１２，１３の一端がそ
れぞれ交互に接続されている。このうち一方のリ
ード線１２の他端は、シフトレジスタ・ドライバ
１４の並列信号出力端子にそれぞれ接続されてい
る。また他方のリード線１３は、それぞれ対応し
て設けられたダイオード１５を介して、交互に第
１の共通電極Ｃ１あるいは第２の共通電極Ｃ２に
接続されている。第１の共通電極Ｃ１には、シー
ケンスコントローラ１７から出力される第１の制
御信号１８―１によりオン・オフ制御される第１
のスイツチ回路１９―１を介して、電源２１から
所定の電圧が印加されるようになつている。同様
に第２の共通電極Ｃ２には、第２の制御信号１８
―２によりオン・オフ制御される第２のスイツチ
回路１９―２を介して、所定の電圧が印加される
ようになつている。

この記録装置のシーケンスコントローラ１７に
は、第１および第２の印字データ２２―１，２２
―２が交互に供給される。これらの印字データ２
２―１、２２―２は、１ライン分のシリアルな印
字データ列を２ビツトずつ櫛歯状に断続させて構
成した、互に相補的なデータ列である。今、ある
ラインの記録を行うために、第１の印字データ２
２―１がシーケンスコントローラ１７を介してシ
フトレジスタ・ドライバ１４にセツトされたとす
る。これから例えば1m秒の間、第１の制御信号
１８―１によつて第１のスイツチ回路１９―１の
接点がオンになる。このとき第１の共通電極Ｃ１
に電圧が印加され、発熱体１１上の各リード線１
２，１３で区画された発熱要素が２つずつ（両端
では１つ）、２つ置きに駆動され、１ラインの半
分に相当する感熱記録が行われる。次に第２の印
字データ２２―２がシフトレジスタ・ドライバ１
４にセツトされる。このとき第２の制御信号１８
―２によつて第２のスイツチ回路１９―２の接点
が所定時間だけオンになる。これにより発熱体１
１上の残りの発熱要素が駆動され、１ラインの残
りに相当する感熱記録が行われる。このようにし
て１ラインの記録が終了すると、次のライン以降
の記録動作が同様にして繰り返される。

第２図は、このように１本の発熱体で記録を行
う場合における各発熱要素に流れる電流の様子を
説明するためのものである。第１図に示したシフ
トレジスタ・ドライバ１４は、並列信号出力端子
の数だけのスイツチとして等価的に表わすことが
できる。今、図示のように第Ｎ番目〜第Ｎ＋２番
目の３つのスイツチ１４（Ｎ）〜１４（Ｎ＋２）
に着目する。４本のリード線１３（Ｎ）〜１３
（Ｎ＋３）がこれら３つのスイツチ１４（Ｎ）〜
１４（Ｎ＋２）に直接関係をもつものである。第
Ｎのリード電極１３（Ｎ）と第Ｎ＋３のリード電
極１３（Ｎ＋３）に挾まれた発熱要素に順に〜
の番号を付しておく。今、第１のスイツチ回路
１９―１の接点がオンになつているものとし、電
圧Vccが第１の共通電極Ｃ１に印加されていると
する。リード線１３（Ｎ＋２）について考えてみ
ると、スイツチ１４（Ｎ＋２）がオンになつてい
るとき記録電流ｉ（Ｋ）が流れ、発熱要素が発
熱する。これにより、この部分で印字が行われ
る。一方、スイツチ１４（Ｎ＋１）がオフになつ
ていれば、発熱要素には記録電流ｉ（Ｋ）が流
れず、この部分で印字が行われない。ところが図
示のようにスイツチ１４（Ｎ）がオンになつてい
る場合には、リード線１３（Ｎ＋２）からスイツ
チ１４（Ｎ）に洩れ電流ｉ（Ｍ）が流れる。これ
により３つの発熱要素〜が印字に至らない温
度に発熱する。

各発熱要素〜の抵抗値が総て等しいとし、
その値をｒとする。この場合、２つの発熱要素
，ではｉ（Ｋ）²rの発熱が行われるが、他の３
つの発熱要素〜ではそれぞれ1/9・ｉ（Ｋ）²r
の発熱が行われる。すなわち洩れ電流が存在する
と、その発熱要素に通常の発熱量の1/9の発熱が
生じることになる。３つのスツチ１４（Ｎ）〜１
４（Ｎ＋２）が同一の接点状態であるとすれば、
第２の共通電極Ｃ２に電圧Vccが印加されると、
２つの発熱要素，で記録電流による発熱が生
じる。このとき３つの発熱要素〜で洩れ電流
による発熱が発生することになる。スイツツチ１
４（Ｎ）〜１４（Ｎ＋２）のオン・オフ状態がこ
れと異なれば、各発熱要素〜についてこれと
違つた温度分布が生じることは容易に了解される
ところである。

このように１本の発熱体を分割使用するサーマ
ルヘツドでは、洩れ電流の存在する発熱要素と存
在しない発熱要素が混在する結果、各発熱要素の
温度にむらが発生した。温度むらは画素ごとの記
録濃度や印字ドツトのサイズを不均一にし、記録
画の品位を劣化させるという問題がつた。

［発明の目的］ 本発明は上記した事情に鑑み、１本の発熱体を
分割使用するサーマルヘツドを使用した記録装置
において、各発熱要素の発熱量を適正に制御する
ことのできるサーマルヘツド駆動回路を提供する
ことをその目的とする。

［目的を達成するための手段］ 本発明では印字データの内容から洩れ電流の状
態を事前に算出する滉れ電流算出手段と、洩れ電
流の状態に応じて各発熱要素に印加するエネルギ
を決定する印加エネルギ算出手段とをサーマルヘ
ツド駆動回路に具備させ、前記した目的を達成す
る。

以下実施例につき本発明を詳細に説明する。

［実施例］ 第３図は本実施例のサーマルヘツド駆動回路の
原理的な構成を表わしたものである。この回路に
は１ライン分の印字データ２２をそれぞれ蓄積す
る２つのラインバツフア３１，３２が備えられて
いる。これらのラインバツフア３１，３２の入力
側と出力側には、これらを択一的に選択する第１
のスイツチ３３と第２のスイツチ３４が配置され
ている。これらのスイツチ３３，３４は、常に異
なつたラインバツフア３１あるいは３２を選択す
るようになつており、一方に（Ｎ＋１）ライン目
の１ライン分の印字データ２２（Ｎ＋１）が蓄積
されるとき、他方からその１ライン前の印字デー
タ２２（Ｎ）が読み出されるようになつている。
読み出された印字データ２２（Ｎ）はサーマルヘ
ツドＳ内の図示しない並び換え回路に供給され、
前記した第１および第２の印字データが作成され
る。また１ライン分の印字データ２２（Ｎ）はそ
のままシリアルな形で洩れ電流算出器３５に供給
される。洩れ電流算出器３５は各画素について洩
れ電流を逐次算出し、その結果を洩れ電流データ
バツフア３６に蓄積する。第２のスイツチ３４か
ら11ライン分の印字データ２２（Ｎ）が読み出さ
れたとき、洩れ電流データバツフア３６には１ラ
イン分の画素についての洩れ電流の状態が蓄積さ
れる。印加エネルギ算出器３７はこの１ライン分
の洩れ電流データ３８の供給を受け、各発熱要素
に印加すべきエネルギを算出する。エネルギ算出
データ３９はサーマルヘツドＳに供給され、各発
熱要素に電圧を印加する時間が個々に調整され
る。電圧の印加時間を調整する代わりに、印加電
圧そのものを調整しても良い。

第４図はこのサーマルヘツド駆動回路における
洩れ電流算出器の原理を表わしたものである。洩
れ電流算出器３５は印字データをシリアルに入力
するシフトレジスタ４１を備えている。シフトレ
ジスタ４１の連続した６つのパラレル出力端子４
２―１〜４２―６からは、６つの印字データＤ１
〜Ｄ６がパラレルに出力され、ROM（リード・
オンリ・メモリ）４３へアドレス情報として入力
されるようになつている。ROM４３はシフトレ
ジスタ４１内の印字データが４ビツトずつ矢印方
向にシフトするたびに、洩れ電流の大きさを判別
し、得られた洩れ電流データ４４を洩れ電流デー
タバツフア３６（第３図）に送出することにな
る。

第５図はROM内のデータの配置を説明するた
めの図である。ROM４３にはアドドレス用の印
字データＤ１〜Ｄ６と各発熱要素〜について
の洩れ電流データの対応表が格納されている。ア
ドレス用の印字データＤ１〜Ｄ６のうち３つの印
字データＤ１，Ｄ４，Ｄ５が第２図に示す第１の
共通電極Ｃ１に関する印字データであり、残りの
３つの印字データＤ２，Ｄ３，Ｄ６が第２の共通
電極Ｃ２に関する印字データである。今、例えば
アドレスが“000000”とすると、３つの印字デー
タＤ１，Ｄ４，Ｄ５がいずれも“０”なので、第
１の共通電極Ｃ１に電圧が印加されたとき、第２
図に示す３つのスイツチ１４（Ｎ）〜１４（Ｎ＋
２）がいずれもオフの状態にある。この状態では
各発熱要素〜にいずれも洩れ電流が発生しな
い。洩れ電流の発生する状態を“１”で、また記
録電流が発生するか洩れ電流の発生しない状態を
“０”で表わすとすれば、このときの洩れ電流デ
ータは第５図最上欄の上半分に示すようにいずれ
も“０”となる。他の３つの印字データＤ２，Ｄ
３，Ｄ６もすべて“０”なので、第２の共通電極
Ｃ２に電圧が印加された場合にも、３つのスイツ
チ１４（Ｎ）〜１４（Ｎ＋２）がいずれもオフの
状態にある。従つてこのときの各発熱要素〜
の洩れ電流データは同一欄の下半分に示すように
いずれも“０”となる。

次のアドレス“000001”の場合を考察してみ
る。この場合、第１の共通電極Ｃ１に電圧が印加
されたときの洩れ電流の状態は先の場合と同じで
あり、各発熱要素〜の洩れ電流データはいず
れも“０”である。第２の共通電極Ｃ２に電圧が
印加された場合には、２つのスイツチ１４（Ｎ），
１４（Ｎ＋１）がオフであり、他の１つのスイツ
チ１４（Ｎ＋２）がオンになる。このとき発熱要
素に記録電流が流れ、その洩れ電流データは
“０”とる。またこのときリード線１３（Ｎ＋１）
とスイツチ１４（Ｎ＋２）の間に洩れ電流が流
れ、３つの発熱要素，，の洩れ電流データ
が“１”となる。

更に次のアドレス“000010”について考察す
る。この場合、第１の共通電極Ｃ１に電圧が印加
されている状態でスイツチ１４（Ｎ＋２）がオン
に、また他のスイツチ１４（Ｎ），１４（Ｎ＋１）
がオフになる。このとき発熱要素に記録電流が
流れ、また発熱要素〜に洩れ電流が流れる。
ただしこの洩れ電流は記録電流の1/25なのでこれ
れを無視するとすれば、各発熱要素〜の洩れ
電流データは“０”となる。共通電極Ｃ２に電圧
が印加された場合も、各発熱要素〜の洩れ電
流データが“０”となる。

以下同様にして他のアドレスについても洩れ電
流データが算出され、ROM４３内に記憶されて
いる。洩れ電流算出器３５は逐次洩れ電流データ
を算出し、１ライン分の印字データ２２（Ｎ）に
ついてこれを完成させる。このとき洩れ電流デー
タ“１”が同一画素について２つ以上重なり合う
ことがある。例えば第５図に示したアドレス
“000101”について、発熱要素の洩れ電流デー
タで“１”が２回出現している。このとき仮にこ
の発熱要素で印字が行われるとすると、印加エネ
ルギを2/9減少させる必要がある。また“１”が
１回出現する発熱要素では、印加エネルギを1/9
減少させる必要がある。印加エネルギ算出器３７
はこのような算出を行い、サーマルヘツドＳに印
加する電圧パルスの幅を各画素ごとに決定する回
路である。

第６図に印加エネルギ算出器の構成を示す。印
加エネルギ算出器３７は、個々の発熱要素に印加
するパルス幅を決定するためのパルス幅決定回路
４６を備えている。パルス幅決定回路４６はクロ
ツク信号４７に同期して、洩れ電流データ３８を
１画素分ずつ入力し、その出力端子0₁〜0₆からパ
ルス幅に応じたゲート制御信号４８―１〜４８―
６を出力するようになつている。パルス幅決定回
路４６は、印字用のパルスの幅を0.6m秒から
1.1m秒まで0.1m秒刻みで６段階に分け、発熱要
素の発熱量を調整する。個々の発熱要素に印加す
るパルス幅は、洩れ電流の程度並びにいずれの共
通電極で駆動されるかという２つの要因によつて
決定される。ここで第１の共通電極Ｃ１と第２の
共通電極Ｃ２との間でパルス幅を異ならせるの
は、第１の共通電極Ｃ１により第１段階の印字が
行われると、発熱体１１が蓄熱する結果、第２の
共通電極Ｃ２による印字はより少ないエネルギで
足りるからである。パルス幅が0.6m秒のときは、
第１のゲート制御信号４８―１のみがHH（ハイ）
レベルとなる。0.7m秒のときは、第１および第
２のゲート制御信号４８―１，４８―２がＨレベ
ルとなる。0.8m秒のときは、第１〜第３のゲー
ト制御信号４８―１〜４８―３がＨレベルとな
る。以下同様にして、最長の1.1m秒のときには、
総てのゲート制御信号４８―１〜４８―６がＨレ
ベルとなる。

これらのゲート制御信号４８―１〜４８―６
は、それぞれ対応した６つの２入力アンドゲート
４９―１〜４９―６に入力される。これらのアン
ドゲート４９―１〜４９―６には、図示しない遅
延回路で遅延され、洩れ電流データ３８と各発熱
要素について対応付けられた印字データ２２
（Ｎ）が供給されている。従つて例えば印字デー
タ２２（Ｎ）として信号“１”が供給されたと
き、その印字用のパルス幅が0.8m秒であれば、
第１〜第３のアンドゲート４９―１〜４９―３か
ら信号“１”が出力され、残りのアンドゲート４
９―４〜４９―６からは信号“０”が出力され
る。これらの出力信号は、各アンドゲート４９―
１〜４９―６に対応して配置された６つのバツフ
アメモリ５１―１〜５１―６に入力されることに
なる。１ライン分の印字データ２２（Ｎ）が各ア
ンドゲート４９―１〜４９―６に総て供給される
と、各バツフアモリ５１―１〜５１―６には１ラ
イン分の印字データがパルス幅のデータとして記
憶されることになる。

このようにして記憶されたデータは、エネルギ
算出データ３９としてサーマルヘツドＳに供給さ
れる。サーマルヘツドＳではまず共通電極Ｃ１を
用いた半ライン分の印字が行われる。このために
まず第１のバツフアメモリ５１―１の内容がエネ
ルギ算出データ３９として読み出され、並び換え
られる。そして共通電極Ｃ１に相当するデータが
前記したシフトレジスタ・ドライバにセツトさ
れ、第７図ａに示すように0.6m秒の印加電圧で
印字が行われる。次に第２のバツフアメモリ５１
―２の内容がエネルギ算出データ３９として読み
出され、共通電極Ｃ１に相当するデータが同一の
シフトレジスタ・ドライバにセツトされる。この
ときは第７図ｂに示すように0.1m秒の印加電圧
で印字が行われる。以下同様にして第３〜第６の
バツフアメモリ５１―３〜５１―６の内容が次々
読み出され、共通電極Ｃ１に相当するデータがシ
フトレジスタ・ドライバに順にセツトされて、
0.1m秒ずつ電圧印加が行われる（第７図ｃ〜
ｆ）。この結果、例えば0.8m秒のパルス幅で印字
が行われる発熱要素では、第７図ａ〜ｃに渡る３
回の通電が行われ、所望の温度に加熱される。

共通電極Ｃ１に相当するデータの印字動作が総
て終了したら、共通電極Ｃ２に相当するデータの
印字動作が行われ、１ラインの残り半分の印字が
行われる。このときの回路動作は共通電極Ｃ１に
おける場合と実質的に同一であり、その説明を省
略する。１ライン分の印字が終了したら、図示し
ない記録紙が１ライン分だけ副走査される。また
バツフアメモリ５１―１〜５１―６には、次の印
字データ２２（Ｎ＋１）を記録するためのエネル
ギ算出データが蓄えられ、次のラインの記録に備
えることとなる。以下同様である。

［発明の効果］ 以上説明したように本発明によればサーマルヘ
ツドの発熱要素間に生ずる洩れ電流を補正して印
字を行うので、十分な品質の階調記録を行うこと
ができる。

【図面の簡単な説明】

第１図はサーマルヘツドを用いた従来の記録部
の一例を示す構成図、第２図は１本の発熱体の各
発熱要素に流れる電流の様子を説明するための説
明図、第３図〜第７図は本発明の一実施例を説明
するためのもので、このうち第３図はサーマルヘ
ツド駆動回路のブロツク図、第４図は洩れ電流算
出器の原理図、第５図はROM内のデータの配置
を説明するための説明図、第６図は印加エネルギ
算出器のブロツク図、第７図は各バツフアメモリ
から出力されるデータについて、パルス電圧の印
加タイミングを示す各種タイミング図である。 １１……発熱体、１２，１３……リード線、３
５……洩れ電流算出器、３７……印加エネルギ算
出器、ｉ（Ｋ）……記録電流、ｉ（Ｍ）………洩れ
電流、Ｓ……サーマルヘツド。

Claims (1)

【特許請求の範囲】
1. １ 連続した１本の発熱体に複数のリード線を接
   続し、これらのリード線によつて区画された各発
   熱要素を所望のリード線に電圧を印加することで
   選択的に通電させ蒸発させるサーマルヘツドを備
   えた記録装置において、それぞれの発熱要素に印
   字用に流れる電流以外の洩れ電流を各リード線に
   印加される電圧の状態から算出する洩れ電流算出
   手段と、洩れ電流の状態に応じて各発熱要素に印
   加するエネルギを補正した状態で算出する印加エ
   ネルギ算出手段とを具備することを特徴とするサ
   ーマルヘツド駆動回路。