JPH02243023A - Ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 Ａ／Ｄ変換器、特にアナログ入力信号からアナログ値を
抽出し、ｗＩ環アナログ値と基準電圧とを加減比較して
、デジタル値を出力する循環比較型Ａ／Ｄ変換器に関し
、 ｇｔｉｗｔ環比較型Ａ／Ｄｉ換器の比較器のオフセット
誤差を原因とするミスコードの発生を抑制し、単一電源
で精度良くアナログ／デジタル変換することを目的とし
、 クロック信号に基づいて、アナログ入力信号からアナロ
グ値を抽出し、かつ変換手段、第１，２゜３の比較手段
及び循環手段の入出力の制御をするスイッチ制御手段と
、前記アナログ値と、第１゜２及び３の基準電圧とを入
力して、？ｉ？Ｗアナログ値の出力をする変換手段と、
前記アナログ値と、第１の基準電圧とを入力して、第１
の比較出力信号を出力する第１の比較手段と、前記アナ
ログ値と、第１．３の基準電圧とを入力して、第２の比
較出力信号を出力する第２の比較手段と、前記アナログ
値と、第３の基準電圧とを入力して、第３の比較出力信
号を出力する第３の比較手段と、前記１環アナログ値を
、変換手段と、第１．２及び３の比較手段とにＷＩ環さ
せるｗ１環手段と、前記第１．２及び３の比較出力信号
を入力して、４つのデジタル値を出力する比較出力手段
とを具備し、前記変換手段の変換判定レベルを第１の基
準電圧と、第３の基準電圧との間に設定することを含み
構成する。

〔産業上の利用分野〕

本発明はＡ／Ｄ変換器に関するものであり、更に詳しく
言えば、アナログ入力信号からアナログ値を抽出し、循
環アナログ値と基準電圧とを加減比較してデジタル値を
出力する循環比較型Ａ／Ｄ変換器に関するものである。

近年、半導体集積回路（【、３１）技術の発展に伴い、
高機能のアナログ回路とデジタル回路とを混載した高度
な信号処理ＬＳＩの要求が高まっている。

この様なＬＳＩは通常単電源で動作されることが要求さ
れるので、Ａ／Ｄ変換器も必然的に単一電源で動作させ
ることが要求される。

しかし、単一電源で動作する２値制御循環比較型Ａ／Ｄ
変喚器では、比較器のオフセット誤差により、精度が低
下する。また、比較器のオフセット誤差を取り除いた３
値制？１１Ａ／Ｄ変換器では、正負両型源を必要とする
という問題がある。

そこで、両者の特長を満足するＡ／Ｄ変換器の出現が待
たれている。

〔従来の技術〕

第６図（ａ）、　　（ｂ）は、従来例に係る説明図であ
る。

同図（ａ）は、２値制御循環比較型八／Ｄ変換器に係る
構成図を示している。

図において、２値制御循環比較型Ａ／Ｄ変換器は、変換
セル回路１．比較回路２．Ｓ／Ｈ回路３から成る。

その動作は、アナログ入力信号ＶＡＮからアナログ値ｖ
１が抽出されると、そのアナログ（１ｖ＋と基準電圧Ｖ
Ｒとを入力した変換上・ル回路ｌが循環アナログ（［Ｖ
Ｏを出力し、比較回路２がアナログ（ｉｌＩＶｉと基準
電圧ＶＲとを加減比較し、さらに比較回路２がｖａ環ア
ナログ値■０と基準電圧とを加減比較して、デジタル値
Ｄｏ−ＡＩ、Ａ２．Ａ３・・・を出力するものである。

この際の基準電圧ＶＲ等の動作電源は、単一５（Ｖ）電
源等である。しかし、比較回路２のオフセット電圧の影
響により、変換判定レベルが変動しくオーバレンジを引
き起こしてミスコードを！ｔするという欠点がある。こ
れにより、Ａ／Ｄ変換結果が不正？となる。

同図（ｂＨ；！、３値制ｉｎ　？／Ｉ環比較型Ａ／Ｄｉ
ｌａ器の構成図を示している。

図において、３値制御循環比較型Ａ／Ｄ変換器は、変換
セル回路４．比較回路（１）５．比較回路（ｎ）６．Ｓ
／Ｈ回路７から成る。

その動作は、アナログ入力信号ＶＩＮから２４直制御循
環型Ａ／Ｄ変換器と同様に、アナログ値Ｖｉが抽出され
ると、そのアナログ［Ｖｉと基準電圧ＶＲとを入力した
変換セル回路４が循環アナログ値ｖＯを出力し、比較回
路（ｒ）５がアナログ値Ｖｔと基準電圧＋ＶＲ／２とを
加減比較し、比較回路（■）６がアナログ値Ｖｉと基準
電圧−ＶＲ／２とを加減比較し、さらに比較回路（１）
５が循環アナログ値ｖＯと、基準電圧＋ＶＲ／２とを加
減比較し、比較回路（■）６が循環アナログ値■０と基
準電圧−ＶＲ／２とを比較して、３つのデジタル値０．
ＰＯｒ＋ＩＪ、Ｎｏ　ｒ−ＩＪを出力するものである。

この際の基準電＋ＶＲ／２．−ＶＲ／２．ＶＲの動作電
源は、正負両電源（±５　（Ｖ）　）を必要とする。

〔発明が解決し、ようとする！！１！題〕従って、二値
制？１１ｖｆｉ環型Ａ／Ｄ変換器では、準−電源で動作
するものの、比較回路２のオフセット誤差により、精度
が悪いという問題がある。

また、三値制御循環型Ａ／Ｄ変換器では、比較回路５，
６のオフセット誤差については、変換レンジを３分割し
て、２値制ｆＩＩＷｒ環型Ａ／Ｄ変換器にはないアナロ
グ入力信号ＶＩＮの中央値に判定レベルを設けることに
より、比較回路のオフセット誤差を取り除くことができ
るが、動作電源に正負両電源が必要となる。

これにより、単一電源で動作するアナログ／デジタル混
載回路を搭載する半導体集積回路装置に精度良いＡ／Ｄ
変換器を組み入れることができないという問題がある。

本発明は、かかる従来例の問題点に鑑み創作されたもの
であり、循環比較型Ａ／Ｄ変換器の比較器のオフセット
誤差を原因とするミスコードの発生を抑制し、単一電源
で、精度良くアナログ値をデジタル値に変換することを
可能とするＡ／Ｄ変換器の堤供を目的とする。

［課題を解決するための手段］ 第１図は、本発明のＡ／Ｄ変換器に係る原理図を示して
いる。

その変換器は、クロック信号φに基づいて、アナログ入
力信号ＶＩＮからアナログ値Ｖ：を抽出し、かつ変換手
段１２．第１．２．３の比較手段１３．１４．１５及び
循環手段１６の入出力の制御をするスイッチ制御手段１
１と、前記アナログ値ｖ１と、第１，２及び３の基準電
圧ＶＦＳ、ＶＦＳ／２．ＶＧＡとを入力して、ｖａ環ア
ナログ値ｖＯの出力をする変換手段１２と、前記アナロ
グ（１１！Ｖｉと、第１の基準電圧ＶＦＳとを入力して
、第１の比較出力信号ＣＤＩを出力する第１の比較手段
１３と、前記アナログ値Ｖｉと、第１．３の基準電圧Ｖ
ＦＳ、ＶＧＡとを入力して、第２の比較出力信号ＣＤ２
を出力する第２の比較手段１４と、前記アナログ値Ｖｉ
と、第３の基準電圧ＶＧＡとを入力して、第３の比較出
力信号ＣＤ３を出力する第３の比較手段１５と、前記循
環アナロン値ＶＯを、変換手段１２と、第１．２及び３
の比較手段１３．１４及び１５とに循環させる循環手段
］６と、前記第１．２及び３の比較出力信号ＣＤＩ、Ｃ
Ｄ２及びＣＤ３を入力して、４つのデジタル値Ｓｏ　ｒ
＋２Ｊ、ＰＯｒ＋ｔ」、ｏｏ　ｒＯＪＮｏｒ−ＩＪを出
力する比較出力手段１７とを具備し、前記変換手段１２
の変換判定レベルを第１の基準電圧ＶＦＳと、第３の基
準電圧ＶＧＡとの間に設定することを特徴とし、上記目
的を達成する。

〔作用〕

本発明によれば、アナログ入力信号ＶＩＮより抽出され
たアナログ値Ｖｉに対して、３つの比較手段１３．ＩＩ
Ｉ及び１５により変換レンジが４分割され、変換判定レ
ベルが基準電圧ＶＦＳとＶＧＡとの中央値、すなわち基
準電圧ＶＦＳの約２に設定されている。

このため、第１の比較手段１３は、アナログ値Ｖｉと基
準電圧ＶＦＳとの関係がＶｉ＞ＶＦＳの場合には、デジ
タル（直Ｓｏ　ｒ＋２．の出力を分用する。また、第２
の比較手段１４と比較出力手段１７とは、同様にアナロ
グ（ｉｆｆＶｉと基準電圧ＶＦＳ、ＶＦＳ／２との関係
がＶＦＳ／２≦Ｖｉ＜ＶＦＳの場合には、デジダル値Ｐ
Ｏｒ＋ＩＪの出力を分担する。

さらに、アナログ値Ｖｔと基準電圧ＶＦＳ／２゜ＶＧＡ
との関係がＶＦＳ／２＜Ｖｔ≦ｖＧＡの場合には、デジ
タル値００　ｒＱ、の出力を分担する。

また、第３の比較手段１５は、アナログ値Ｖｉと基ｉ！
雷電圧ＧＡとの関係がＶ　ｉ＜ＶＧＡの場合には、デジ
タル値Ｎｏｒ−ＩＪの出力を分担する。

従って、変換判定レベル近傍で抽出されたアナログ値Ｖ
ｉについても、第２の比較手段１４と比較出力手段１７
とにより、再現性良く、デジタル４ｆｆ、ＰＯｒ＋１」
、００　ｒＯ」に変換することが可能となる。また、変
換手段１２．第１．２及び３の比較手段１３．１／Ｉ及
び１５の基準電圧ＶＦＳ。

ＶＦＳ／２．ＶＧＡについて、従来のような正負両型源
が必要ない。

これにより、従来例の比較器のオフセット電圧を原因と
するミスコードの影響が抑圧された、かつ単一Ｎ源で動
作をする４値制御循環比較型のＡ／Ｄ変換器を製造する
ことが可能となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明をす
る。

第２〜５図は、本発明の実施例に係るＡ／Ｄ変換器を説
明する図であり、第２図は、本発明の実施例のＡ／Ｄ変
換器に係る構成図を示している。

図において、２１はスイッチ制御手段１１の一実施例と
なるスイッチトキャパシタ制御回路であり、変換セル回
路２２．比較回路２３〜２５゜Ｓ／Ｈ回路２６のスイッ
チング素子Ｈ，Ｚ、Ｓ。

１〜７．Ｓ１〜Ｓ１２及びアナログ入力信号ＶＩＮを抽
出するスイッチング素子３１３等に供給するスイッチ信
号を、クロック信号φに基づいて生成する機能を有して
いる。

２２は、変換手段１２の一実施例となる変換セル回路で
あり、オペアンプＯＰＩ、充放電用コンデンサＣ１〜Ｃ
４及びスイッチング素子Ｈ，Ｚ。

Ｓ、１〜７から成る。変換セル回路２２は、アナログ入
力信号ＶＩＮから抽出されたアナログ値Ｖｔと、基準電
圧ＶＦＳ、ＶＧＡとを入力して、循環アナログ（，１ｖ
　ｏを出力する機能を有している。

なお、オペアンプＯＰＩには、基準電圧ＶＦＳ／２が入
力されている。

２３は、第１の比較手段１３の一実施例となる比較回路
であり、増幅器ＡＭＰＩ、　インバータ■Ｎｌ、充放電
用コンデンサＣ５及びスイッチング素子３１−３３から
成る。比較回路２３は、アナログ入力信号ＶｒＮから抽
出されたアナログ値Ｖｔや、循環アナログ値■０と基準
電圧ＶＦＳとを入力し、比較出力信号ＣＤＩを出力する
機能を有している。

２４は、第２の比較手段の一実施例となる比較回路であ
り、増幅器ＡＭＰ２．　インバータＩＮ２゜充放電用コ
ンデンサＣ６，Ｃ７及びスイッチング素子８４〜Ｓ８か
ら成る。比較回路２３は、アナログ入力信号ＶＩＮから
抽出されたアナログイ直Ｖｉや、循環アナログ値■０と
、基準電圧ＶＦＳ■ＧＡとを入力し、比較出力信号ＣＤ
２を出力する機能を有している。

２５は、第３の比較手段の一実施例となる比較回路であ
り、増幅器ＡＭＰ３．インバータＩＮ３゜充放電用コン
デンサＣ８及びスイッチング素子８９〜３１１から成る
。比較回路２５は、アナログ入力信号ＶＩＮから抽出さ
れたアナログ値Ｖｉや、循環アナログ値■０と基準電圧
ＶＧＡとを入力し、比較出力信号ＣＤ３を出力する機能
を有している。

２６は、循環手段！６の一実施例となる３７８回路であ
り、オペアンプＯＰ２と、充放電用コンデンサＣ９及び
スイッチング素子Ｓ１２，５１４Ｓ１５から成る。Ｓ／
Ｈ回路２６は、変換セル回路２２からの循環アナログ（
ｌｉ！ｖＯを、再び変換セル回路２２や比較回路２３〜
２５にｖｒｔｍさせる機能を有している。なお、オペア
ンプＯＰ２には基準電圧ＶＣ，Ａが入力されている。

２７は、比較出力手段１゛７の一実施例となる比較出力
回路であり、二入力Ｎ　ＯＲ８６理素子Ｎ０Ｒ１、Ｎ０
Ｒ２及びイアバー９１Ｎ４．ｌ　Ｎ５から成る。比較出
力回路２７は、比較出力信号ＣＤｌＣＤ２及びＣＤ３を
入力して、デジタル値Ｓ○ｒ＋２Ｊ、ＰＯｒ＋ＩＪ、ｏ
ｏ　ｒＱＪ及びＮ。

「−１」を出力する機能を有している。

また、各基準電圧ＶＦＳ、ＶＦＳ／２．ＶＧＡは、例え
ばマイクロコンピュータ等の動作Ｔｒｉ源である直流５
〔■〕を用いる。従って、基準電圧■ＦＳ−５（Ｖ）、
！：すれば、基準電圧Ｖ　Ｆ　Ｓ／２−２．５（Ｖ）、
基準電圧ＶＧＡ−０（Ｖ）　となる。

第３図は、本発明の実施例のＡ／Ｄ変換器のスイッチ制
御に係るタイムチャートを示している。

図において、φはクロック信号であり、スイッチトキャ
パシタ制御回路２１に入力される基準信号である。

Ｓ　／　Ｈは、スイッチング素子ＳＬ３の制御信号であ
り、アナログ入力信号ＶＩＮからクロック信号φ−■に
同期して、アナログ値Ｖｉを取り込む信号である。

ＳＳは、Ｓ／Ｈ回路２６のリセット信号であり、クロッ
ク信号φ＝■に同期して、アナログ値Ｖｉや循環アナロ
グ（ｆｉＶｏのサンプリング状態を作る信号である。

ＳＨは、Ｓ／Ｈ回路２６のホールド信号であり、クロッ
ク信号φ−■に同期して、アナログ値Ｖｉや循環アナロ
グ値■０と基準電圧−Ｖ−ＦＳ、ＶＦＳ／２．ＶＧＡと
の加減比較をするホールド状態を作る信号であるや ＳＣ８は、各比較回路２３〜２５のスイッチング素子Ｓ
ｌ、３２，３４．３５．Ｓ７．Ｓ９．Ｓ１０の制御信号
であり、クロック信号φ−■に同期して立ち上がり、ク
ロック信号φ＝２サイクル置きに各比較回路２３〜２５
をサンプリング状態にする信号である。

ＳＣＨは、各比較回路２３〜２５のスイッチング素子３
３．Ｓ６．Ｓ８．Ｓｔ　１の制御信号であり、クロック
信号φ−■に同期して立ち上がり、クロック信号φ＝２
サイクル置きに、各比較回路２３〜２５をホールド状態
にする信号である。

ＳＳＳは、変換セル回路２２のスイッチング素子Ｓのサ
ンプリング信号であり、クロック信号φ−■に同期して
、変換セル回路２２をサンプリング状態にする信号であ
る。

ＳＳＨは、変換セル回路２２のスイッチング素子Ｈのホ
ールド信号であり、クロック信号φ−■に同期して、変
換セル回路２２をホールド状態にする信号である。

第４図は、本発明の実施例に係る変換判定レベルを説明
する図である。

図において、Ｌは変換判定レベルであり、基準電圧ＶＦ
ＳとＶＧＡとの中央値に基準電圧ＶＦＳ／２を設定する
ことにより得られる。これは、アナログ入力信号ＶＩＮ
より抽出されたアナログ値Ｖｉに対して、３つの比較回
路２３〜２５により、変換レンジが４分割されたことに
なる。

このため、比較回路２３は、アナログ値■１と基準電圧
ＶＦＳとの関係Ｖｉ＞ＶＦＳの場合には、デジタル（ｉ
ＷｓＯｒ＋２」の出力を分担する。また、比較回路２４
と比較出力回路２７とは、同様にアナログ値Ｖｉと基準
電圧ＶＦＳ、ＶＦＳ／２との関係が、ＶＦＳ／２≦Ｖ　
ｉ＜ＶＦＳの場合ニハ、デジタル値ＰＯｒ＋ＩＪの出力
を分担する。

さらに、アナログ値Ｖｉと基準電圧ＶＦＳ／２゜ＶＧＡ
との関係がｖＦＳ／２〈■ｉ≦■ＧＡの場合には、デジ
タル（ｉｏｏｒｏ、の出力を分担する。

また、比較回路２５は、アナログ値Ｖｔと基準電圧ＶＣ
Ａとの関係がＶｉ＜ＶＧＡの場合には、デジタル値Ｎｏ
ｒ−ＩＪの出力を分担する。

表１は、アナログ値Ｖｉについて、変換セル回路２２の
スイッチ素子の「０Ｎ１０ＦＦＪａ′態と比較回路２７
との関係を示している。

なお、空欄はｒＯＦＦＪ状態を示している。

第５図（ａ）〜（ｅ）は、本発明の実施例のＡ／Ｄ変換
器の動作に係る補足説明図を示している。

図において、まずスイッチ３１３を「Ｓ」にして、アナ
ログ入力信号ＶＩＮを抽出（サンプリング）し、アナロ
グ値Ｖｉを取り込む。この際、変換セル回路２２のスイ
ッチング素子Ｓ、Ｚ、１４．６がｒＯＮＪ　し、充電用
コンデンサＣｌ−Ｃ４にアナログ値Ｖｉと基準電圧ＶＦ
Ｓ、ＶＣ；Ａに基づく電荷が注入される。

また、各比較回路２３〜２５のスイッチング素子３１．
Ｓ２．Ｓ４．Ｓ５．Ｓ７．Ｓ９．ＳＩｏ。

５１２、Ｓ１４がｒＯＮＪ　Ｌ、その充電用コンデンサ
０５〜ＣＢにアナログ値Ｖｉに基づく電荷が注入される
。さらに、Ｓ　／　［１回路２６のスイッチング素子３
１２がｒＯＮＪ　して、オペアンプＯＰ２のオフセット
が取り除かれる（同図（ａ））。

表１ 次にスイッチＳ１３をｒ　ｌ（」にして、ホールド状態
を作る。ここで、変換セル回路２２の入出力の関係は、
入力電圧Ｖｉ（アナログ（ｉｉ’り、出力電圧をＶＯ（
Ｍｌアナログ（／ｊ　）とすると、ＶＯ−２ＶｉＡ−Ｖ
Ｒ（Ａは定数）−（１）ここで、ＶＲは基準電圧であり
、本発明の実施例テハ、ＶＦＳ／２．ＶＦＳ、ＶＧＡで
ある。Ａは、比較出力回路２７の出力によりＳＯｒ＋２
Ｊ、ＰＯｒ＋ＩＪ、０ＯｒＯＪ、Ｎｏｒ−１」（７）４
つの値をとる。この変換セル回路２２の出力は、循環ア
ナログ値となって、再び変換セル回路２２や比較回路２
３〜２５に入力される。この操作がｎ回繰り返される。

このｎ［］の繰り返しを式で表現すると、第１サイクル
目の変換セル回路２２の入力電圧Ｖｉ　　（＋）、出力
電圧ＶＯ（１）、比較出力回路２７の判定結果をＡｉと
すると、 但しｉ≧１ なる漸化式が得られる。

これにより、 ＶＯ（ｎ）　　＝２”　　・　（ＶＴＮ−ｆ’２−”Ａ
ｉ−ＶＲ）となる、これをアナログ入力信号ＶＩＮにつ
いて整理すると、 ＶＩＮ　−ｆ２−’　・Ａｉ　ｌＲ＋Ｖｏ（ｎ）　　・
２−”となる。

なお、本発明の実施例では、比較出力回路２７の判定結
果Ａｉについて、デジタル値Ｓｏ　ｒ＋２Ｊ　。

ＰＯｒ＋１．＋、００　ｒｏ」、Ｎｏ　ｒ−ＩＪをそれ
ぞれ出力することができる。

例えば、アナログ値Ｖｉと基準電圧ＶＧＡとの関係がＶ
　ｉ　＜　Ｖ　Ｇ　Ａの場合には、変換セル回路２２の
スイッチング素子Ｈと７がｒＯＮＪ　Ｌ、、また各比較
回路２３〜２５のスイッチング素子Ｓ３゜Ｓ６，３Ｂ、
Ｓｌｌ、３１５がｒＯＮ、Ｌ、て基準電圧ＶＧＡ、ＶＦ
Ｓが入力され、各充電用コンデンサ０１〜Ｃ９に充電さ
れていた電荷が、電荷保存則に従って転送される。

これにより、デジタル値Ｎｏｒ−ＩＪが出力される（同
図（ｂ））。

同様にして、アナログ４ｔｉＶｉと基準電圧Ｖ（１；Ａ
。

Ｖ　Ｆ　Ｓ／２　ト（７）関係がＶＧＡ≦Ｖｔ＜ＶＦＳ
／２の場合には、変換セル回路２２のスイッチング素子
Ｈと３が「ＯＮ」して、基準電圧ＶＧＡが入力され、か
つ比較回路２３〜２５のスイッチング素子Ｓ３．Ｓ６．
Ｓ８，３１１，３１５が「ＯＮ」して、基準電圧ＶＦＳ
、ＶＧＡが入力され、各充電用コンデンサＣ２，Ｃ５〜
Ｃ８に充電されていた電荷が転送される。

これにより、デジタル値ｏｏｒｏ、が出力される（同図
（Ｃ））。

さらに、アナログ値Ｖｉと基準電圧ＶＦＳ／２゜ＶＦＳ
との関係がＶＦＳ／２≦Ｖ　ｉ＜ＶＦＳの場合には、変
換セル回路２２のスイッチング素子Ｈと２がｒＯＮＪ　
して、基準電圧ＶＦＳが入力され、かつ各比較回路２３
〜２５のスイッチング素子Ｓ３、Ｓ６．Ｓ８．ＳＩ　Ｉ
、５１５がＯＮして、基準電圧ＶＦＳ、ＶＣ；Ａが入力
され、各充電用コンデンサＣ２，０５〜Ｃ８に充電され
ていた電荷が転送される。

これにより、デジタル値ＰＯｒ＋ＩＪが出力される（同
図（ｄ））。

また、アナログ値Ｖｉと基準電圧ＶＦＳとの関係がＶｉ
≧ＶＦＳの場合には、変換セル回路２２のスイッチング
素子Ｈ，２及び５が「○ＮＪして、基準電圧ＶＦＳが入
力され、かつ比較回路２３〜２５のスイッチング素子Ｓ
３．Ｓ６．Ｓ１３，３１１、Ｓ１５がＯＮして、基準電
圧ＶＦＳ、ＶＣ；Ａが入力され、各充電用コンデンサＣ
２，Ｃ３，Ｃ５〜Ｃ８の電荷が転送される。

これにより、デジタル（ｉａｓＯｒ＋２」が出力される
（同図（ｅ））。

なお、デジタル出力、Ｓｏ　ｒ＋２」、ＰＯｒ＋１」、
００　「ＯＪ、Ｎｏ　’−ＩＪを２進数に変換する方法
は、３台のシフトレジスタ等を用いて、１ビツト毎に補
正を行うことにより得られる０例えば、比較出力回路２
７のデジダル値ＳＯｒ＋２Ｊが００００．ＰＯｒ＋ＩＪ
が１１０１．Ｎ０ｒ−１」が００１０の場合には、次式
により、２ＸＳＯｒ＋２．＋　　　　００００ Ｐ（’）ｒ＋ＩＪ　　　　１１０１ Ｎｏ　　ｒ−０ となり、４値を２値に変換することができる。

このようにして、アナログ入力信号ＶＩＮより抽出され
たアナログ値Ｖｔに対して、３つの比較回路２３〜２５
により変換レンジが４分割され、変換判定レベルＬは、
基準電圧ＶＦＳとＶＧＡとの中央値、すなわち基準電圧
Ｖ　Ｆ　Ｓ／２に設定されている。

このため、比較回路２３にデジタル値ＳＯ「＋２」の出
力を分担させ、比較回路２４と比較出力回路２７とにデ
ジタル値ＰＯｒ＋ＩＪとＯＯ「０」の出力を分担させ、
比較回路２５にデジタル（ｌＩ￥Ｎ０ｒ−ＩＪの出力を
分担させることができる。

従って、変換判定レベル近傍で抽出されたアナログ値Ｖ
ｉについても、比較回路２４と比較出力器１２７とによ
り、再現性良くデジタル値ＰＯｒ＋１」、００　ｒＯ」
に変換することが可能となる。

また、変換セル回路２２．比較回路２３〜２５の基準電
圧ＶＦＳ、ＶＦＳ／２．ＶＧＡについ７は、単一直流電
源５〔ｖ〕を使用することができ、従来のような正負両
電源を必要としない。

これにより、従来の比較器のオフセット電圧を原因とす
るミスコードの影響を抑圧すること、及び単一１を源で
当該Ａ／Ｄ変換器を動作させることが可能となる。

〔発明の効果〕

以上説明したように、本発明によれば、アナログ入力信
号を変換判定レベルを中心に再現性良くデジタル値に変
換することができる。

このため、比較器の精度に左右されることなく、単一１
１Ｒで動作する高分解能のＡｌ１）変換器を構成するこ
とが可能となる。

これにより、アナログ／デジタル混在回路等の単一電源
で動作するマイクロコンピュータ周辺回路装置として、
当該Ａ／Ｄ変換器を搭載することが可能となる。

【図面の簡単な説明】

第１図は、本発明のＡ／Ｄ変換器に係る原理図、第２図
は、本発明の実施例のＡ／Ｄ変換器に係る構成図、 第３図は、本発明の実施例のＡ／Ｄ変換器のスイッチ制
御に係るタイツ、チャート、 第４図は、本発明の実施例に係る変換判定レベルを説明
する図、 第５図（ａ）〜（ｅ）は、本発明の実施例のＡ／Ｄ変換
器の動作に係る補足説明図、 第６図（ａ）、（ｂ）は、従来例のＡ／Ｄ変換器に係る
説明図である。 （符号の説明） １１・・・スイッチ制御手段、 １２・・・変換手段、 １３・・・第１の比較手段、 １４・・・第２の比較手段、 １５・・・第３の比較手段、 １６・・・Ｍ環手段、 １７・・・比較出力手段、 ＶＩＮ・・・アナログ入力信号、 ｖＯ・・・Ｗｉ環アナログ値、 Ｖｉ・・・アナログ値、 ＣＤＩ〜ＣＤ３・・・比較出力信号、 ＶＦＳ、ＶＦＳ／２．ＶＧＡ−・・基準電圧、ＳＯｒ＋
２Ｂ　　ＰＯｒ＋１」、００　「０」，ＮＯ「−１，・
・・デジタル値、 φ・・・クロック信号。

Claims (1)

1. 【特許請求の範囲】 クロック信号（φ）に基づいて、アナログ入力信号（Ｖ
   ＩＮ）からアナログ値（Ｖｉ）を抽出し、かつ変換手段
   （１２）、第１，２，３の比較手段（１３，１４，１５
   ）及び循環手段（１６）の入出力の制御をするスイッチ
   制御手段（１１）と、前記アナログ値（Ｖｉ）と、第１
   ，２及び３の基準電圧（ＶＦＳ，ＶＦＳ／２，ＶＧＡ）
   とを入力して、循環アナログ値（ＶＯ）の出力をする変
   換手段（１２）と、 前記アナログ値（Ｖ１）と、第１の基準電圧（ＶＦＳ）
   とを入力して、第１の比較出力信号（ＣＤ１）を出力す
   る第１の比較手段（１３）と、前記アナログ値（Ｖｉ）
   と、第１，３の基準電圧（ＶＦＳ，ＶＧＡ）とを入力し
   て、第２の比較出力信号（ＣＤ２）を出力する第２の比
   較手段（１４）と、 前記アナログ値（Ｖｉ）と、第３の基準電圧（ＶＧＡ）
   とを入力して、第３の比較出力信号（ＣＤ３）を出力す
   る第３の比較手段（１５）と、前記循環アナログ値（Ｖ
   Ｏ）を、変換手段 （１２）と、第１，２及び３の比較手段（１３，１４及
   び１５）とに循環させる循環手段（１６）と、 前記第１，２及び３の比較出力信号（ＣＤ１，ＣＤ２及
   びＣＤ３）を入力して、４つのデジタル値（ＳＯ「＋２
   」，ＰＯ「＋１」，ＯＯ「０」，ＮＯ「−１」）を出力
   する比較出力手段（１７）とを具備し、 前記変換手段（１２）の変換判定レベルを第１の基準電
   圧（ＶＦＳ）と、第３の基準電圧（ＶＧＡ）との間に設
   定することを特徴とするＡ／Ｄ変換器。