JPH022428B2 - - Google Patents
Info
- Publication number
- JPH022428B2 JPH022428B2 JP56169237A JP16923781A JPH022428B2 JP H022428 B2 JPH022428 B2 JP H022428B2 JP 56169237 A JP56169237 A JP 56169237A JP 16923781 A JP16923781 A JP 16923781A JP H022428 B2 JPH022428 B2 JP H022428B2
- Authority
- JP
- Japan
- Prior art keywords
- printing
- data
- latch
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007639 printing Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 235000016496 Panda oleosa Nutrition 0.000 description 1
- 240000000220 Panda oleosa Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/485—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes
- B41J2/505—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes from an assembly of identical printing elements
- B41J2/5056—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes from an assembly of identical printing elements using dot arrays providing selective dot disposition modes, e.g. different dot densities for high speed and high-quality printing, array line selections for multi-pass printing, or dot shifts for character inclination
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】
本発明は、インパクト型のシリアル・ドツト・
プリンタにおいて、衝撃音の少ない静かな印字モ
ードを選択できるようにしたものである。
プリンタにおいて、衝撃音の少ない静かな印字モ
ードを選択できるようにしたものである。
インパクト型のシリアル・ドツト・プリンタの
欠点の一つに印字時の印字ピンの衝撃音の大きい
ことが挙げられる。この衝撃音対策として、従来
は防音カバーを取付けることやプラテンの材質を
改良すること等で対処して来たが、装置コストの
上昇やプラテン寿命の低下などの不都合があつ
た。また、最近のインパクト型のシリアル・ドツ
ト・プリンタにおいては、印字速度がますます高
速になつて来ており、従つて印字ピンの衝撃音も
非常に大きくなつて来ている。一方、この種のプ
リンタの設置場所は一般のオフイス内であるこが
非常に多く、場合においては高速性よりも静粛性
を優先しなければならないケースも多く発生して
いる。
欠点の一つに印字時の印字ピンの衝撃音の大きい
ことが挙げられる。この衝撃音対策として、従来
は防音カバーを取付けることやプラテンの材質を
改良すること等で対処して来たが、装置コストの
上昇やプラテン寿命の低下などの不都合があつ
た。また、最近のインパクト型のシリアル・ドツ
ト・プリンタにおいては、印字速度がますます高
速になつて来ており、従つて印字ピンの衝撃音も
非常に大きくなつて来ている。一方、この種のプ
リンタの設置場所は一般のオフイス内であるこが
非常に多く、場合においては高速性よりも静粛性
を優先しなければならないケースも多く発生して
いる。
本発明は上記の考察にもとづくものであつて、
高速性よりも静粛性を優先させたい場合、オペレ
ータの操作などによつて容易にその要求を満足で
きるようにしたインパクト型シリアル・ドツト・
プリンタを提供することを目的としている。そし
てそのため、本発明のインパクト型シリアル・ド
ツト・プリンタは、 ｍ個の印字ピンとｍ個の印字ピン駆動用マグネ
ツト・コイルを有する印字ヘツドを搭載するキヤ
リアと、 キヤリアを駆動するキヤリア駆動モータと、 １行分の印字ドツト・パターンを格納する印字
パターン・メモリと、 プリンタ全体を制御する全体制御回路と、 複数個のラツチから構成される印字データ・ラ
ツチ回路群と、 全体制御回路から出力される印字データを印字
データ・ラツチ回路群に送る印字データ線と、 印字データ・ラツチ回路群の中に存在する各ラ
ツチに対応して設けられたゲート信号線の複数個
と、 印字データ・ラツチ回路群の出力データを印字
ヘツドに送る信号線と、 外部から入力される印字モード指令情報を記憶
する印字モード記憶手段と、 分割印字カウンタと を具備し、 各ラツチに対して印字データ線上の予め定めら
れた部分データが割り当てられ、ゲート信号がオ
ンのラツチに対しては、割り当てられた部分デー
タが書き込まれるように構成され、 全体制御回路は、 印字を開始する際に印字モード記憶手段を調
べ、 印字モード記憶手段の内容が分割印字モード
の場合には分割印字カウンタに初期値をセツト
し、 分割印字カウンタの示すゲート信号のみをオ
ンし、 １行分の印字を行い、 分割印字カウンタの値を＋１し、 分割印字カウンタの値を調べ、分割印字カウ
ンタの値が所定値ではない場合にはに戻り、
同様な処理を繰り返すように構成されている。
高速性よりも静粛性を優先させたい場合、オペレ
ータの操作などによつて容易にその要求を満足で
きるようにしたインパクト型シリアル・ドツト・
プリンタを提供することを目的としている。そし
てそのため、本発明のインパクト型シリアル・ド
ツト・プリンタは、 ｍ個の印字ピンとｍ個の印字ピン駆動用マグネ
ツト・コイルを有する印字ヘツドを搭載するキヤ
リアと、 キヤリアを駆動するキヤリア駆動モータと、 １行分の印字ドツト・パターンを格納する印字
パターン・メモリと、 プリンタ全体を制御する全体制御回路と、 複数個のラツチから構成される印字データ・ラ
ツチ回路群と、 全体制御回路から出力される印字データを印字
データ・ラツチ回路群に送る印字データ線と、 印字データ・ラツチ回路群の中に存在する各ラ
ツチに対応して設けられたゲート信号線の複数個
と、 印字データ・ラツチ回路群の出力データを印字
ヘツドに送る信号線と、 外部から入力される印字モード指令情報を記憶
する印字モード記憶手段と、 分割印字カウンタと を具備し、 各ラツチに対して印字データ線上の予め定めら
れた部分データが割り当てられ、ゲート信号がオ
ンのラツチに対しては、割り当てられた部分デー
タが書き込まれるように構成され、 全体制御回路は、 印字を開始する際に印字モード記憶手段を調
べ、 印字モード記憶手段の内容が分割印字モード
の場合には分割印字カウンタに初期値をセツト
し、 分割印字カウンタの示すゲート信号のみをオ
ンし、 １行分の印字を行い、 分割印字カウンタの値を＋１し、 分割印字カウンタの値を調べ、分割印字カウ
ンタの値が所定値ではない場合にはに戻り、
同様な処理を繰り返すように構成されている。
ことを特徴とするものである。
以下、本発明を図面を参照しつつ説明する。
第１図は本発明の１実施例のブロツク図、
第２図は本発明の処理を説明するためのフロー
チヤート、第３図は４分割印字を行行う場合の印
字パターンを示す図である。
チヤート、第３図は４分割印字を行行う場合の印
字パターンを示す図である。
第１図において、１はオペレータ・コンソー
ル、２はインタフエース回路、３はマイクロプロ
セツサを含む全体制御回路、４はキヤリア駆動タ
イミング制御回路、５はキヤリア駆動ドライバ、
６はキヤリア駆動モータ、７は印字ヘツド、８は
キヤリア、９はメモリ、１０はキヤラクタ・ジエ
ネレータ用ROM、１１は印字データ・ラツチ回
路群、１２はマグネツト駆動ドライバ、１３ない
し１６はラツチ回路をそれぞれ示している。
ル、２はインタフエース回路、３はマイクロプロ
セツサを含む全体制御回路、４はキヤリア駆動タ
イミング制御回路、５はキヤリア駆動ドライバ、
６はキヤリア駆動モータ、７は印字ヘツド、８は
キヤリア、９はメモリ、１０はキヤラクタ・ジエ
ネレータ用ROM、１１は印字データ・ラツチ回
路群、１２はマグネツト駆動ドライバ、１３ない
し１６はラツチ回路をそれぞれ示している。
オペレータ・コンソール１には、オンライン／
オフライン指定キーや通常印字モード指令キー、
４分割印字モード指令キー等の各種のキーが設け
られており、オペレータはオペレータ・コンソー
ル１を介して種々のコマンドをドツト・プリンタ
に与えることが出来る。インタフエース回路２
は、ドツト・プリンタとホスト計算機との間の通
信を行うものである。ホスト計算機から送られて
来る印字データに基づく印字を行う場合には、下
記のような処理が行われる。ホスト計算機から１
行分の印字データが送られて来ると、インタフエ
ース回路２はこの印字データをメモリ９に格納す
る。次いで、ホスト計算機から印字開始コマンド
が送られて来ると、インタフエース回路２はこの
旨を全体制御回路３に通知する。１行分の印字が
終了すると、全体制御回路３は印字終了をホスト
計算機へ通知すべきことをインタフエース回路２
に依頼する。インタフエース回路２から印字終了
が送られて来ると、ホスト計算機は次の処理を行
う。全体制御回路３は、マイクロプロセツサを含
んでいるものであり、タイミング制御やドツト・
パターン編集制御などの各種の制御を行う。タイ
ミング制御回路４は、キヤリア駆動モータ６を起
動する起動信号を出力するものである。キヤリア
駆動ドライバ５は上記の起動信号を増幅するもの
である。キヤリア駆動モータ６はキヤリア８を左
右に駆動するためのものであり、キヤリア８は印
字ヘツド７を搭載している。印字ヘツド７は24個
の印字ピンを有しているものであり、各印字ピン
に対応してマグネツト・コイルが設けられてい
る。メモリ９は、ホスト計算機から送られて来た
印字データの格納域や作業領域、漢字ドツト・パ
ターン格納域として用いられるものであり、メモ
リ１０には英字数や仮名文字のドツト・パターン
や各種のプログラムが格納されている。印字を行
う場合、全体制御回路３は、ホスト計算機から送
られて来た印字データに基づいてメモリ９又は１
０をアクセスし、１行文の印字ドツト・パター
ン・データを作成し、作成した１行文の印字ドツ
ト・パターン・データを印字パターン・メモリ
（図示せず）に格納する。説明を簡単にするため、
この印字パターン・メモリは１語24ビツト構成の
ものとする。印字データ・ラツチ回路群１１は、
１行分の印字ドツト・パターン・データを格納し
ている印字パターン・メモリから読出された24ビ
ツト構成の列エレメントを格納するものである。
印字データ・ラツチ回路群１１は４個のラツチ１
３，１４，１５，１６回路から構成されている。
ラツチ１３ないし１６回路のゲート信号が全てオ
ンであると、上記の印字パターン・メモリから読
出された24ビツト構成の列エレメントのうちのビ
ツト０，２，４，６，８，10はラツチ回路１３の
ビツト０，１，２，３，４，５にセツトされ、列
エレメントのうちのビツト12，14，16，18，20，
22はラツチ回路１４のビツト０，１，２，３，
４，５にセツトされ、列エレメントのうちのビツ
ト１，３，５，７，９，11はラツチ回路１５のビ
ツト０，１，２，３，４，５にセツトされ、列エ
レメントのビツト13，15，17，19，21，23はラツ
チ回路１６のビツト０，１，２，３，４，５にセ
ツトされる。しかし、ラツチ回路１３，１４，１
５，１６へのゲート信号は個別に制御可能であ
り、ゲート信号がオフであるラツチ回路に対して
はデータがセツトされない。なお、列エレメント
のビツトｉは第ｉ番目の印字ピンに対応してい
る。
オフライン指定キーや通常印字モード指令キー、
４分割印字モード指令キー等の各種のキーが設け
られており、オペレータはオペレータ・コンソー
ル１を介して種々のコマンドをドツト・プリンタ
に与えることが出来る。インタフエース回路２
は、ドツト・プリンタとホスト計算機との間の通
信を行うものである。ホスト計算機から送られて
来る印字データに基づく印字を行う場合には、下
記のような処理が行われる。ホスト計算機から１
行分の印字データが送られて来ると、インタフエ
ース回路２はこの印字データをメモリ９に格納す
る。次いで、ホスト計算機から印字開始コマンド
が送られて来ると、インタフエース回路２はこの
旨を全体制御回路３に通知する。１行分の印字が
終了すると、全体制御回路３は印字終了をホスト
計算機へ通知すべきことをインタフエース回路２
に依頼する。インタフエース回路２から印字終了
が送られて来ると、ホスト計算機は次の処理を行
う。全体制御回路３は、マイクロプロセツサを含
んでいるものであり、タイミング制御やドツト・
パターン編集制御などの各種の制御を行う。タイ
ミング制御回路４は、キヤリア駆動モータ６を起
動する起動信号を出力するものである。キヤリア
駆動ドライバ５は上記の起動信号を増幅するもの
である。キヤリア駆動モータ６はキヤリア８を左
右に駆動するためのものであり、キヤリア８は印
字ヘツド７を搭載している。印字ヘツド７は24個
の印字ピンを有しているものであり、各印字ピン
に対応してマグネツト・コイルが設けられてい
る。メモリ９は、ホスト計算機から送られて来た
印字データの格納域や作業領域、漢字ドツト・パ
ターン格納域として用いられるものであり、メモ
リ１０には英字数や仮名文字のドツト・パターン
や各種のプログラムが格納されている。印字を行
う場合、全体制御回路３は、ホスト計算機から送
られて来た印字データに基づいてメモリ９又は１
０をアクセスし、１行文の印字ドツト・パター
ン・データを作成し、作成した１行文の印字ドツ
ト・パターン・データを印字パターン・メモリ
（図示せず）に格納する。説明を簡単にするため、
この印字パターン・メモリは１語24ビツト構成の
ものとする。印字データ・ラツチ回路群１１は、
１行分の印字ドツト・パターン・データを格納し
ている印字パターン・メモリから読出された24ビ
ツト構成の列エレメントを格納するものである。
印字データ・ラツチ回路群１１は４個のラツチ１
３，１４，１５，１６回路から構成されている。
ラツチ１３ないし１６回路のゲート信号が全てオ
ンであると、上記の印字パターン・メモリから読
出された24ビツト構成の列エレメントのうちのビ
ツト０，２，４，６，８，10はラツチ回路１３の
ビツト０，１，２，３，４，５にセツトされ、列
エレメントのうちのビツト12，14，16，18，20，
22はラツチ回路１４のビツト０，１，２，３，
４，５にセツトされ、列エレメントのうちのビツ
ト１，３，５，７，９，11はラツチ回路１５のビ
ツト０，１，２，３，４，５にセツトされ、列エ
レメントのビツト13，15，17，19，21，23はラツ
チ回路１６のビツト０，１，２，３，４，５にセ
ツトされる。しかし、ラツチ回路１３，１４，１
５，１６へのゲート信号は個別に制御可能であ
り、ゲート信号がオフであるラツチ回路に対して
はデータがセツトされない。なお、列エレメント
のビツトｉは第ｉ番目の印字ピンに対応してい
る。
通常印字動作の場合、第１図の実施例は下記の
ように動作する。印字データがインタフエース回
路２に入力されると、印字データは順番にメモリ
９に格納される。印字データの格納後、印字開始
がインタフエース回路２を経由して全体制御回路
３に通知される。全体制御回路３は、メモリ９又
は１０をアクセスして印字に必要なドツト・パタ
ーンを編集し、タイミング制御回路４に対してキ
ヤリア駆動モータ６を起動すべきことを指令す
る。キヤリア８が走行し、印字エリアに達する
と、全体制御回路３は編集済みのドツト・パター
ン・データの内の最初の列エレメントを印字デー
タ・ラツチ回路群１１に転送し、マグネツト・コ
イル励磁信号をオンとする。このとき、ラツチ回
路群１１にラツチされたドツト・パターン・デー
タのうち論理「１」のビツトに対応するマグネツ
ト・コイルのみが励磁され、文字パターンのうち
の１個の列エレレメントが印字される。キヤリア
８が次のドツト位置に達すると、同様に次の列エ
レメントがラツチ回路群１１に転送され、この列
エレメントが印字される。これ以降、１行分の全
ドツト・パターン・データを転送し終るまで、こ
の動作をくり返し、１行分の印字を完成させる。
ように動作する。印字データがインタフエース回
路２に入力されると、印字データは順番にメモリ
９に格納される。印字データの格納後、印字開始
がインタフエース回路２を経由して全体制御回路
３に通知される。全体制御回路３は、メモリ９又
は１０をアクセスして印字に必要なドツト・パタ
ーンを編集し、タイミング制御回路４に対してキ
ヤリア駆動モータ６を起動すべきことを指令す
る。キヤリア８が走行し、印字エリアに達する
と、全体制御回路３は編集済みのドツト・パター
ン・データの内の最初の列エレメントを印字デー
タ・ラツチ回路群１１に転送し、マグネツト・コ
イル励磁信号をオンとする。このとき、ラツチ回
路群１１にラツチされたドツト・パターン・デー
タのうち論理「１」のビツトに対応するマグネツ
ト・コイルのみが励磁され、文字パターンのうち
の１個の列エレレメントが印字される。キヤリア
８が次のドツト位置に達すると、同様に次の列エ
レメントがラツチ回路群１１に転送され、この列
エレメントが印字される。これ以降、１行分の全
ドツト・パターン・データを転送し終るまで、こ
の動作をくり返し、１行分の印字を完成させる。
次に、４分割印字が指令された場合における第
１図の実施例の動作を、第２図を参照しつつ説明
する。オペレータがオペレータ・コンソール１の
４分割印字モード指定キー（図示せず）を押下す
ると、ドツト・プリンタの中の印字モード指示レ
ジスタ（図示せず）に４分割印字モードであるこ
とを示す情報がセツトされる。ホスト側計算機が
１行分の印字データをドツト・プリンタへ送り、
次いで印字開始を指令すると、ドツト・プリンタ
は１行分の印字データに対応する１行分の印字ド
ツト・パターン・データを作成する。この点は通
常印字モードの場合と同じである。次いで、全体
制御回路３は、第２図に示されるような処理を行
う。
１図の実施例の動作を、第２図を参照しつつ説明
する。オペレータがオペレータ・コンソール１の
４分割印字モード指定キー（図示せず）を押下す
ると、ドツト・プリンタの中の印字モード指示レ
ジスタ（図示せず）に４分割印字モードであるこ
とを示す情報がセツトされる。ホスト側計算機が
１行分の印字データをドツト・プリンタへ送り、
次いで印字開始を指令すると、ドツト・プリンタ
は１行分の印字データに対応する１行分の印字ド
ツト・パターン・データを作成する。この点は通
常印字モードの場合と同じである。次いで、全体
制御回路３は、第２図に示されるような処理を行
う。
４分割印字モードか、否かを調べる。Yesの
場合にはの処理を行い、NOの場合にはの
処理を行う。なお、この処理は通常印字のとき
も行われる。
場合にはの処理を行い、NOの場合にはの
処理を行う。なお、この処理は通常印字のとき
も行われる。
分割印字カウンタに初期値“１”をセツトす
る。分割印字カウンタはメモリ９に設けられて
いるものと考えて良い。
る。分割印字カウンタはメモリ９に設けられて
いるものと考えて良い。
分割印字カウンタの内容で指定されるラツチ
回路のゲート信号のみをオンとする。例えば、
分割印字カウンタの計数値が“１”のときには
ラツチ回路１３のゲート信号がオンされ、計数
値が“２”のときはラツチ回路１４のゲート信
号がオンされる。
回路のゲート信号のみをオンとする。例えば、
分割印字カウンタの計数値が“１”のときには
ラツチ回路１３のゲート信号がオンされ、計数
値が“２”のときはラツチ回路１４のゲート信
号がオンされる。
１行分の印字ドツト・パターン・データが格
納されている印字パターン・メモリから列エレ
メントを１個ずつ取出しながら通常の印字動作
（１行分）を行う。
納されている印字パターン・メモリから列エレ
メントを１個ずつ取出しながら通常の印字動作
（１行分）を行う。
分割印字カウンタの計数値を＋１する。
分割印字カウンタの計数値が“５”である
か、否かを調べ、Yesであれば終りとしてホス
ト計算機に印字終了を送り、NOであればの
処理に戻る。
か、否かを調べ、Yesであれば終りとしてホス
ト計算機に印字終了を送り、NOであればの
処理に戻る。
なお、，は４分割印字モードではない通常
印字モード時に行われる。
印字モード時に行われる。
第３図は「漢」という文字を４分割印字モード
で印字する場合における印字ドツト・パターンを
示すものである。第３図イはラツチ回路１３のゲ
ート信号のみがオンのときの印字ドツト・パター
ンを示すものであり、第３図ロはラツチ回路１４
のゲート信号のみがオンのときの印字ドツト・パ
ターンを示すものがあり、第３図ハはラツチ回路
１５のゲート信号のみがオンのときの印字ドツ
ト・パターンを示すものであり、第３図ニはラツ
チ回路１６のゲート信号のみがオンのときの印字
ドツト・パターンを示すものであり、第３図ホは
結果として作成される印字ドツト・パターンを示
すものである。
で印字する場合における印字ドツト・パターンを
示すものである。第３図イはラツチ回路１３のゲ
ート信号のみがオンのときの印字ドツト・パター
ンを示すものであり、第３図ロはラツチ回路１４
のゲート信号のみがオンのときの印字ドツト・パ
ターンを示すものがあり、第３図ハはラツチ回路
１５のゲート信号のみがオンのときの印字ドツ
ト・パターンを示すものであり、第３図ニはラツ
チ回路１６のゲート信号のみがオンのときの印字
ドツト・パターンを示すものであり、第３図ホは
結果として作成される印字ドツト・パターンを示
すものである。
上述の説明においては、オペレータ・コンソー
ルより分割印字を指示しているが、分割印字をホ
スト計算機よりインタフエース回路２を介して指
示することも出来る。
ルより分割印字を指示しているが、分割印字をホ
スト計算機よりインタフエース回路２を介して指
示することも出来る。
以上の説明から明らかなように、本発明によれ
ば、外部からの指令によつて容易に印字デユーテ
イを低下させることが出来、これにより衝撃音を
低下させることが出来るので、静粛な印字環境を
得ることが出来る。また、インパクト型のシリア
ル・ドツト・プリンタでグラフやイメージ、羅線
を印字する場合、従来技術においては、印字ピン
やマグネツト・コイルの焼損が生ずることがあつ
たが、このような印字を行う場合、本発明を用い
分割印字モードにして印字を行えば、上記のよう
な印字ピンやマグネツト・コイルの焼損を防止す
ることが出来る。
ば、外部からの指令によつて容易に印字デユーテ
イを低下させることが出来、これにより衝撃音を
低下させることが出来るので、静粛な印字環境を
得ることが出来る。また、インパクト型のシリア
ル・ドツト・プリンタでグラフやイメージ、羅線
を印字する場合、従来技術においては、印字ピン
やマグネツト・コイルの焼損が生ずることがあつ
たが、このような印字を行う場合、本発明を用い
分割印字モードにして印字を行えば、上記のよう
な印字ピンやマグネツト・コイルの焼損を防止す
ることが出来る。
第１図は本発明の１実施例のブロツク図、第２
図は本発明の処理を説明するためのフローチヤー
ト、第３図は４分割印字を行う場合の印字パター
ンを示す図である。 １……オペレータ・コンソール、２……インタ
フエース回路、３……マイクロプロセツサを含む
全体制御回路、４……キヤリア駆動タイミング制
御回路、５……キヤリア駆動ドライバ、６……キ
ヤリア駆動モータ、７……印字ヘツド、８……キ
ヤリア、９……メモリ、１０……キヤラクタ・ジ
エネレータ用ROM、１１……印字データ・ラツ
チ回路群、１２……マグネツト駆動ドライバ、１
３ないし１６……ラツチ。
図は本発明の処理を説明するためのフローチヤー
ト、第３図は４分割印字を行う場合の印字パター
ンを示す図である。 １……オペレータ・コンソール、２……インタ
フエース回路、３……マイクロプロセツサを含む
全体制御回路、４……キヤリア駆動タイミング制
御回路、５……キヤリア駆動ドライバ、６……キ
ヤリア駆動モータ、７……印字ヘツド、８……キ
ヤリア、９……メモリ、１０……キヤラクタ・ジ
エネレータ用ROM、１１……印字データ・ラツ
チ回路群、１２……マグネツト駆動ドライバ、１
３ないし１６……ラツチ。
Claims (1)
- 【特許請求の範囲】 １ ｍ個の印字ピンとｍ個の印字ピン駆動用マグ
ネツト・コイルを有する印字ヘツドを搭載するキ
ヤリアと、 キヤリアを駆動するキヤリア駆動モータと、１
行分の印字ドツト・パターンを格納する印字パタ
ーン・メモリと、 プリンタ全体を制御する全体制御回路と、複数
個のラツチから構成される印字データ・ラツチ回
路群と、 全体制御回路から出力される印字データを印字
データ・ラツチ回路群に送る印字データ線と、 印字データ・ラツチ回路群の中に存在する各ラ
ツチに対応して設けられたゲート信号線の複数個
と、 印字データ・ラツチ回路群の出力データを印字
ヘツドに送る信号線と、 外部から入力される印字モード指令情報を記憶
する印字モード記憶手段と、 分割印字カウンタと を具備し、 各ラツチに対して印字データ線上の予め定めら
れた部分データが割り当てられ、ゲート信号がオ
ンのラツチに対しては、割り当てられた部分デー
タが書き込まれるように構成され、 全体制御回路は、 印字を開始する際に印字モード記憶手段を調
べ、 印字モード記憶手段の内容が分割印字モード
の場合には分割印字カウンタに初期値をセツト
し、 分割印字カウンタの示すゲート信号のみをオ
ンし、 １行分の印字を行い、 分割印字カウンタの値を＋１し、 分割印字カウンタの値を調べ、分割印字カウ
ンタの値が所定値ではない場合にはに戻り、
同様な処理を繰り返すように構成されているこ
とを特徴とするインパクト型シリアル・ドツ
ト・プリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16923781A JPS5869071A (ja) | 1981-10-22 | 1981-10-22 | インパクト型シリアル・ドット・プリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16923781A JPS5869071A (ja) | 1981-10-22 | 1981-10-22 | インパクト型シリアル・ドット・プリンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5869071A JPS5869071A (ja) | 1983-04-25 |
| JPH022428B2 true JPH022428B2 (ja) | 1990-01-18 |
Family
ID=15882774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16923781A Granted JPS5869071A (ja) | 1981-10-22 | 1981-10-22 | インパクト型シリアル・ドット・プリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5869071A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59176050A (ja) * | 1983-03-25 | 1984-10-05 | Seikosha Co Ltd | 多色印字方法 |
| US4758103A (en) * | 1986-04-15 | 1988-07-19 | International Business Machines Corporation | Method and apparatus for quieting the operation of a dot matrix printer |
| JP2986124B2 (ja) * | 1991-06-14 | 1999-12-06 | キヤノン株式会社 | インクジェット記録装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585985A (en) * | 1978-12-22 | 1980-06-28 | Nec Corp | Print method for dot matrix printer |
| JPS5653084A (en) * | 1979-10-08 | 1981-05-12 | Hitachi Ltd | Printer |
-
1981
- 1981-10-22 JP JP16923781A patent/JPS5869071A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585985A (en) * | 1978-12-22 | 1980-06-28 | Nec Corp | Print method for dot matrix printer |
| JPS5653084A (en) * | 1979-10-08 | 1981-05-12 | Hitachi Ltd | Printer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5869071A (ja) | 1983-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6144074B2 (ja) | ||
| JPS61206663A (ja) | サ−マルプリンタにおける印字方法 | |
| JP3002056B2 (ja) | プリンタ装置及び該装置における印刷制御方法 | |
| JPH022428B2 (ja) | ||
| JPH0441548B2 (ja) | ||
| US4653945A (en) | Rotary wheel printing apparatus with controllable hammer striking force | |
| JPH04292B2 (ja) | ||
| EP0031446A2 (en) | Multi-character display controller for text recorder | |
| JPH02258364A (ja) | 印字装置 | |
| JPS6043528B2 (ja) | 電子タイプライタ | |
| JPS6134994B2 (ja) | ||
| JP3064718B2 (ja) | シリアルプリンタ | |
| JPS6217552B2 (ja) | ||
| JPS60187555A (ja) | 印字方法 | |
| JPH0632969B2 (ja) | 文字処理方法 | |
| JPS6261436B2 (ja) | ||
| JPS6027578B2 (ja) | 印字装置 | |
| JPS60187554A (ja) | 印字方法 | |
| JPH0353665B2 (ja) | ||
| JPH0398115A (ja) | 文章処理装置 | |
| JPS60159073A (ja) | バ−コ−ド印字読取り装置を具備する印字装置 | |
| JPH03124467A (ja) | 電子タイプライタ | |
| JPS62263057A (ja) | フオント生成方法 | |
| JPH0521076B2 (ja) | ||
| GB2128385A (en) | Reverse tab control system for typewriter |