JPH02239690A - Ｉｃチップ実装方法 - Google Patents
Ｉｃチップ実装方法Info
- Publication number
- JPH02239690A JPH02239690A JP5957089A JP5957089A JPH02239690A JP H02239690 A JPH02239690 A JP H02239690A JP 5957089 A JP5957089 A JP 5957089A JP 5957089 A JP5957089 A JP 5957089A JP H02239690 A JPH02239690 A JP H02239690A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- conductive paste
- electrode
- electrodes
- followed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052802 copper Inorganic materials 0.000 abstract description 11
- 239000010949 copper Substances 0.000 abstract description 11
- 229910052737 gold Inorganic materials 0.000 abstract description 8
- 239000010931 gold Substances 0.000 abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 7
- 238000007639 printing Methods 0.000 abstract description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001035 drying Methods 0.000 abstract description 4
- 229910052709 silver Inorganic materials 0.000 abstract description 4
- 239000004332 silver Substances 0.000 abstract description 4
- 239000000919 ceramic Substances 0.000 abstract description 3
- 239000004033 plastic Substances 0.000 abstract description 3
- 229920003023 plastic Polymers 0.000 abstract description 3
- 238000010422 painting Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- DKNPRRRKHAEUMW-UHFFFAOYSA-N Iodine aqueous Chemical compound [K+].I[I-]I DKNPRRRKHAEUMW-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- -1 gold metals Chemical class 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔イ．産業上の利用分野〕
本発明は新規なチンプオンボード（ＣＯＢ）実装方式に
関する。
関する。
従来から電子回路基板の実装において、ベアチソプＩＣ
を搭載することは知られている．たとえば、フリップチ
ップ方式で用いるＩｃチップは専有面積が小さく、多ビ
ン化が可能なので、チップオンボード実装の中でも、最
も実装密度が高いため、今後の実装方式として期待され
ている。
を搭載することは知られている．たとえば、フリップチ
ップ方式で用いるＩｃチップは専有面積が小さく、多ビ
ン化が可能なので、チップオンボード実装の中でも、最
も実装密度が高いため、今後の実装方式として期待され
ている。
フリップチップ方式によるＩＣチップの実装方法は、シ
リンコンウエーハーのアルミニウムパッド上に突起状の
電極（一般にバンブという）を形成し、チップ化後、得
たチップを基板側の電極と位置合わせし、フェースダウ
ンしてから、加熱する方法（フェースダウンボンディン
グ法）である。
リンコンウエーハーのアルミニウムパッド上に突起状の
電極（一般にバンブという）を形成し、チップ化後、得
たチップを基板側の電極と位置合わせし、フェースダウ
ンしてから、加熱する方法（フェースダウンボンディン
グ法）である。
もう少し具体的に説明する。シリコンウエーハー上に蒸
着されているアルミニウムパッドをライトエッチングし
、その上にクロム、銅さらに場合によっては金を順次蒸
着し、引き続きレジスト法によって写真製版し、半田メ
ソキし、次いでパッド以外の不要部分の上記クロム、銅
、金の金属をエッチングして除去したのち、加熱してシ
リコンウエーハーの所定位置にバンプを形成させ、ダイ
シングして該ウエーハーをチップ化する。そのチップの
バンブを、基板の所定位置に形成されている電極と位置
合わせをし、フェースダウンしたのち、２００℃前後に
加熱して半田を溶融・冷却させることにより、ＩＣチッ
プを基板に実装していた（第２図）。
着されているアルミニウムパッドをライトエッチングし
、その上にクロム、銅さらに場合によっては金を順次蒸
着し、引き続きレジスト法によって写真製版し、半田メ
ソキし、次いでパッド以外の不要部分の上記クロム、銅
、金の金属をエッチングして除去したのち、加熱してシ
リコンウエーハーの所定位置にバンプを形成させ、ダイ
シングして該ウエーハーをチップ化する。そのチップの
バンブを、基板の所定位置に形成されている電極と位置
合わせをし、フェースダウンしたのち、２００℃前後に
加熱して半田を溶融・冷却させることにより、ＩＣチッ
プを基板に実装していた（第２図）。
従来法は写真製版法によって、シリコンウェーハーのパ
ッド上にバンプを形成していたことは上記のとおりであ
るが、細かく説明すると次のとおりである。
ッド上にバンプを形成していたことは上記のとおりであ
るが、細かく説明すると次のとおりである。
写真製版工程は、多数の細かい作業の連続である。すな
わち、シリコンウエーハーに前述したクロム、銅、金な
どの各金属を順次蒸着したものに、まず感光性レジスト
を塗布し、プリベークし、ガラスでマスキングし、露光
し、現像してバンブ相当部以外のレジストを除去し、ポ
ストベークし、さらに該ウエーハーを半田メンキしたの
ち、レジストを除去する手段を踏む。
わち、シリコンウエーハーに前述したクロム、銅、金な
どの各金属を順次蒸着したものに、まず感光性レジスト
を塗布し、プリベークし、ガラスでマスキングし、露光
し、現像してバンブ相当部以外のレジストを除去し、ポ
ストベークし、さらに該ウエーハーを半田メンキしたの
ち、レジストを除去する手段を踏む。
上記写真製版工程を経たのち、バンプ相当部以外のクロ
ム、銅、金などを除去するため、ヨウ素ヨウ化カリウム
溶液、塩化第二鉄溶液などを用いて下地エッチングをす
ることによってバンプが形成される． かくのごとく、従来法は複雑な手順を経てバンアを形成
していた＼め、作業ミスが起こりがちなうえに、それぞ
れの工程に応じた器機類を備えねばならないという欠点
を有していた。
ム、銅、金などを除去するため、ヨウ素ヨウ化カリウム
溶液、塩化第二鉄溶液などを用いて下地エッチングをす
ることによってバンプが形成される． かくのごとく、従来法は複雑な手順を経てバンアを形成
していた＼め、作業ミスが起こりがちなうえに、それぞ
れの工程に応じた器機類を備えねばならないという欠点
を有していた。
そのため、従来のフリップチップ方式に替る、より簡便
な工程による実装方法の開発が当業界において切望され
ていた。
な工程による実装方法の開発が当業界において切望され
ていた。
〔二９課題を解決するための手段〕
そこで、本発明者らは従来法に比し、単純な工程でベア
ＩＣチップを基板に実装できる方法について、全く新た
な観点に立って鋭意研究した結果、ＩＣチップ側にバン
プを形成するのではなく、基板電極上にバンプに相当す
るもの（以下、突起電極という）を形成することに着眼
して、実験を進めたところ、簡便な印刷法が採用でき、
しかも所要工程が著しく単純化できることを知見して本
発明を完成させた。
ＩＣチップを基板に実装できる方法について、全く新た
な観点に立って鋭意研究した結果、ＩＣチップ側にバン
プを形成するのではなく、基板電極上にバンプに相当す
るもの（以下、突起電極という）を形成することに着眼
して、実験を進めたところ、簡便な印刷法が採用でき、
しかも所要工程が著しく単純化できることを知見して本
発明を完成させた。
すなわち、本発明の要旨は電極を基板上の所定位置に配
線し、その電極上に導電性ペーストを印刷し、乾燥した
のち、接続用導電性ペーストを印刷して突起電極を形成
させ、次いでその突起電極上にＩｃチップのパッドを位
置合わせし、フエースダウンさせ、加熱して基板電極と
ＩＣチップとを接続する実装方法を提供するにある。
線し、その電極上に導電性ペーストを印刷し、乾燥した
のち、接続用導電性ペーストを印刷して突起電極を形成
させ、次いでその突起電極上にＩｃチップのパッドを位
置合わせし、フエースダウンさせ、加熱して基板電極と
ＩＣチップとを接続する実装方法を提供するにある。
以下、本発明を詳細に説明する。
本発明は、まずセラミック、プラスチックなどで成形さ
れた基板面に、予め設計された所定位置に銅、銀、金な
どの導電性ペーストを、スクリーン印刷法など常法にし
たがって印刷し、乾燥して電掻を配線する。
れた基板面に、予め設計された所定位置に銅、銀、金な
どの導電性ペーストを、スクリーン印刷法など常法にし
たがって印刷し、乾燥して電掻を配線する。
次いで、その電極上に突起電極を形成する。その位置は
接続しようとするパッドに対応させる。
接続しようとするパッドに対応させる。
最初に銅、銀、金などの導電性ペーストを、スクリーン
印刷法またはメタルマスク法で印刷し、乾燥する。乾燥
温度は基板材質を考慮して、たとえばプラスチック基板
では１５０℃前後、セラミック基板ではそれより高い温
度で乾燥するとよい。
印刷法またはメタルマスク法で印刷し、乾燥する。乾燥
温度は基板材質を考慮して、たとえばプラスチック基板
では１５０℃前後、セラミック基板ではそれより高い温
度で乾燥するとよい。
次に、乾燥した導電性ペーストの上に銅、銀、金などの
接続用導電性ペーストを、スクリーン印刷法またはメタ
ルマスク法で印刷する。
接続用導電性ペーストを、スクリーン印刷法またはメタ
ルマスク法で印刷する。
かくして、基板電極上に凸状の突起電極が形成され、そ
の高さは大約１５〜３５μｍである。
の高さは大約１５〜３５μｍである。
前述した電極用導電性ペーストならびに突起電極形成に
用いる導電性ペーストおよび接続用導電性ペーストは、
その使用にあたり、同じ金属を含有するペーストを採用
するのが望ましいが、異なっていても電気的にはさしつ
かえない。なお、導電性ペーストはいずれも市販されて
おり、そのま＼使用できる。
用いる導電性ペーストおよび接続用導電性ペーストは、
その使用にあたり、同じ金属を含有するペーストを採用
するのが望ましいが、異なっていても電気的にはさしつ
かえない。なお、導電性ペーストはいずれも市販されて
おり、そのま＼使用できる。
次に、上記突起電極を形成された基板を静置し、その突
起電極とＩＣチップのパッドが対応するように位置合わ
せを行ない、フェースダウンしたのち、１００〜４００
℃で加熱し冷却すれば、基板電極一突起電極一パッドが
接続する。
起電極とＩＣチップのパッドが対応するように位置合わ
せを行ない、フェースダウンしたのち、１００〜４００
℃で加熱し冷却すれば、基板電極一突起電極一パッドが
接続する。
こ＼では、基板を下に、ＩＣチップを上にしてフェース
ダウンする方法を説明したが、逆にしても同様の接続が
できる。
ダウンする方法を説明したが、逆にしても同様の接続が
できる。
最後に、エボキシ樹脂等を用いて、ＩＣチップ全体をモ
ールドすれば、ＩＣチップが面実装された基板ができあ
がる。
ールドすれば、ＩＣチップが面実装された基板ができあ
がる。
第１図は、本発明において、フェースダウンする直前の
基板とＩＣチップを模式的に示した図であるが、同図に
したがって実施例を説明する。
基板とＩＣチップを模式的に示した図であるが、同図に
したがって実施例を説明する。
アルミナ基板（１）上に、設計にしたがい銅を含有する
導電性ペーストを用いてスクリーン印刷し、８５０℃で
乾燥して電極（２）（２′）を配線した。
導電性ペーストを用いてスクリーン印刷し、８５０℃で
乾燥して電極（２）（２′）を配線した。
次に、電極端部に銅を含有する導電性ペースｌ−をスク
リーン印刷法で印刷し、た・゛ちに１５０℃で乾燥して
突起電極（３）（３′）の下部を形成した。続いて、そ
の下部の上端面に銅を含有する導電性ペーストを上記印
刷法で印刷して、突起電極（３）（３’）を形成した。
リーン印刷法で印刷し、た・゛ちに１５０℃で乾燥して
突起電極（３）（３′）の下部を形成した。続いて、そ
の下部の上端面に銅を含有する導電性ペーストを上記印
刷法で印刷して、突起電極（３）（３’）を形成した。
その印刷された導電性ペーストが乾燥する前に、突起電
極（３）（３′）と、対応するＩＣチップ（５）のパッ
ド（４）（４′）とを位置合わせし、フェースダウンす
る。
極（３）（３′）と、対応するＩＣチップ（５）のパッ
ド（４）（４′）とを位置合わせし、フェースダウンす
る。
ＩＣチップ（５）を積載した基板（１）を２５０℃の電
気炉に挿入し、３０分保持したのち、取り出し放冷して
、パッド（４）（４′）と突起電極（３）（３′）を接
続した。
気炉に挿入し、３０分保持したのち、取り出し放冷して
、パッド（４）（４′）と突起電極（３）（３′）を接
続した。
最後に、図示はしていないが、ＩＣチップ（５）全体を
エボキシ樹脂で封止し、固定した。
エボキシ樹脂で封止し、固定した。
本発明は、基板の電極上に導電性ペーストを印刷して形
成した突起電極に、ベアＩＣチソブをフェースダウンし
、加熱することによって実装する方法に係り、従来のフ
リソプチソプ方式に比し、実装工程は著しく単純化され
、しかも印刷法によるため、通常利用されている印刷技
術、設備がそのま＼転用できるメリットを有している。
成した突起電極に、ベアＩＣチソブをフェースダウンし
、加熱することによって実装する方法に係り、従来のフ
リソプチソプ方式に比し、実装工程は著しく単純化され
、しかも印刷法によるため、通常利用されている印刷技
術、設備がそのま＼転用できるメリットを有している。
第１図は突起電極を形成した基板に、ＩＣチップをフェ
ースダウンするところを模式的に示した本発明に係る図
であり、第２図はフリソプチップ方式でＩＣチップをフ
ェースダウンするところを模式的に示した従来法の図で
ある。 （１）・・・基板、 （２）（２′）・・・電極
、（３）・・・突起電極、 （４）（４′）・・・パ
ッド、（５）・・・ＩＣチップ、（６）（６’）・・・
バンプ。
ースダウンするところを模式的に示した本発明に係る図
であり、第２図はフリソプチップ方式でＩＣチップをフ
ェースダウンするところを模式的に示した従来法の図で
ある。 （１）・・・基板、 （２）（２′）・・・電極
、（３）・・・突起電極、 （４）（４′）・・・パ
ッド、（５）・・・ＩＣチップ、（６）（６’）・・・
バンプ。
Claims (1)
- （１）電極を基板上の所定位置に配線し、その電極上に
導電性ペースト、接続用導電性ペーストを順次印刷して
突起電極を形成させ、次いでその突起電極上にＩＣチッ
プをフェースダウンさせたのち、加熱するＩＣチップ実
装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5957089A JPH02239690A (ja) | 1989-03-14 | 1989-03-14 | Ｉｃチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5957089A JPH02239690A (ja) | 1989-03-14 | 1989-03-14 | Ｉｃチップ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02239690A true JPH02239690A (ja) | 1990-09-21 |
Family
ID=13117030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5957089A Pending JPH02239690A (ja) | 1989-03-14 | 1989-03-14 | Ｉｃチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02239690A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594196A (ja) * | 1982-06-30 | 1984-01-10 | 富士通株式会社 | 半導体部品実装用半田バンプの形成方法 |
| JPH0236476A (ja) * | 1988-07-27 | 1990-02-06 | Fujitsu Ltd | データ処理装置 |
-
1989
- 1989-03-14 JP JP5957089A patent/JPH02239690A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594196A (ja) * | 1982-06-30 | 1984-01-10 | 富士通株式会社 | 半導体部品実装用半田バンプの形成方法 |
| JPH0236476A (ja) * | 1988-07-27 | 1990-02-06 | Fujitsu Ltd | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3541491B2 (ja) | 電子部品 | |
| TW523857B (en) | Chip carrier configurable with passive components | |
| CN107785331A (zh) | 封装结构及其制作方法 | |
| JP3597913B2 (ja) | 半導体装置とその実装方法 | |
| JPH02239690A (ja) | Ｉｃチップ実装方法 | |
| JPH0669073B2 (ja) | リ−ドレス部品 | |
| JPH01161850A (ja) | 半導体装置の製造方法 | |
| US7247522B2 (en) | Semiconductor device | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| KR101069980B1 (ko) | 솔더 범프 형성 방법 | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| WO2006106564A1 (ja) | 半導体装置の実装方法および半導体装置 | |
| JPH07302967A (ja) | 金属メッキによるバンプの形成方法 | |
| JP2746234B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2615149B2 (ja) | Ｉｃチップの実装方法 | |
| JP2928755B2 (ja) | 電子部品の製造方法 | |
| JPH03104141A (ja) | 半導体装置 | |
| TWI277160B (en) | Bumping process | |
| JPS6213039A (ja) | 混成集積回路 | |
| JP3076953B2 (ja) | Ｔｇａ型半導体装置 | |
| KR100828647B1 (ko) | 전자부품용 패키지의 제조방법 | |
| JPS58153343A (ja) | 自動ワイヤボンデイング方法 | |
| JPS6297340A (ja) | Ｉｃチツプの電気的接続方法 | |
| JPH09266369A (ja) | プリント基板の加工方法並びにプリント基板 | |
| JPS59202643A (ja) | Ｌｓｉ接続方法 |