JPH02238659A - ダイナミックメモリ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はバイボーラ型の新しい２電極式ダイナミック　
メモリ素子構造に関する。

［従来の技術］ 従来、ダイナミック　メモリ素子としてはコンデンサ蓄
積型のＭＯＳ　　ＦＥ’Ｉ’を利用したダイナミック　
メモリ素子は有ったが、バイポーラ型のダイナミック　
メモリ素子はなかった。

［発明が解決しようとする課題］ しかし、上記従来技術によると、高速化や高集積化を計
る事が困難であると云う課題があった。

本発明はかかる従来技術の課題を解決し、バイポーラ型
のダイオード型ダイナミック　メモリ素子と云う新しい
構造を提案し、メモリ素子の高速化と高集積化を可能と
する事を目的とする。

［課題を解決するための手段］ 上記課題を解決するために、本発明は、ダイナミック　
メモリ素子に関し、少《とも山型又はトレンチ型半導体
の側壁に、接合を有するダイオード構造となす手段をと
る。

［実施例］ 以下、実施例により本発明を詳述する。

第１図及び第２図は、本発明の実施例を示す、ダイナミ
ック　メモリ素子の断面図である。

第１図では、８１基板１の表面からトレンチを形成して
、該トレンチ部からル型の拡散層（３）４，ｐ型の拡散
層（２）乙を形成し、前記トレンチ部にｎ型多結晶Ｓｉ
層を埋め込んで拡散層（１）２となしたもので、拡散層
（１）２と拡散層（３）４との２極のｎｐル構造ダイオ
ードにてダイナミック　メモリ作用が可能なものである
。

第２図では、ｉ　、（Ｊ工ｎｔｖｉｎｓ４ｃ　）型Ｇａ
ＡＢ基板１１の表面にＧａＡｓから成るル型のエビタキ
シャＡ［ｉ（１）１２を形成し、該几型のエビタキシャ
ル層（ＩＨ２の一部を山型となし、更にその表面に、ｉ
層（１）　１　５　，　ｐ型のエビタキシャル層（２）
　１　４　＋　ｓ層（２）　１　５　，　ｎ型のエビタ
キシャル層（３）１６をＧａＡ日にて積層して形成し、
エビタキシャル層（１）　１　２とエビタキシャル層（
３）１６を２極となした、ｎ．ｉｐ　ｉ　ｎｍ造のダイ
オード型のダイナミック　メモリ素子である。尚、山型
はｉ型のＧａＡｓ基板１１に予じめ形成しておいても良
い。

化及び高集積化を計る事ができる効果がある。

【図面の簡単な説明】 第１図及び第２図は、本発明の実施例を示すダイナミッ
ク　メモリ素子の断面図である。 １・・・・・・・・・Ｓｉ基板 ２・・・・・・・・拡散層（ｄ） ６・・・・・・・・・拡散層（２） ４・・・・・・・・拡散層（３） １１・・・・・・・・・ＧａＡｓ基板 １２・・・・・・・・・エビタキシャル層（１）１６・
・・・・・・・・ｉ層（１〕 １４・・・・・・・・・エビタキシャル層（２）１５・
・・・・・・・・ｉ層（２） １６・・・・・・・・・エビタキシャル１ｍ　（３）以
上 ［発明の効果］ 本発明によりバイポーラ型のダイオード型ダイナミック
　メモリ素子が提供でき、メモリの高速出願人　セイコ
ーエプソン株式会社 代理人　弁理士　上柳雅誉（他１名）

Claims (1)

【特許請求の範囲】
1. 少くとも山型又はトレンチ型半導体の側壁に接合を有す
   るダイオード構造となす事を特徴とするダイナミックメ
   モリ素子。