JPH02238537A - メモリ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報信号を記憶するメモリ回路に関し、特に
、暗証番号の照合が可能なメモリ回路に関する。

〔従来の技術〕

従来、一般に集積（ＩＣ）化されたメモリ回路は各種の
情報処理装置に用いられている。このようなメモリ回路
の記憶内容の機密性を保つため、従来のメモリ回路では
、該メモリに対する情報の読出し／書き込むを行う中央
演算処理装置（ｃｐｕ）にパスワード照合機能を持たせ
ている。ＣＰＵは、上記メモリとは別の不揮発性メモリ
に予め登録した登録暗証番号と、ｃｐｕに外部入力され
た入力用暗証番号とを比較し、両暗証番号が一致したと
きに情報記憶用のメモリに対するアクセスを許可してい
た。

しかしながら、登録用暗証番号を記憶する不揮発性メモ
リに対するアクセスは自由である。このため、例えば、
上記メモリをＩＣカードに用いた場合、ＩＣカード拾得
者が不揮発性メモリから登録用暗証番号を読出す可能性
が有り、情報記憶用メモリの機密性を保てないという不
具合が従来装置にはあった。

さらに、情報の一時記憶用にメモリを使用する装置は、
メモリに対する例えば読み出しを、フリップフロツブ等
を組み合わせた簡単な構成の読み出し回路により行い、
回路の簡素化を図っているが、このようなメモリの記憶
内容を保護するためにはパスワード照合だけを行うＣＰ
Ｕを付加しなければならず、装置の回路構成が複雑かつ
高価になるという不具合いが生じていた。

そこで、本発明の目的は、上述の不具合を解消し、簡単
な構成で、かつ機密性の高いメモリ回路を提供すること
にある。

（発明が解決しようとする課題） （課題を解決するための手段〕 このような目的を達成するため本発明の第１形態は情報
を記憶する第１記憶部と、外部装置から入力する暗証番
号を受信する受信部と、登録対象の暗証番号を予め記憶
する第２記憶部と、受信部により受信した暗証番号と、
第２記憶部により記憶されている暗証番号とを比較する
比較部と比較部からの一致信号を第１記憶部へ供給する
チップセレクト信号として保持出力する信号保持部とを
具えたことを特徴とする。

また、本発明の第２形態は外部装置から入力する暗証番
号は複数種類の暗証コードにより構成されることを特徴
とする。

〔作用］ 本発明の第１形態は、メモリ回路内に登録暗証番号を記
憶しておき、比較部、信号保持部により暗証番号の照合
を行うようにしたので、ＣＰＬＩによるメモリ回路から
の登録暗証番号の読出しが難しくなる。このため、メモ
リ回路内の記憶情報に対する機密性が大幅に高まる。さ
らには従来のように記憶情報保護のためにのみＣＰＩＩ
などの暗証番号照合手段をメモリに接続する必要がなく
なるので、メモリを使用する装置を廉価に、かつ、回路
構成を簡素化することができる。

本発明の第２形態は２つの入力用暗証番号が登録暗証番
号と合致したときのみ第１記憶手段に対するアクセスが
可能となるので、例えば、メモリをＩＣカードシステム
に適用した場合に、ＩＣカード保有者とＩＣカードシス
テム管理者にそれぞれ暗証番号を割当てることによって
、相互の不正利用を監視することが可能となる。

（実施例） 以下、図面を参照して本発明実施例を詳細に説明する。

第１図はＩＣカードやメモリカード等に用いる情報記憶
用メモリの回路構成を示す。

第１図において、１はメモリセルと呼ばれる一般情報を
記憶するメモリ本体である。メモリ本体１と外部機器と
の接続用コネクタ７とは、読み書き指示信号線（以下、
Ｒ／Ｗ信号線と呼する）９−１およびアドレス信号線９
−２，データ信号線９−３により接続されている。

２〜４はそれぞれ異なる暗証番号を記憶しておくレジス
タであり、不揮発性のレジスタを用いる。第１レジスタ
２はメモリ本体１から読出しのみを許可する登録暗証番
号を記憶する。

第２レジスタ３は読出しおよび書き込みを許可する登録
暗証番号を記憶する。第３レジスタ４は書き込みのみを
許可する登録暗証番号を記憶する。レジスタ２〜４はそ
れぞれチップセレクト（Ｃ／Ｓ）信号線２−１〜２−３
を介してデコーダ５と接続し、デコーダ５から指示した
レジスタが動作可能状態となる。

デコーダ５の入力端子と信号バス９の中のデータ信号線
９−３とが接続されており、デコーダ５は、データ信号
の中に含まれる識別コードの値に応じて、識別コードの
値と対応するレジスタ２〜４の一つをＣ／Ｓ信号により
選択する。

８−１はオア回路であり、第１レジスタ２の出力、第２
レジスタ３の出力および第３レジスタ４の出力信号（登
録暗証番号）を入力し、入力した信号のいずれかをコン
パレータ回路８−２に出力する。

８−２はコンバレータであり、データ信号９−３および
オア回路８−１の出力の比較結果、をメモリ本体１のＣ
／Ｓ端子にＲ／Ｓフリップフロツプ６を介して保持出力
する。８−３はオア回路であり、　Ｒ／Ｓフリップフロ
ップ８−６を介した第１レジスタ２の出力信号およびＲ
／Ｗ信号９−１の反転信号を入力し、そのアンド信号を
反転した信号をＲ／Ｗ端子に出力する。

８−４はアンド回路であり、Ｒ／Ｗ信号９−１およびＲ
／Ｓリップフロツブ８−７を介した第３レジスタ４から
の出力信号およびＲ／Ｗ信号９−１を入力し、アンド信
号をメモリ本体１のＲ／Ｗ端子に出力する。

８−５はオア回路であり、Ｒ／Ｓフリツプフロツブ８−
８を介した第２レジスタ３からの出力信号と、Ｒ／Ｗ信
号９−１とを入力し、オア信号をメモリ本体のＲ／Ｗ端
子に出力する。また、以上の回路は集積化された１つの
チップに形成される。次に、第１図に示す回路の動作を
説明する。ここで、第１レジスタ２に記憶しておく登録
暗証番号を″９９９９゜゛，第２レジスタ３に記憶して
おく登録暗証番号を“９９９８”　，第３レジスタ４に
記憶しておく登録暗証番号を“９９９７”と定めておく
。登録暗証番号と照合するため入力暗証番号として、メ
モリ本体１からの読出しを許可する者に対しては“０９
９９９″を与え、メモリ本体１に対して読み／書ぎのア
クセスを行う者に対して“１９９９８”を与え、メモリ
本体１に対して書き込みを許可する者に対しては゛”２
９９９７”を与える。

入力暗証番号は第２図に示すように先頭の識別コード９
−３Ａがメモリ木体１に対するアクセスの種類を示し、
以下の暗証コード９−３Ｂが識別コード９−３八に対応
する照合用の暗証コードとなる。

このような入力暗証カードはＩＣカードと接続するＩＣ
カードリーダのキーボードからＩＣカード保有者により
入力される。

第１図に房りＩＣカード内の不図示のＣＰ［Ｉを介して
入力暗証番号”０９９９゜′がデータ信号９−３として
接続コネクタ７に入力されると、デコーダ５は入力暗証
番号に含まれる識別コード゜゜０″によりＣ／Ｓ信号２
−１をオンし、第１レジスタ２から登録暗証番号゛″９
　９　９　９　”を出力させる。

登録暗証番号“９　９　９　９　”とデータ信号９−３
の下位４ビットすなわち入力暗証番号の中の照合用暗証
コート゛９９９９”がコンバレータ８−２　により比較
され、コンパレータ８−２からは暗証番号の一致を示す
オンの信号がＲ／Ｓフリップフロップ６に出力される。

この結果、　Ｒ／Ｓフリップフロップ６からメモリ６に
対してオンのＣ／Ｓ信号が保持出力され、メモリ本体が
動作可能状態になる。またオア回路８−３が開となり　
Ｒ／Ｗ信号の受付けが可能となる。

次にＣＰＵからオフの読出し（Ｒ）信号および読出しア
ドレスが接続コネクタ７に入力されると、第１レジスタ
２から出力された登録暗証番号を入力とするオア回路８
−３のみが開となり、接続コネクタ７からオフの読出し
信号がメモリ本体に転送される。この結果、メモリ本体
１からは指定されたアドレスからの読み出しのみが許可
される。例えばＣＰＵからオンの書き込み（Ｗ）信号が
出力されても、メモリ本体１のＲ／Ｗ端子への出力信号
はオフであり、メモリ本体１に対する書き込みは禁止さ
れる。

以下、同様に読み書きを許可する入力暗証番号”１９９
９８　”が入力されたときには、コンパレータ８−２の
比較結果に基づき、メモリ本体１が動作可能状態となり
、以後のＲ／Ｗ信号がアンド回路８−５を介してメモリ
本体１に転送され、メモリ本体１に対するアクセスが可
能となる。

また、書き込みを許可する入力暗証番号“２９９９７”
が入力されたときは、メモリ本体１か゛上述と同様に動
作可能状態となり、かつ、書きこみ信号のみがアンド回
路８−４によりメモリ木体１に転送される。

以上の入力暗証番号以外のデータがメモリに入力されて
もメモリのＣ／Ｓ端子の入力信号はオフであり、メモリ
本体１へのアクセスが禁止される。

以上、説明したように、本実施例では、暗証照合回路を
構成するレジスタ２〜４およびコンパレータ８−２がメ
モリ内に内蔵されているので、登録用暗証番号の読出し
が不可能であり、紛失確率の高いＩＣカードに本発明の
メモリを用いることによりメモリ木体１の記憶情報に対
する機密性を高めることができる。

本発明の応用形態としては次のことが考えられる。

ｌ）本実施例のレジスタ２〜４に書き換可能なレジスタ
を用いてもよく、この場合は機密性は少し落ちるが、登
録用暗証番号を変更できるというメリットがある。構成
的には例えば、第２レジスタ用の変更用として識別コー
ト５および変更登録データをデータ信号線に外部入力し
、デコーダ５により第２レジスタ２を動作可能状態およ
び書き込み状態にすることにより第２レジスタ２の記憶
内容を書き換える。

２）本実施例では入力用暗証番号は１つである例を示し
たが、入力用暗証番号を２つ入力して各登録暗証番号と
照合するようにしてもよい。この場合一方の入力暗証番
号をＩＣカード使用者に割当て、他方の入力暗証番号を
ＩＣカードシステム管理者に割り当てておけば、二つの
暗証番号がそろわない限りメモリのアクセスはできない
ので、両者それぞれの不正利用を防止することができる
。この場合はメモリ内のレジスタに２つの登録暗証番号
を記憶するか、２つのレジスタにそれぞれ登録暗証番号
を記憶して暗証照合時登録暗証を合成するようにすれば
よい。

する必要がなくなるので、メモリを使用する装置を廉価
に、かつ、回路構成を簡素化することができる。

本発明の第２形態は２つの入力用暗証番号が登録暗証番
号と合致したときのみ第１記憶手段に対するアクセスが
可能となるので、例えば、メモリをＩＣカードシステム
に適用した場合に、ＩＣカード保有者とＩＣカードシス
テム管理者にそれぞれ暗証番号を割当てることによって
、相互の不正利用を監視することが可能となる。

〔発明の効果〕

以上説明したように本発明の第１形態は、メモリ回路内
に登録暗証番号を記憶しておき、比較部、信号保持部に
より暗証番号の照合を行うようにしたので、ＣＰＵによ
るメモリ回路からの登録暗証番号の読出しが難しくなる
。このため、メモリ回路内の記憶情報に対する機密性が
大幅に高まる。さらには従来のように記憶情報保護のた
めにのみＣＰＩＩなとの暗証番号照合手段をメモリに接
続

【図面の簡単な説明】

第１図は本発明実施例の回路構成を示すプロ・ンク図、 第２図は本発明実施例の入力暗証番号の構成を示す説明
図である。 １・・・メモリ本体、 ２〜４・・・レジスタ、 ５・・・デコーダ、 ６　．　８−６．８−７．８−８−Ｒ／Ｓフリップフロ
ツブ、７・・・接続コネクタ、 ８−１　．８−３　．８−５・・・オア回路、８−２・
・・コンパレータ、 ８−４．８−９・・・アンド回路。 木楚Ｆ３月大屓ツ茂１１の嗜宕政コート゛の痔精序ｋ示
す訴υリ４ｆｆｉ第２図

Claims (1)

1. 【特許請求の範囲】 １）情報を記憶する第１記憶部と、 外部装置から入力する暗証番号を受信する受信部と、 登録対象の暗証番号を予め記憶する第２記憶部と、 前記受信部により受信した前記暗証番号と、前記第２記
   憶部により記憶されている前記暗証番号とを比較する比
   較部と 該比較部からの一致信号を前記第１記憶部へ供給するチ
   ップセレクト信号として保持出力する信号保持部と を具えたことを特徴とするメモリ回路。 ２）前記外部装置から入力する暗証番号は複数種類の暗
   証コードにより構成されることを特徴とする請求項１に
   記載のメモリ回路。