JPH05217035A - マイクロ回路 - Google Patents

マイクロ回路

Info

Publication number
JPH05217035A
JPH05217035A JP4293218A JP29321892A JPH05217035A JP H05217035 A JPH05217035 A JP H05217035A JP 4293218 A JP4293218 A JP 4293218A JP 29321892 A JP29321892 A JP 29321892A JP H05217035 A JPH05217035 A JP H05217035A
Authority
JP
Japan
Prior art keywords
address
area
memory
gate
microcircuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4293218A
Other languages
English (en)
Other versions
JP3396043B2 (ja
Inventor
Jean-Pierre Bournas
ピェール ブルナ ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9418472&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH05217035(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Philips Gloeilampenfabrieken NV, Koninklijke Philips Electronics NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH05217035A publication Critical patent/JPH05217035A/ja
Application granted granted Critical
Publication of JP3396043B2 publication Critical patent/JP3396043B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/357—Cards having a plurality of specified features
    • G06Q20/3576—Multiple memory zones on card
    • G06Q20/35765—Access rights to memory zones

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Business, Economics & Management (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 【目的】 高い機密保護性を有するマイクロ回路を具え
ている多用途チップカードを提供する。 【構成】 斯種カード用のマイクロ回路は特に、読出し
専用メモリ１２、プログラマブルメモリ１３及びこのプ
ログラマブルメモリ用のアドレス指定制御回路１４を具
え、本発明ではプログラマブルメモリを少なくともレパ
ートリ領域ＺＲと、アプリケーション（用途）領域ＺＡ
とに分け、レパートリ領域が、メモリにロードされる各
用途に対して、その用途に割当てられた領域Ｚi に与え
られるレファレンスコード並びに前記領域Ｚi の始めと
終りの各アドレスＺＡi1及びＺＡihをそれぞれ含むよう
にし、マイクロ回路はプログラマブルメモリ用のコマン
ドが読出し専用メモリに永久に格納したプログラムによ
り与えられる特定の優先動作に関連する場合以外で上記
コマンドが、用途範囲以外のアドレスに関連する場合に
前記コマンドを阻止する手段２５〜５０も具えている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、特に入／出力アクセス
手段と、プログラマブルであり、しかもアドレス指定ス
ペースを介して連続アドレスでアクセス可能な少なくと
も１個のメモリと、要求されたアドレスを或る特定のア
ドレス領域の始めと終りに関する２つの限界値と比較す
ることによって書込み及び／又は読取りコマンドを禁止
とするか、有効とするかを指令する前記プログラマブル
メモリ用アドレス指定制御回路とを具え、前記２つの限
界値を前記アドレス指定制御回路内に格納させ、さらに
所定の特殊な状況にて前記コマンドの禁止を一時的に解
除することのできる優先順位授与チャネルも具えている
チップカード用マイクロ回路に関するものである。
【０００２】
【従来の技術】斯種のマイクロ回路は米国特許明細書第
3,971,916 号に対応するフランス国特許明細書第2,304,
989 号から既知である。電子集積回路、即ち“チップ”
を内蔵している携帯カードの使用は銀行業務の分野にお
いて周知であり、又これらカードの操作上の機密保護が
高いことも知られている。実際上マイクロ回路の記憶保
護領域に書込まれる所定のデータにマイクロ回路を破壊
することなくアクセスすることは不可能である。さら
に、マイクロ回路の記憶保護領域に書込まれている個人
コード及び秘密コードを伴う識別プロトコルは、識別条
件が満足されない場合、カードの試験的使用を禁止させ
る。
【０００３】銀行カードの場合には、そのカードの製造
者は先ず個人専用の情報を含まないカードを作り、その
後各カードを個人の専用物とする秘密データをカードに
書込む。その後カードを変更不可能な技術的ロッキング
ステップにより保護する。
【０００４】次いで個人識別コードを（銀行の顧客であ
る）各ユーザに送り、別のルートでカードそのものを顧
客がカードの受取りを希望する銀行に発送する。このシ
ステムは試験的悪用に対する機密保護を高めている。な
お、チップカードは銀行業務の分野以外に、そのカード
の携帯性及び使用上の機密保護の安全性についての実用
面上で興味があると思える用途（アプリケーション）に
使用することができる。
【０００５】
【発明が解決しようとする課題】各特定用途に対する特
殊なマイクロ回路を開発することを計画することができ
るが、マイクロ回路を後で該当するアプリケーション用
にプログラムできるような、十分な汎用性を有するタイ
プのマイクロ回路を考える方がずっと経済的であり、し
かも簡単である。
【０００６】この場合、秘密の識別データ及び実際のア
プリケーション用の機能データの書込みをマイクロ回路
の製造者以外の者（エンティティ）に委せる場合に機密
保護の問題が生ずる。
【０００７】“バージン”カードの取得に成功し、所定
の用途に対する登録手法についての知識も得た悪意を有
する人物は元のデータ登録手法をまねることによって偽
造カードを不法に造ることができる。従って、マイクロ
回路の製造者でないカードを利用する者は、マイクロ回
路の製造者にデータの秘密が明らかにされないように、
アプリケーションそのものについてのデータをロードさ
せることを希望する。
【０００８】こうした機密保護の問題は、元々未使用状
態のもので、しかも互いに無関係の人達が異なるアプリ
ケーションのデータ及びプログラムを任意の順序で順次
ロードさせる汎用タイプの“マルチ−アプリケーション
（多用途）”カードを形成しようとする場合にさらに悪
くなる。従って、プログラマブルメモリのダイナミック
割当を適切な機密保護の条件下で行うことがめざされ
る。
【０００９】マイクロ回路の製造者はメモリの幾つかの
領域を保護できるようにすべきであり、このために製造
者には各領域の限界をわからなくして、カードを使用す
る者がその領域を保護できるようにし、その領域に秘密
の機能データをロードさせて、他のアプリケーションに
由来する読取り又は書込みの試みに対して秘密機能デー
タを保護するようにし、そうした試みが前記他のアプリ
ケーションに利用される者により誘発されるプログラミ
ング誤りに由来するものであるのか、又は不正行為によ
る不法なプログラミングに由来するものであるのかには
関係なく秘密機能データを保護するようにする。様々な
アプリケーションをローディングし得る複数の者に全て
のアプリケーションをローディングすることに関しての
プログラミングの秘密を与える錯覚をすることもあるの
で、こうした秘密は悪意を持つ人物の手には決して渡ら
ないようにすることが望まれる。この方向の解決策は好
ましくなく、このことは完全に公認されているも、悪意
のある者が、固有でないアプリケーションに含まれるデ
ータの破壊をまねくことになるプログラミングエラーを
含むアプリケーションを利用し得ることからしてなおら
さである。
【００１０】本発明は、特に、カードを“バージン”状
態で製造し、それに互いに無関係なアプリケーションを
カード使用者がランダムにロードさせることができるに
も拘わらず、高い機密保護レベルが維持されるマルチ−
アプリケーションタイプのチップカード用マイクロ回路
に関するものである。所望／マイクロ回路はとにかく可
動性ではあるも、ローディング又は動作中か、入／出力
アクセス手段への如何なる信号の付与によっても決して
犯されない勝手に使えるロック機構を持つべきである。
【００１１】特に本発明の目的は上述したような技術的
問題に対する解決策を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、プロセッサ及
び該プロセッサ専用にアクセス可能な機能ルーチンを包
含している読出し専用メモリを具えているチップカード
用マイクロ回路であって、該回路が、互いに排他的なレ
パートリ領域とアプリケーション領域とを有している読
取り−書込みメモリも具え、前記レパートリ領域が、相
対的に独立している複数のアプリケーションプログラム
の各プログラムに対するレファレンスコード並びに前記
アプリケーションプログラムに専用に割当てられる前記
アプリケーション領域の連続アドレスサブスペースに関
連し、ロッカブルレジスタ手段もロードさせる上限及び
下限アドレス値を包含するテーブルを格納する記憶域を
含み、前記回路がさらに、前記上限及び下限アドレス値
並びに関連するレファレンスコードの制御下で前記関連
するサブスペースへのメモリアクセスを許可するも、そ
れ以外のメモリアクセスは無効とする制御手段と、前記
機能ルーチンの実行によるだけの前記メモリアクセスの
無効を一時的に解消して或る特定の前記アプリケーショ
ンプログラムに対して前記レジスタ手段をアンロックさ
せることのできる優先順位授与チャネルと、前記機能ル
ーチンの実行により前記特定のアプリケーションプログ
ラムをロードさせるローディング手段とを具えているこ
とを特徴とするマイクロ回路にある。
【００１３】従って、アプリケーションプログラムが既
にカードにロードされており、そのプログラムを入／出
力アクセス手段を介して機能ルーチンの内から呼び出す
一般的な場合には、標準のプロトコルが実際の使用を認
める。その後他のルーチンが、レパートリテーブルで要
求アプリケーションプログラムに関連すると共にレファ
レンスコードにより前記テーブルにて識別されるアドレ
ス限界値の探索を制御する。前記アドレス限界値はこの
初期動作ステップ中はアンロックされるリミットレジス
タにロードされている。
【００１４】次いで要求アプリケーションプログラムが
初期化され、これと同時にリミットレジスタがロックさ
れるため、格納された限界値の範囲内のアドレス以外の
プログラムメモリのアドレスには、例えばマイクロ回路
をスイッチオフするまでは書込み又は読取り要求をする
ことができない。実際には優先順位授与チャネルを再び
閉じるようにする。従って、アプリケーションプログラ
ムは、そのプログラムに関連し、しかもローディング中
は固定されるアドレス領域の読取り又は書込みに対する
可能性に専ら関連するものである。他のアプリケーショ
ンプログラムは如何なる試験的読取り又は書込みに対し
ても保護される。
【００１５】カードに新規のアプリケーションプログラ
ムをロードする場合には、プログラマブルメモリの他の
領域と干渉を起こさない安全策を同様な手法により設け
る。
【００１６】アプリケーションプログラムをローディン
グするために入／出力アクセス手段にて成される要求
は、読出し専用メモリに含まれる特殊な機能ルーチンに
関連する標準プロトコルに従わせるべきである。アプリ
ケーションのレファレンスコード並びに必要とされるメ
モリスペースはこのプロトコル中に知らせる必要があ
る。特殊な機能ルーチンはアプリケーション領域におけ
る利用できる第１アドレスをレパートリ領域にて探索す
る作用をし、この第１アドレスは既にロードされている
アプリケーションプログラムの最高端部アドレスか、又
はカードがバージン状の状態にある場合のアプリケーシ
ョン領域の第１アドレスに続くアドレスである。要求ア
プリケーションの終りのアドレスは以前に知らされたメ
モリスペース要求に基づいて計算される。アプリケーシ
ョンのこの終りのアドレスがアプリケーション領域のメ
モリスペースと一致する場合に、このアプリケーション
の始めと終りのアドレスの限界値並びにこのアプリケー
ションのレファレンスコードがレパートリテーブルに書
き込まれ、且つこれらの限界値はあらゆる状況にて所定
の無形機能ルーチンを介してリミットレジスタにロード
される。
【００１７】ローディング前のこうしたステップ中は、
リミットレジスタはアンロックされ、アプリケーション
プログラムの次のローディング中もそのままである。そ
れでもアプリケーションプログラムのローディングは中
央ユニットの制御下で、しかもリミットレジスタの内容
を変更しない所定の信頼できるルーチンにより行われる
から、所望な機密保護は保たれる。
【００１８】これらのレジスタのロッキングはローディ
ング直前のプログラミングの制御下にて行なうこともで
きる。
【００１９】前もって設定したアドレス限界値を越える
試験的ローディングは相変わらずできない。必要なら
ば、ローディング動作はロードさせたデータの検証、署
名の検証、パリティチェック等をするルーチンによって
完了させることもできるが、こうした作用は本発明によ
るマイクロ回路の作動の安全性を実質上高めることには
ならない。
【００２０】優先順位授与チャネルは適当な論理条件を
マイクロ回路の起動に続く動作ステップ機能として付与
することにより種々の方法で制御することができる。
【００２１】しかし十分な機密保護を提供するために、
本発明の好適例ではマイクロ回路が起動されるときにだ
け第１状態にセットされ、その後プロセッサに関連する
命令カウンタが読出し専用メモリのアドレス指定スペー
ス内にあるアドレス値を包含するや否や、前記第１状態
とは反対の第２状態にセットされるフリップフロップを
具え、該フリップフロップが前記レジスタ手段のロッキ
ング制御用及び前記優先順位授与チャネル制御用のロッ
キング／アンロッキング信号を供給するようにする。
【００２２】フリップフロップを命令カウンタにリンク
させるため、フリップフロップが時間と共にリバーシブ
ルである素子であっても、ロッキング／アンロッキング
信号はアプリケーションプログラムをロードさせないよ
うにリミットレジスタ及び優先順位授与チャネルをロッ
クさせる。
【００２３】レパートリテーブルへの読取り／書込み用
の機能ルーチンは読出し専用メモリに書き込まれるか
ら、命令カウンタはこれらのルーチンを順番に実行する
ように、このメモリ用のポインタとして作用する。
【００２４】従って、動作ステップのこうしたルーチン
の実行はプログラマブルメモリに書き込まれているプロ
グラムの実行前にすれば十分である。優先順位授与チャ
ネルは中央ユニットの制御下で実行されるルーチンが関
係している間は開いたままである。プログラマブルメモ
リを指示するアドレスが命令カウンタにロードされる
と、ロッキング／アンロッキング信号は直ちに優先順位
授与チャネルをブロックする状態にセットされるため、
リミットレジスタはロックされ、レパートリテーブルへ
のアクセスを阻止する。
【００２５】本発明の他の好適例では、前記アドレス指
定制御回路が検査ゲートと称されるＯＲゲートを具え、
このＯＲゲートの出力が前記読取り−書込みメモリ用の
読取り及び書込み信号の伝送を制御し、且つ前記検査ゲ
ートの第１入力端子が前記レジスタ手段の内容に応じて
呼出されたアドレスの比較結果による信号を受信し、前
記優先順位の授与が行われる他の入力端子が、ロッキン
グ／アンロッキング信号とレパートリ領域の単一アドレ
スを認識するアドレスデコーダの出力信号との論理積か
ら得られる信号を受信するようにする。
【００２６】これまではプログラマブルメモリのアドレ
ス指定スペースが、レパートリ領域及びアプリケーショ
ン領域について述べた条件にて保護されるものとした
が、プログラマブルメモリのアドレス指定スペースに任
意のアプリケーションプログラムにより自由にアクセス
できる所定の領域を作り、例えばその領域に処理結果を
暫定的に格納したり、又は或るアプリケーションからの
データを他のアプリケーションに伝送したりするのも有
効である。
【００２７】このような構成は前述したアドレス指定制
御回路を僅かに変えるだけで機密保護の安全性を損なう
ことなく容易に得ることができる。そこで、本発明の好
適例では、前記読取り−書込みメモリのアドレス指定ス
ペース内に前記レパートリ領域及びアプリケーション領
域とは別のパブリック領域と称する領域も設け、前記ア
ドレス指定制御回路に補充アドレスデコーダも設けて、
このデコーダによりパブリック領域の単一アドレスを認
識して、前記検査ＯＲゲートの補充入力端子に供給され
る信号を出力するようにする。
【００２８】
【実施例】図１は本発明によるマイクロ回路を簡単な形
態にて示す概略回路図である。
【００２９】図面の明瞭化のために本発明に直接関係の
ない素子は省いてある。このマイクロ回路は中央マイク
ロプロセッサユニット１０、ランダムアクセスメモリ１
１、読出し専用メモリ１２、プログラマブルメモリ１
３、例えばＥＥＰＲＯＭ並びにプログラマブルメモリ１
３用のアドレス指定制御回路１４を具えている。上述し
た各素子をバスシステム１５により相互接続し、このバ
スシステムで様々な素子間にアドレス及びデータを転送
する。図面の簡略化のためにバスシステム１５を単一の
接続線にて示してあるが、別個のアドレスバス及び別個
のデータバスを使用することもできる。通常実施される
ように、バスシステム１５は単一バスとし、これにアド
レス及びデータを時間多重させることもできる。中央ユ
ニット10に関連する入／出力アクセス手段１６があり、
このアクセス手段はバスシステム１５とは隔離させて、
保護すべきデータを包含しているマイクロ回路の感知領
域に中央ユニット１０がアクセスするのを制御する。
【００３０】アドレス指定制御回路１４は中央ユニット
１０から一組のコマンド２０を受け取り、これらのコマ
ンドの内でプログラマブルメモリ１３に向けられる重要
なものは、書込みコマンドＷ、読取りコマンドＲ及び消
去コマンドＥである。
【００３１】ランダムアクセスメモリ１１用の書込み及
び読取りコマンド及び読出し専用メモリ１２用の読取り
コマンドは本発明には係わりがなく、又図面の明瞭化の
ためにも図示してない。プログラマブルメモリ１３用の
コマンドＷ，Ｒ及びＥは、後に詳述する状況にてアドレ
ス指定制御回路１４により阻止したり、又は妥当性を検
査したりすることができる。実際のマイクロコントロー
ラでは慣例のように、読出し専用メモリ１２及びプログ
ラマブルメモリ１３は同じアドレス指定システムの一部
を成すも、ランダムアクセスメモリ１１はメモリ１２及
び１３のアドレス指定方法とは別の専用の方法にてアド
レスされる。プログラマブルメモリ１３のアドレス指定
スペースにはレパートリ領域ＺＲ及びアプリケーション
（用途）領域ＺＡを規定し、これらの領域を互いに離間
させ、しかも製造時に一度だけ規定する。
【００３２】最初は上記双方の領域ＺＲ及びＺＡ共に空
である。マイクロ回路は互いに独立しているアプリケー
ションプログラムを任意の瞬時に順番にロードさせるこ
とができる。これらのアプリケーションプログラムのロ
ーディングに際し、これらのプログラムは互いに隣接し
ている個別の領域ＺＡ1 ,---- , ＺＡi ,----,ＺＡnに
順次書込まれて、アプリケーション領域ＺＡを漸次いっ
ぱいにする。
【００３３】なお、所定のアプリケーションの各領域Ｚ
Ａi には、処理結果を受け取らせる関連するアプリケー
ション及び／又はメモリの位置に属する（オペレーティ
ングコード以外の）データを包含させることもできる。
本発明によれば、レパートリ領域ＺＲにレパートリテー
ブルを包含させ、このテーブルには前記プログラムのロ
ーディング中にアプリケーション領域にロードされる各
アプリケーションプログラムの始めと終りのアドレス並
びにレファレンスコードを書込む。従って、アプリケー
ションプログラムｉの始めと終りのアドレスＺＡi1とＺ
Ａih間の領域ＺＡi にロードさせたｉ番目のアプリケー
ションプログラムはプロトコルの途中でロードされ、こ
の際アドレスＺＡi1及びＺＡihは前もって決められてお
り、アプリケーションプログラムｉのレファレンスコー
ドにより伴われるレパートリ領域ＺＲのレパートリテー
ブルにロードされている。上記ローディングプロトコル
は、読出し専用メモリ１２に変更できない方法で書き込
まれる前記機能的ルーチンの１つを利用する。
【００３４】アドレス指定制御回路１４は、入／出力ア
クセス手段１６で予め指定したアプリケーション領域Ｚ
Ａi の始めＺＡi と終りＺＡihの限界値により定められ
る範囲以外の所に位置するアドレスに対してはプログラ
マブルメモリ１３用の読取りコマンド（Ｒ）、書込みコ
マンド（Ｗ）及び消去コマンド（Ｅ）を阻止すべく制御
されるようにする。このために、バスシステム１５をア
ドレス指定制御回路１４の入力端子からデータバス２１
とアドレスバス２２とに分ける。データバス２１はリミ
ットレジスタ２５及び２６と称するロックし得る２つの
レジスタにそれぞれデータを並列に供給し、これらのレ
ジスタには端子６０からのロッキング／アンロッキング
信号（ＬＯＣ）により、処理されるアプリケーションの
始めと終りのアドレスを格納し、且つロックさせること
ができる。アドレス指定制御回路１４内のアドレスバス
２２は、リミットレジスタ２５及び２６に関連する２個
の比較器２８及び２９にそれぞれ並列に接続する。比較
器２８は、アドレスバス２２における現行アドレスがリ
ミットレジスタ２５に格納した始めのアドレスよりも高
いか、又はそれに等しい場合に第１許可信号を供給し、
又比較器２９は、アドレスバス２２における現行アドレ
スがレジスタ２６に格納したアプリケーションの終りの
限界アドレスよりも低いか、又はそれに等しい場合に第
２許可信号を供給する。これらの比較器２８及び２９の
出力端子に現われる２つの許可信号はＡＮＤゲート３０
の２つの入力端子に供給され、このＡＮＤゲート３０の
出力端子３１は、アドレスバス２２に存在する現行アド
レスがレジスタ２５及び２６にそれぞれ格納して限界ア
ドレスの範囲内にある場合に許可信号を供給する。ＡＮ
Ｄゲート３０の出力端子３１に現われる許可信号は検査
ゲートと称されるＯＲゲート３２を経て３個のＡＮＤゲ
ート３５，３６，３７のそれぞれ一方の入力端子に供給
され、これらのＡＮＤゲートの他方の各入力端子は読取
りコマンド（Ｒ）、書込みコマンド（Ｗ）及び消去コマ
ンド（Ｅ）をそれぞれ受信する。従って、これらのコマ
ンドは、ＡＮＤゲート３５，３６，３７が導通する場
合、即ちアドレスバス２２に存在する現行アドレスがレ
ジスタ２５及び２６にそれぞれ格納させた限界アドレス
の範囲内にある場合にしかプログラマブルメモリ１３に
供給されず、これらのコマンドは現行アドレスが上記限
界値を超える場合には阻止される。
【００３５】ＯＲゲート３２は、これがマイクロ回路を
起動させる所定の動作工程中に許可信号を受信する第２
入力端子４０を具えていることからして、このＯＲゲー
トは以前優先順位授与チャネルと称した素子を構成す
る。
【００３６】前記優先順位授与チャネルを実現するため
に、ロッキング／アンロッキング信号（ＬＯＣ）をイン
バータ４１により反転させて、ＡＮＤゲート４２の２つ
の入力端子の一方に供給する。前記ＡＮＤゲート４２の
他方の入力端子はアドレスデコーダ４３の出力信号を受
信し、このデコーダ４３はレパートリ領域（ＺＲ）の単
一アドレスを認識し、且つアドレスバス２２に存在する
現行アドレスがレパートリ領域（ＺＲ）のアドレス指定
スペース内にある場合にＡＮＤゲート４２に許可信号を
供給する。従って、ＡＮＤゲート４２はロッキング／ア
ンロッキング信号（ＬＯＣ）とアドレスデコーダ４３の
出力信号との論理積をとって、検査ゲート３２の入力端
子４０に優先順位授与信号を供給する。プログラマブル
メモリ１３のレパートリ領域（ＺＲ）からのアドレスを
専用に認識するアドレスデコーダ４３は、レパートリ領
域（ＺＲ）のオクテット（８ビットバイト）の数を２５
６オクテット又は５１２オクテット等の値の如く２の整
数累乗の値として表すことができる場合には極めて簡単
なタイプのものとすることができる。例えばレパートリ
領域の始めのアドレスは１６進法で値８０００により表
すことができ、又レパートリ領域の終りのアドレスは１
６進のアドレス値８０ＦＦにより表すことができる。
【００３７】図１に示すマイクロ回路は、プログラマブ
ルメモリ１３のアドレス指定スペースに所謂“パブリッ
ク”領域ＺＰを設けるようにしたオプショナル機構も具
えており、その領域ＺＰはレパートリ領域ＺＲ及びアプ
リケーション領域ＺＡとは別の領域であり、これは例え
ばレパートリ領域ＺＲとアプリケーション領域ＺＡとの
間にそれらに隣接して位置する。前記パブリック領域Ｚ
Ｐへの無条件アクセスがあるから、検査ゲート３２はア
ドレスデコーダ５１から到来する検査信号が供給される
第３入力端子５０を具えている。アドレスデコーダ５１
は、それがプログラマブルメモリ１３のパブリック領域
ＺＰの単一アドレスしか認識しないことを除けば、前記
アドレスレコーダ４３と同じようなものである。
【００３８】既に述べたように、ロッキング／アンロッ
キング信号（ＬＯＣ）はマイクロ回路を起動させる所定
の動作ステップ中にはアンロッキング状態（ＬＯＣ＝
０）にセットされる。ロッキング／アンロッキング信号
は、リミットレジスタ２５及び２６のローディング及び
ＡＮＤゲート４２のアンブロッキングを許可して、レパ
ートリ領域ＺＲに包含されるレパートリテーブルの書込
み及び／又は読取りを可能とし得る任意の適当なロジッ
クシステムにより発生させることができる。
【００３９】高い機密保護が望まれることからして特に
関心が持たれる本発明の実施例では、ロッキング／アン
ロッキング信号（ＬＯＣ）を一般に知られているタイプ
のもので、しかも中央マイクロプロセッサユニットに関
連する命令カウンタの内容と組合わせて発生させる。マ
イクロ回路のこの部分を図２につき説明する。
【００４０】図２には中央ユニット１０の一部を成し、
しかも読出し専用メモリ１２に含まれる機能ルーチンを
ステップ状に実行させることのできる命令カウンタ５５
を示してある。このカウンタの機構はあらゆるマイクロ
コントローラまたはマイクロプロセッサにとって慣例の
ものであるため、これについての詳細な説明は省略す
る。命令カウンタ５５をデコーダ５６，５７に接続す
る。このデコーダの出力は、命令カウンタ５５の内容が
所定のアドレス値、本例では１６進限界値７ＦＦＦ以上
とする際に、例えばタイプＲＳのフリップフロップ５８
をＯＲゲート６６を介してトリガする。斯かるアドレス
限界値は、プログラマブルメモリの最低アドレスが１６
進法で値８０００により表される場合に相当する。マイ
クロコントローラの分野では慣例の機能ルーチンはレジ
スタを所定回数ゼロにリセットして、ゼロへのリセット
信号をフリップフロップ５８、即ちそのリセット入力端
子５９に供給する。フリップフロップ５８は最終的には
図１にも示す端子６０におけるロッキング／アンロッキ
ング信号（ＬＯＣ）をアドレス指定制御回路１４の入力
端子に供給する。
【００４１】マイクロ回路の起動終了時に中央ユニット
１０が読出し専用メモリ１２に包含される機能ルーチン
を実行すると、命令カウンタ５５がこの読出し専用メモ
リに関連するプログラムアドレスを指定し、フリップフ
ロップ５８がアンブロッキング信号（ＬＯＣ＝０）を供
給する。レパートリテーブルを中央ユニット１０の制御
下にて読み取ったり、又は書き込んだりすることがで
き、リミットレジスタ２５，２６にはこの中央ユニット
によりロードさせることができる。しかし、アプリケー
ションプログラムが呼び出される時には（命令カウンタ
５５に含まれるアドレスが必然的に本例における限界値
としての１６進アドレス値７ＦＦＦ以上となるため）、
フリップフロップ５８は反対の状態にセットされて、端
子６０にロッキング信号（ＬＯＣ＝１）を供給する。そ
れでも、リミットレジスタ２５並びに優先順位授与チャ
ネルはマイクロ回路が次に非起動状態となるまでロック
される。従って、この機構によれば十分な機密保護が得
られ、アプリケーション領域ＺＡにロードさせることが
できる様々なアプリケーションプログラム同士の干渉が
なくなることが立証される。
【００４２】ＯＲゲート６６は別の作動もし、この場合
にはロッキング信号（ＬＯＣ＝１）をＲＯＭ１２に包含
されている特定のルーチンで形成することができ、即ち
カウンタの内容がまだ限界値７ＦＦＦを超えていなくて
も上記ロッキング信号を形成することができる。この目
的のために設けられる機能ルーチンにより中央ユニット
１０が接続線６７にコマンド信号を供給し、この信号を
ＯＲゲート６６の第２入力端子に供給する。従って、ロ
ッキング信号はプログラミングにより供給することがで
き、この信号はフリップフロップが次のゼロ−リセット
状態となるまで存続する。このような機構により、新規
のアプリケーションプログラムのローディング中及び読
出し専用メモリ１２に含まれるルーチンだけを利用し、
しかもプログラマブルメモリにリザーブした領域ＺＡi
がデータだけを包含し、オペレーティングコードは包含
していないアプリケーションの実行中における機密保護
がより一層向上する。
【００４３】プログラマブルメモリ１３のレパートリ領
域ＺＲについての可能な編成を図３につき詳述する。こ
の図３も値が全く任意で、しかも説明を明瞭にするため
だけの例に過ぎない。
【００４４】プログラマブルメモリ１３のレパートリ領
域は１６進アドレス８０００で始まり、アドレス８０Ｆ
Ｆにて終わるものとする。２５６オクテットのボリュー
ムを有するこのレパートリ領域には所要に応じ、参照記
号ＺＩＤで示され、しかもカード、そのカードの所有者
及びキーの識別データを受け取る働きをするセグメント
を設けることができる。レパートリ領域には識別領域Ｚ
ＩＤ以外に実際のレパートリテーブルＴＲがあり、これ
はアドレスＩＮＩで始まり、１６進アドレス８０ＦＦま
で延在している。この図に示すように、レパートリテー
ブルＴＲは順次ロードされるプログラムの登録題名を包
含し、最初にロードされるプログラムの参照コードを
“ＰＲ−ＡＰＰ−Ａ”と称し、これは３５０オクテット
の長さを有し、このプログラム実行用の始めの１６進ア
ドレスは８２００に等しく、又この領域の始めのアドレ
スも８２００であり、終りのアドレスは８３５Ｄに等し
く、上記プログラムに後続するプログラムを“ＰＲ−Ａ
ＰＰ−Ｂ”と称し、これは２５０オクテットの長さを有
し、このプログラム実行用の開始アドレスは１６進アド
レス８３６５であり、この領域の始めのアドレスは８３
５Ｅで、終りのアドレスは８４５７であり、最後のプロ
グラムを“ＰＲ−ＡＰＰ−Ｃ”と称し、これは１８０オ
クテットの長さを有し、このプログラム実行用の開始ア
ドレスは１６進値で８４６０であり、この領域の始めの
アドレスは８４５８で、終りのアドレスは８５０Ｃであ
る。実際上、この例に示すように、プログラムの実行開
始用のアドレスは、同じプログラムに割当てられる領域
の始めのアドレスと必ずしも一致させる必要はないが、
その割当て領域内に必ず位置させる必要がある。
【００４５】先ずは、カードに既にロードされているア
プリケーションプログラムを入／出力アクセス手段を介
して呼び出す場合につき説明する。アプリケーションプ
ログラムの実行要求はいずれも次の５つのステップに分
解できるプロシージャに従わせる。 −カード及びそのカードのユーザ用の識別プロシージャ
を含む初期化ステップ、 −入／出力方法を経て知らされるアプリケーションを要
求するプロシージャ、 −要求されたアプリケーションが存在するか、どうかを
確かめるためにレパートリテーブルＴＲを探索し、その
アプリケーションが存在する場合に上記テーブルにおけ
るアプリケーションの特定データをロードさせる探索プ
ロシージャ、 −リミットレジスタのローディング、 −要求されたアプリケーションプログラムの実際の実
行。
【００４６】マイクロ回路が起動すると直ちにフリップ
フロップ５８も所定数のレジスタと同時にゼロにリセッ
トされ、特に命令カウンタ５５もゼロにリセットされ
る。レパートリ領域ＺＲの識別セグメントＺＩＤに含ま
れる識別データを利用したりする認識プロトコルの後に
アプリケーションプログラム、例えばプログラム“ＰＲ
−ＡＰＰ−Ｂ”が呼び出される。
【００４７】中央ユニット１０は所定ルーチンの制御下
にてレパートリテーブルＴＲを探索して、要求されたア
プリケーションプログラムが存在するか、どうかを確か
めるようにする。そのプログラムが存在する場合に、こ
のアプリケーションプログラムの始めと終りのアドレス
値、本例ではそれぞれ１６進値のアドレス値８３５Ｅ及
び８４５７がレパートリテーブルＴＲからフェッチさ
れ、これらの限界値は所定ルーチンの制御下にてリミッ
トレジスタ２５及び２６にそれぞれロードされる。従っ
てマイクロ回路のオペレーションは読出し専用メモリ１
２にあるルーチンだけをずっと利用するため、命令カウ
ンタの値はプログラマブルメモリ１３を指定するアドレ
ス限界値以上、本例では１６進値７ＦＦＦよりも高いア
ドレス値にはならない。呼び出されたプログラムを実行
する次の動作ステップ中には呼び出されたアプリケーシ
ョンプログラムの実行開始用アドレス、例えば１６進ア
ドレス８３６５が命令カウンタ５５にチャージされる。
これによりフリップフロップ５８の状態が変化して端子
６０にロッキング信号（ＬＯＣ＝１）を発生する。この
信号の影響により、リミットレジスタ２５及び２６がロ
ックされ、且つインバータ４１、ＡＮＤゲート４２及び
検査ゲート３２の入力端子４０を具えているブランチに
より形成される優先順位授与チャネルがブロックされ
る。それでも、呼び出されたプログラムの始めと終りの
限界値の範囲に位置する単独セグメント又はパブリック
領域ＺＰ内以外のプログラマブルメモリにおける書込
み、読取り及び消去動作は最早実行することができな
い。このような選択アクセスはマイクロ回路が非活動状
態となるまで続行する。所謂パブリック領域ＺＰへの書
込み及び読取り動作は、検査ゲート３２の入力端子５０
に現われるアドレスデコーダ５１からの前記領域ＺＰに
対応するアドレスを認識する許可信号により依然可能で
ある。
【００４８】以後マイクロ回路の動作をマイクロプログ
ラムメモリ１３にアプリケーションプログラムをロード
させる場合につき説明する。マイクロ回路を起動すると
ただちに初期化ステップがトリガされる。この初期化ス
テップはアプリケーションプログラムを実行する場合に
つき既に述べた方法と本来同じようにしてトリガされ
る。第２ステップ中には所定の機能ルーチン制御下に
て、例えばオクテット数として表されるこのアプリケー
ションプログラムに必要な入／出力並びにメモリボリュ
ームについて、ロードすべきプログラムのレファレンス
コードを知らせる。第３の動作ステップ中には、再び所
定の機能ルーチンの制御下にてレパートリ領域ＺＲに含
まれるレパートリテーブルＴＲを探索して、要求プログ
ラムが既にロードされているか、どうかを確かめ、ロー
ドされていなければ、レパートリテーブルに書き込まれ
ているプログラムの最終限界アドレスを探索する。この
最終限界アドレスは、プログラムを順次昇順アドレスで
ロードさせてあるから、レパートリ領域ＺＡの最高位を
占めているアドレスに相当する。本例の場合には上記最
終限界アドレスは１６進値で８５０Ｃである。同じ機能
ルーチンが一方では、上記最終限界アドレスの直ぐ後の
アドレス、即ちロードすべき新規プログラムの限界値と
しての働きをする１６進アドレス値８５０Ｄを決定し、
他方では第２ステップ中に知らされたメモリボリューム
を考慮して、ロードすべきプログラムの予想最終アドレ
スを計算する。第４ステップ中には中央ユニットが、上
記計算したプログラムの終りのアドレスがアプリケーシ
ョン領域ＺＡの最高アドレスと一致するか、どうかを確
かめる試験を行い、その後所定ルーチンの制御下にて上
記求めたプログラムの始めと終りの限界値をリミットレ
ジスタ２５及び２６にロードさせる。中央ユニットはこ
うしてずっと読出し専用メモリ１２に包含されている機
能ルーチンを実行するから、命令カウンタはプログラマ
ブルメモリ１３に関連するアドレス限界値以上にはなら
ない。従って、ロッキング／アンロッキング信号はアン
ロッキング状態（ＬＯＣ＝０）にあり、リミットレジス
タ２５及び２６のローディング並びに優先順位授与チャ
ネル４１，４２及び３２によるレパートリテーブルの読
取りが可能である。第５ステップ中には機能ルーチンの
制御下にて中央ユニット１０は既に存在するレファレン
スコード列の後に上述したようにして求められたロード
するアプリケーションプログラムに関連する始めと終り
のアドレスの限界値並びにこのプログラムの実行開始の
アドレスを書込むことによってレパートリ領域ＺＲのレ
パートリテーブルを完成する。
【００４９】次の第６動作ステップは本来前記プログラ
ムのローディングに関し、このローディングはリミット
レジスタ２５及び２６に格納した始めと終りのアドレス
値によって固定される限界値内にて行なえるだけであ
る。このようなローディング中にはリミットレジスタ２
５及び２６はロックされず（ＬＯＣ＝０）、これらのレ
ジスタは、それらがロックされた場合と同じようにして
書込み動作のチェックを行なう。それでもローディング
はユーザが変更できない機能ルーチンにより中央ユニッ
ト１０の制御下にて行われるようになっているため機密
保護が維持される。しかし、フリップフロップ５８は接
続線６７を経てＯＲゲート６６に伝送される信号による
プログラムによって作動させることもできる。この場合
にはローディング期間中リミットレジスタをロックさせ
る。知らされたメモリボリュームを超える長さを有する
アプリケーションプログラムの試験的ローディングは、
リミットレジスタ２５及び２６とＡＮＤゲート３０によ
る制御が及ぶために実行されることはない。
【００５０】必要に応じ、プログラムのローディングス
テップの後に、ロードしたデータの検証、登録プログラ
ムの題名の検証、パリティチェック等をすることができ
る。知らされた長さを超える長さのプログラムの試験的
ローディングは容易に検出することができる。その理由
は、ローディング用に与えられる最終データは実際上プ
ログラマブルメモリには格納されないため、この最終デ
ータの検証が試験的に試みられる悪用ローディングが偶
然か、詐欺行為なのかを明らかにする。
【００５１】再び図１を参照して動作の異例を知らせる
追加の装置につき説明する。この装置は２個の入力端子
を有しているＡＮＤゲート６２と、３個の入力端子を有
しているＯＲゲート６３と、インバータ６４とを具えて
いる。
【００５２】インバータ６４の入力端子は検査ゲート３
２の出力信号を受信して、この信号を反転させてからＡ
ＮＤゲート６２の入力端子に供給する。ＯＲゲート６３
の出力端子はＡＮＤゲート６２の他方の入力端子に接続
し、このＯＲゲートはプログラムメモリ１３用の３つの
制御信号Ｒ，Ｗ，Ｅを受信して、これらの制御信号の論
理和を形成する。
【００５３】上記制御信号の１つが要求されると、ＯＲ
ゲート６３の出力信号が高レベルとなる。これと同時に
許可条件が満足されず、ＯＲゲート３２の出力に低レベ
ル信号が発生する場合には、ＡＮＤゲート６２が導通し
て、その出力端子に信号を発生し、この信号は例えば中
断信号（ＩＮＴ＝１）として中央ユニット（１０）に供
給される。
【００５４】従って、このような中断信号を用いると、
動作に異例がある場合、特にプログラムメモリ１３への
アクセスを非権限者が要求してもマイクロ回路の動作が
中断し（これはマスカブル中断ではない）、必要に応じ
ユーザのカード端末にアラームメッセージを発生させる
ことができる。
【００５５】異例の場合に形成される信号ＩＮＴを用い
てマイクロ回路の動作を所望に変更させることができ、
例えばプログラムを無効にしたり、カードの総体的な動
作を無効にしたりすることができる。
【００５６】本発明の興味ある点は読出し専用メモリに
書き込んだ機能テーブルだけを広範囲に試験し、承認し
さえすればよく、又アプリケーションプログラムは様々
なエンティティが彼等個人の責任において創成すること
ができ、この際アプリケーション間に干渉の惧れがない
と云うことにある。
【００５７】本発明によるマイクロ回路はマルチ−アプ
リケーションチップカードに使用する場合に完全なる機
密保護を保つことができる。
【図面の簡単な説明】
【図１】本発明によるマイクロ回路の回路図である。
【図２】マイクロ回路におけるロッキング／アンロッキ
ング信号を供給する部分のブロック図である。
【図３】プログラマブルメモリの特定領域の編成例を示
す図である。
【符号の説明】
１０ 中央マイクロプロセッサユニット １１ ランダムアクセスメモリ １２ 読出し専用メモリ １３ プログラマブルメモリ １４ アドレス指定制御回路 １５ バスシステム １６ 入／出力アクセス手段 ２１ データバス ２２ アドレスバス ２５，２６ リミットレジスタ ２８，２９ 比較器 ３０ ＡＮＤゲート ３２ ＯＲゲート（検査ゲート） ３５，３６，３７，４２，６２ ＡＮＤゲート ４１，６４ インバータ ４３，５１ アドレスデコーダ ５５ 命令カウンタ ５６，５７ デコーダ ６３，６６ ＯＲゲート

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 プロセッサ及び該プロセッサ専用にアク
    セス可能な機能ルーチンを包含している読出し専用メモ
    リを具えているチップカード用マイクロ回路であって、
    該回路が、互いに排他的なレパートリ領域とアプリケー
    ション領域とを有している読取り−書込みメモリも具
    え、前記レパートリ領域が、相対的に独立している複数
    のアプリケーションプログラムの各プログラムに対する
    レファレンスコード並びに前記アプリケーションプログ
    ラムに専用に割当てられる前記アプリケーション領域の
    連続アドレスサブスペースに関連し、ロッカブルレジス
    タ手段もロードさせる上限及び下限アドレス値を包含す
    るテーブルを格納する記憶域を含み、前記回路がさら
    に、前記上限及び下限アドレス値並びに関連するレファ
    レンスコードの制御下で前記関連するサブスペースへの
    メモリアクセスを許可するも、それ以外のメモリアクセ
    スは無効とする制御手段と、前記機能ルーチンの実行に
    よるだけの前記メモリアクセスの無効を一時的に解消し
    て或る特定の前記アプリケーションプログラムに対して
    前記レジスタ手段をアンロックさせることのできる優先
    順位授与チャネルと、前記機能ルーチンの実行により前
    記特定のアプリケーションプログラムをロードさせるロ
    ーディング手段とを具えていることを特徴とするマイク
    ロ回路。
  2. 【請求項２】 マイクロ回路が起動されるときにだけ第
    １状態にセットされ、その後プロセッサに関連する命令
    カウンタが読出し専用メモリのアドレス指定スペース内
    にあるアドレス値を包含するや否や、前記第１状態とは
    反対の第２状態にセットされるフリップフロップを具
    え、該フリップフロップが前記レジスタ手段のロッキン
    グ制御用及び前記優先順位授与チャネル制御用のロッキ
    ング／アンロッキング信号を供給するようにしたことを
    特徴とする請求項１に記載のマイクロ回路。
  3. 【請求項３】 前記フリップフロップをこの目的用に設
    けた機能ルーチンの制御下にてプロセッサにより供給さ
    れる制御信号により第２状態にもセットし得るようにし
    たことを特徴とする請求項２に記載のマイクロ回路。
  4. 【請求項４】 前記アドレス指定制御回路が検査ゲート
    と称されるＯＲゲートを具え、このＯＲゲートの出力が
    前記読取り−書込みメモリ用の読取り及び書込み信号の
    伝送を制御し、且つ前記検査ゲートの第１入力端子が前
    記レジスタ手段の内容に応じて呼出されたアドレスの比
    較結果による信号を受信し、前記優先順位の授与が行わ
    れる他の入力端子が、ロッキング／アンロッキング信号
    とレパートリ領域の単一アドレスを認識するアドレスデ
    コーダの出力信号との論理積から得られる信号を受信す
    るようにしたことを特徴とする請求項１〜３のいずれか
    一項に記載のマイクロ回路。
  5. 【請求項５】 前記読取り−書込みメモリのアドレス指
    定スペース内に前記レパートリ領域及びアプリケーショ
    ン領域とは別のパブリック領域と称する領域も設け、前
    記アドレス指定制御回路に補充アドレスデコーダも設け
    て、このデコーダによりパブリック領域の単一アドレス
    を認識して、前記検査ＯＲゲートの補充入力端子に供給
    される信号を出力するようにしたことを特徴とする請求
    項４に記載のマイクロ回路。
  6. 【請求項６】 追加のＡＮＤゲートの出力端子に異例検
    出信号（ＩＮＴ）を形成し、該ＡＮＤゲートの第１入力
    端子が前記検査ゲートにより供給される信号を受信し、
    前記ＡＮＤゲートの第２入力端子が追加のＯＲゲートの
    出力端子における書込み、読取り及び消去制御信号の論
    理和を受信するようにしたことを特徴とする請求項４又
    は５のいずれか一項に記載のマイクロ回路。
JP29321892A 1991-10-30 1992-10-30 マイクロ回路 Expired - Fee Related JP3396043B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9113409A FR2683357A1 (fr) 1991-10-30 1991-10-30 Microcircuit pour carte a puce a memoire programmable protegee.
FR9113409 1991-10-30

Publications (2)

Publication Number Publication Date
JPH05217035A true JPH05217035A (ja) 1993-08-27
JP3396043B2 JP3396043B2 (ja) 2003-04-14

Family

ID=9418472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29321892A Expired - Fee Related JP3396043B2 (ja) 1991-10-30 1992-10-30 マイクロ回路

Country Status (5)

Country Link
US (1) US5452431A (ja)
EP (1) EP0540095B1 (ja)
JP (1) JP3396043B2 (ja)
DE (1) DE69223920T2 (ja)
FR (1) FR2683357A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001325150A (ja) * 2000-03-10 2001-11-22 Fujitsu Ltd アクセス監視装置及びアクセス監視方法
JP2007141257A (ja) * 2007-01-09 2007-06-07 Sharp Corp Ｉｃカードおよびリーダ・ライタ
JP2007200350A (ja) * 2007-03-27 2007-08-09 Sharp Corp Ｉｃカード
JP4996787B2 (ja) * 1999-01-22 2012-08-08 オラクル・アメリカ・インコーポレイテッド 小面積装置においてコンテキスト障壁を用いたセキュリテイを施す技術

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493665A (en) * 1992-12-21 1996-02-20 Base 10 Systems, Inc. Portable memory device and method of securing the integrity of stored data therein utilizing a starting address and a stored memory cycle number
FR2713803B1 (fr) * 1993-12-07 1996-01-12 Gemplus Card Int Carte à mémoire et procédé de fonctionnement.
DE4341887C2 (de) * 1993-12-08 1996-12-19 Siemens Ag Verfahren zum Verhindern einer unberechtigten Datenänderung bei einer Vorrichtung mit einem nichtflüchtigen Speicher
US5513337A (en) * 1994-05-25 1996-04-30 Intel Corporation System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type
US5727005A (en) * 1994-08-31 1998-03-10 Le; Chinh H. Integrated circuit microprocessor with programmable memory access interface types
WO1996008775A1 (en) * 1994-09-16 1996-03-21 Philips Electronics N.V. Software programmable bus disable system
DE19536206A1 (de) * 1994-09-30 1996-04-04 Samsung Electronics Co Ltd Intelligente Karte
DE19508724C1 (de) * 1995-03-10 1996-10-31 Siemens Ag Chipkarte mit geschütztem Betriebssystem
JPH08272625A (ja) * 1995-03-29 1996-10-18 Toshiba Corp マルチプログラム実行制御装置及び方法
ATE197743T1 (de) 1995-08-04 2000-12-15 Belle Gate Invest B V Datenaustauschlsysteme mit tragbaren datenverarbeitungseinheiten
US6385645B1 (en) * 1995-08-04 2002-05-07 Belle Gate Investments B.V. Data exchange system comprising portable data processing units
DE19536169A1 (de) * 1995-09-29 1997-04-03 Ibm Multifunktionale Chipkarte
JP4312272B2 (ja) * 1995-10-06 2009-08-12 モトローラ・インコーポレイテッド 内部メモリへのアクセスを制限するマイクロコントローラ
FR2740235B1 (fr) * 1995-10-24 1997-12-12 Peugeot Dispositif de controle du fonctionnement d'un systeme electronique embarque a bord d'un vehicule automobile
FR2740576B1 (fr) * 1995-10-26 1998-01-23 Ckd Sa Systeme comprenant un terminal relie par une ligne de transmission a une unite centrale, et terminal pouvant recevoir des programmes teledecharges
FR2743910B1 (fr) * 1996-01-19 1998-02-27 Solaic Sa Procede de mise en oeuvre d'un programme securise dans une carte a microprocesseur et carte a microprocesseur comportant un programme securise
CN1133959C (zh) * 1996-03-11 2004-01-07 卡巴闭锁系统公开股份有限公司 标识媒体,具有标识媒体的设备和初始化标识媒体的方法
DE19612439C2 (de) * 1996-03-28 2001-02-01 Siemens Ag Halbleiterspeichervorrichtung
EP0814407A1 (en) * 1996-06-19 1997-12-29 Motorola, Inc. Method and control circuit for protecting an input of an electronic circuit
US6938165B2 (en) * 1996-09-03 2005-08-30 Hitachi, Ltd. Program writable IC card and method thereof
JPH1079000A (ja) 1996-09-03 1998-03-24 Hitachi Ltd プログラム書き込み可能なｉｃカード
FR2757654B1 (fr) * 1996-12-24 1999-02-05 Sgs Thomson Microelectronics Memoire avec zones protegees en lecture
US5754762A (en) * 1997-01-13 1998-05-19 Kuo; Chih-Cheng Secure multiple application IC card using interrupt instruction issued by operating system or application program to control operation flag that determines the operational mode of bi-modal CPU
US6575372B1 (en) 1997-02-21 2003-06-10 Mondex International Limited Secure multi-application IC card system having selective loading and deleting capability
US6317832B1 (en) 1997-02-21 2001-11-13 Mondex International Limited Secure multiple application card system and process
DE19709975C2 (de) * 1997-03-11 1999-04-22 Siemens Ag Mikrocomputer
US6328217B1 (en) 1997-05-15 2001-12-11 Mondex International Limited Integrated circuit card with application history list
US6488211B1 (en) 1997-05-15 2002-12-03 Mondex International Limited System and method for flexibly loading in IC card
US6220510B1 (en) 1997-05-15 2001-04-24 Mondex International Limited Multi-application IC card with delegation feature
US6230267B1 (en) 1997-05-15 2001-05-08 Mondex International Limited IC card transportation key set
US6385723B1 (en) 1997-05-15 2002-05-07 Mondex International Limited Key transformation unit for an IC card
US6164549A (en) 1997-05-15 2000-12-26 Mondex International Limited IC card with shell feature
CA2294469A1 (en) * 1997-06-23 1998-12-30 Siemens Aktiengesellschaft Chip card for executing non-modifiable system program routines and their associated replacement program routines, and a method for operating the chip card
US5920690A (en) * 1997-08-11 1999-07-06 Motorola, Inc. Method and apparatus for providing access protection in an integrated circuit
AU2069199A (en) * 1998-01-22 1999-08-09 Mondex International Limited Codelets
US6736325B1 (en) 1998-01-22 2004-05-18 Mondex International Limited Codelets
US6357665B1 (en) 1998-01-22 2002-03-19 Mondex International Limited Configuration of IC card
JPH11212774A (ja) * 1998-01-23 1999-08-06 Fujitsu Ltd アプリケーション管理方法、及び、それを用いた情報処理装置
US6742120B1 (en) 1998-02-03 2004-05-25 Mondex International Limited System and method for controlling access to computer code in an IC card
AUPP274098A0 (en) * 1998-04-01 1998-04-30 Chip Application Technologies Limited Data carrying device and systems for use therewith
DE19834515C1 (de) * 1998-07-31 2000-03-16 Deutsche Telekom Ag Elektronische Erkennungsmarke
US6339815B1 (en) * 1998-08-14 2002-01-15 Silicon Storage Technology, Inc. Microcontroller system having allocation circuitry to selectively allocate and/or hide portions of a program memory address space
US6505279B1 (en) 1998-08-14 2003-01-07 Silicon Storage Technology, Inc. Microcontroller system having security circuitry to selectively lock portions of a program memory address space
CN1322430A (zh) 1998-09-29 2001-11-14 太阳微系统公司 在话音上的数据叠加
DE19846673A1 (de) * 1998-10-09 2000-04-20 Siemens Ag Verfahren zur Verbindung von Stackmanipulationsangriffen bei Funktionsaufrufen
FR2785422B1 (fr) * 1998-10-29 2000-12-15 Schlumberger Ind Sa Dispositif et procede pour la securisation d'un circuit integre
FR2786289B1 (fr) * 1998-11-24 2001-10-26 Secap Dispositif et procede de protection contre un acces a une memoire et machine a affranchir les mettant en oeuvre
FR2786901B1 (fr) 1998-12-08 2001-04-27 Schlumberger Systems & Service Dispositif et procede d'initialisation d'un programme applicatif d'une carte a circuit integre
US6633984B2 (en) * 1999-01-22 2003-10-14 Sun Microsystems, Inc. Techniques for permitting access across a context barrier on a small footprint device using an entry point object
US6922835B1 (en) 1999-01-22 2005-07-26 Sun Microsystems, Inc. Techniques for permitting access across a context barrier on a small footprint device using run time environment privileges
US6907608B1 (en) 1999-01-22 2005-06-14 Sun Microsystems, Inc. Techniques for permitting access across a context barrier in a small footprint device using global data structures
CN1278236C (zh) * 1999-06-10 2006-10-04 贝勒加特投资公司 在分离的存储区域中存储数据组的不同版本的装置和更新存储器中数据组的方法
FR2800538B1 (fr) * 1999-10-27 2002-03-15 Sagem Support a microprocesseur pour stocker des donnees incluant un certificat de cle publique et procede de transmission de certificats de cle publique
AU1586500A (en) * 1999-12-06 2001-06-12 Sun Microsystems, Inc. Computer arrangement using non-refreshed dram
KR100693874B1 (ko) 1999-12-07 2007-03-12 선 마이크로시스템즈 인코포레이티드 판독을 제어하는 마이크로프로세서를 포함한 컴퓨터 판독매체 및 이러한 매체와 통신하도록 설정된 컴퓨터
JP4824240B2 (ja) 1999-12-07 2011-11-30 オラクル・アメリカ・インコーポレイテッド 安全な写真担持用識別装置及びこのような識別装置を認証する手段及び方法
EP1113387A3 (en) * 1999-12-31 2001-11-21 SCHLUMBERGER Systèmes Smart card having a non-volatile memory with a novel mapping
US6615324B1 (en) 2000-01-07 2003-09-02 Cygnal Integrated Products, Inc. Embedded microprocessor multi-level security system in flash memory
JP3710671B2 (ja) 2000-03-14 2005-10-26 シャープ株式会社 １チップマイクロコンピュータ及びそれを用いたｉｃカード、並びに１チップマイクロコンピュータのアクセス制御方法
FR2811096A1 (fr) * 2000-06-28 2002-01-04 St Microelectronics Sa Microprocesseur securise comprenant un systeme d'attribution de droits a des librairies
KR100716039B1 (ko) 2000-07-20 2007-05-08 벨 게이트 인베스트먼트 비. 브이. 통신 장치의 방법 및 시스템과 보호된 데이터 전송을 위한장치
ES2180391B1 (es) * 2000-09-25 2003-12-16 Telesincro S A Circuito integrado.
US6700076B2 (en) * 2000-09-28 2004-03-02 Eic Corporation Multi-layer interconnect module and method of interconnection
FR2816731B1 (fr) * 2000-11-14 2003-01-03 Gemplus Card Int Procede de chargement et de personnalisation des informations et programmes charges dans une carte a puce
EP1233382A1 (fr) * 2001-02-20 2002-08-21 Ellypsis Concept S.A. Elément électronique
EP1258807A3 (en) * 2001-05-14 2005-11-02 Matsushita Electric Industrial Co., Ltd. Illegal access monitoring device, ic card, and illegal access monitoring method
NZ531200A (en) * 2001-08-13 2006-03-31 Qualcomm Inc Application level access privilege to a storage area on a computer device
US7290104B2 (en) * 2001-09-19 2007-10-30 Intel Corporation Increasing code separation between applications
US7162743B1 (en) * 2001-10-04 2007-01-09 Hewlett-Packard Development Company, L.P. System and method of limiting access to protected hardware addresses and processor instructions
JP4393733B2 (ja) * 2001-11-27 2010-01-06 大日本印刷株式会社 携帯可能情報記録媒体
FR2833374A1 (fr) * 2001-12-12 2003-06-13 Cp8 Procede et dispositif de controle d'acces dans un systeme embarque
FR2835628A1 (fr) * 2002-02-01 2003-08-08 Schlumberger Systems & Service Gestion de la mise a jour d'informations encodees en memoire
US8010405B1 (en) 2002-07-26 2011-08-30 Visa Usa Inc. Multi-application smart card device software solution for smart cardholder reward selection and redemption
US8015060B2 (en) 2002-09-13 2011-09-06 Visa Usa, Inc. Method and system for managing limited use coupon and coupon prioritization
US8626577B2 (en) 2002-09-13 2014-01-07 Visa U.S.A Network centric loyalty system
US7121456B2 (en) 2002-09-13 2006-10-17 Visa U.S.A. Inc. Method and system for managing token image replacement
US9852437B2 (en) 2002-09-13 2017-12-26 Visa U.S.A. Inc. Opt-in/opt-out in loyalty system
DE10315637A1 (de) * 2003-04-04 2004-10-28 Infineon Technologies Ag Programmgesteuerte Einheit
DE10315638A1 (de) * 2003-04-04 2004-10-28 Infineon Technologies Ag Programmgesteuerte Einheit
DE10315727A1 (de) * 2003-04-04 2004-10-28 Infineon Technologies Ag Programmgesteuerte Einheit
DE10315726A1 (de) * 2003-04-04 2004-11-04 Infineon Technologies Ag Programmgesteuerte Einheit
US7827077B2 (en) 2003-05-02 2010-11-02 Visa U.S.A. Inc. Method and apparatus for management of electronic receipts on portable devices
US8554610B1 (en) 2003-08-29 2013-10-08 Visa U.S.A. Inc. Method and system for providing reward status
US7104446B2 (en) 2003-09-03 2006-09-12 Visa U.S.A., Inc. Method, system and portable consumer device using wildcard values
US7051923B2 (en) 2003-09-12 2006-05-30 Visa U.S.A., Inc. Method and system for providing interactive cardholder rewards image replacement
US8005763B2 (en) 2003-09-30 2011-08-23 Visa U.S.A. Inc. Method and system for providing a distributed adaptive rules based dynamic pricing system
US8407083B2 (en) 2003-09-30 2013-03-26 Visa U.S.A., Inc. Method and system for managing reward reversal after posting
US7653602B2 (en) 2003-11-06 2010-01-26 Visa U.S.A. Inc. Centralized electronic commerce card transactions
CH716409B1 (de) * 2003-11-12 2021-01-29 Legic Identsystems Ag Verfahren zum Einschreiben einer Datenorganisation in Identifikationsmedien und zum Einschreiben und Ausführen von Applikationen in der Datenorganisation.
US20060236026A1 (en) * 2005-04-15 2006-10-19 Jens Hempel Method and system for allocating, accessing and de-allocating storage space of a memory card
DE102005032542A1 (de) * 2005-07-12 2007-01-18 Giesecke & Devrient Gmbh Verwaltung von Applikationen in einem tragbaren Datenträger
WO2010031976A1 (fr) * 2008-09-22 2010-03-25 France Telecom Procède d'allocation de mémoire et procède de gestion de données associe a une application enregistrée dans un module de sécurité associe a un terminal, module de sécurité et terminal associes
FR2938671B1 (fr) * 2008-11-17 2011-06-03 Sagem Defense Securite Equipement avionique securise et procede de securisation associe
DE102009048240A1 (de) * 2009-10-05 2011-04-07 Giesecke & Devrient Gmbh Portabler Datenträger mit Zusatzfunktionalität
US7992781B2 (en) 2009-12-16 2011-08-09 Visa International Service Association Merchant alerts incorporating receipt data
US8429048B2 (en) 2009-12-28 2013-04-23 Visa International Service Association System and method for processing payment transaction receipts
EP2482220A1 (en) * 2011-01-27 2012-08-01 SafeNet, Inc. Multi-enclave token
US10552600B2 (en) * 2016-11-02 2020-02-04 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Securing a media storage device using application authority assignment

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573855A (en) * 1968-12-31 1971-04-06 Texas Instruments Inc Computer memory protection
JPS4930578B1 (ja) * 1970-09-30 1974-08-14
US3971916A (en) * 1974-03-25 1976-07-27 Societe Internationale Methods of data storage and data storage systems
FR2304989A2 (fr) * 1975-03-17 1976-10-15 Innovation Ste Int Procede et dispositif de commande electronique
FR2621409A1 (fr) * 1987-10-02 1989-04-07 Thomson Semiconducteurs Dispositif de protection des zones memoires d'un systeme electronique a microprocesseur
JPH01219982A (ja) * 1988-02-29 1989-09-01 Hitachi Maxell Ltd Ｉｃカード
JP2595314B2 (ja) * 1988-06-30 1997-04-02 三菱電機株式会社 誤書き込み防止機能を備えたｉｃカ―ド
US5276903A (en) * 1988-08-12 1994-01-04 Hatachi Maxell, Ltd. Method for rewriting partial program data in an IC card and apparatus therefor
US5161256A (en) * 1988-08-26 1992-11-03 Kabushiki Kaisha Toshiba Method and system for allocating file area in memory area of ic card
JPH02165290A (ja) * 1988-12-19 1990-06-26 Hitachi Maxell Ltd Ｉｃカード及びその動作方法
JPH02170272A (ja) * 1988-12-23 1990-07-02 Hitachi Maxell Ltd 秘密情報の照合方式
JPH03240127A (ja) * 1990-02-17 1991-10-25 Hitachi Maxell Ltd プログラム制御システム
US5285200A (en) * 1990-11-29 1994-02-08 Kabushiki Kaisha Toshiba Portable electronic device and a method for processing data therefore
FR2673476B1 (fr) * 1991-01-18 1996-04-12 Gemplus Card Int Procede securise de chargement de plusieurs applications dans une carte a memoire a microprocesseur.
US5325496A (en) * 1991-12-24 1994-06-28 Intel Corporation Selectable pointer validation in a computer system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4996787B2 (ja) * 1999-01-22 2012-08-08 オラクル・アメリカ・インコーポレイテッド 小面積装置においてコンテキスト障壁を用いたセキュリテイを施す技術
JP2001325150A (ja) * 2000-03-10 2001-11-22 Fujitsu Ltd アクセス監視装置及びアクセス監視方法
JP2007141257A (ja) * 2007-01-09 2007-06-07 Sharp Corp Ｉｃカードおよびリーダ・ライタ
JP2007200350A (ja) * 2007-03-27 2007-08-09 Sharp Corp Ｉｃカード

Also Published As

Publication number Publication date
EP0540095B1 (fr) 1998-01-07
EP0540095A1 (fr) 1993-05-05
DE69223920T2 (de) 1998-06-18
US5452431A (en) 1995-09-19
DE69223920D1 (de) 1998-02-12
FR2683357A1 (fr) 1993-05-07
JP3396043B2 (ja) 2003-04-14

Similar Documents

Publication Publication Date Title
JPH05217035A (ja) マイクロ回路
EP1150300B1 (en) Semiconductor storage device, control device, and electronic apparatus
JP2755828B2 (ja) 複数のマイクロプロセッサ間でアプリケーション・データおよび手続きを共用するための安全なアプリケーション・カード
US6296191B1 (en) Storing data objects in a smart card memory
US20060047954A1 (en) Data access security implementation using the public key mechanism
WO1999027499A2 (en) Secure memory having anti-wire tapping
JPH11505355A (ja) ポータブルデータ処理ユニットを含むデータ交換システム
JPH09508733A (ja) ポータブルデータ処理ユニットを備えたデータ交換システム
JP2001160002A (ja) データ・アクセス制御のための装置、システム及び方法
JPH07182243A (ja) 保護されたメモリを含む集積回路及びその集積回路を使用した保護されたシステム
JPH05314013A (ja) マイクロコンピュータ用ｐｃカード
JP3234328B2 (ja) 内部プログラムを実行することが可能なマイクロコンピュータ用ｐｃカード
US5740403A (en) Process circuit & system for protecting an integrated circuit against fraudulent use
JP2004005679A (ja) コンピュータシステム、メモリ構造、および、プログラムを実行する方法
KR101160391B1 (ko) 토큰 이용 가능한 컴퓨터 시스템을 평가하는 메카니즘
US6814297B2 (en) Method and arrangement for controlling access to EEPROMs and a corresponding computer software product and a corresponding computer-readable storage medium
WO2005121979A1 (ja) アクセス制御装置及びアクセス制御方法
RU2169951C2 (ru) Полупроводниковое запоминающее устройство
US7806319B2 (en) System and method for protection of data contained in an integrated circuit
JPH0682344B2 (ja) Ｉｃカ−ド
KR100232086B1 (ko) 보안성 메모리 카드
JP2501587B2 (ja) Ｉｃカ−ド
JP2000259801A (ja) 初期化機能付きｉｃカード用メモリ装置
JPH03278150A (ja) マイクロコンピュータ
KR19980027725A (ko) Ic카드를 이용한 컴퓨터시스템의 보안장치 및 방법

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees