JPH02237136A - 半導体装置における中空配線の製造方法 - Google Patents

半導体装置における中空配線の製造方法

Info

Publication number
JPH02237136A
JPH02237136A JP5632789A JP5632789A JPH02237136A JP H02237136 A JPH02237136 A JP H02237136A JP 5632789 A JP5632789 A JP 5632789A JP 5632789 A JP5632789 A JP 5632789A JP H02237136 A JPH02237136 A JP H02237136A
Authority
JP
Japan
Prior art keywords
hollow
wiring
hollow wiring
photoresist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5632789A
Other languages
English (en)
Inventor
Tomotoshi Inoue
井上 智利
Toshiyuki Terada
俊幸 寺田
Kenichi Tomita
健一 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5632789A priority Critical patent/JPH02237136A/ja
Publication of JPH02237136A publication Critical patent/JPH02237136A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、半導体基板上で気体により分離絶縁ざれる
中空配線の製造方法に関し、特に中空配線の下地層の改
良に関する。
(従来の技術) 近年、半導体!!iimは高速化、高性能化が進められ
ている。素子においては、例えばGaAsKの化合物半
導体デバイスにより^速化が図られている。しかしなが
ら、tS1の高速化に大ぎな影響を与える信号の遅延時
間は、索了の特v1だ(ノではなく、素子問を電気的に
接続する配線が右するWfnによっても仲則される。ま
た、回路全体としての″i1M.時間は、素子が高性能
と八り累了自身の遅延時聞が小さくなるにともなって、
配a容吊(こ起囚ずる遅延が支配的となる。したがって
、L. SIの高速化、高性能化を達成するためには、
配線容溌の低減が必要不可欠な課題となる。
イこで、配線容fnを低減する方法としては、従来から
種々の方法が記案されている。その一つの方法が中空配
線である。この中空配線は、接続される他の配線以外に
対して気体又は真空により絶縁分離された配線である。
このような中空配線にあっては、従来のように配線間あ
るレ弓よ配線と電極間に絶縁体が17在しないため、配
線容耐を従来に比べて低減することができる。
次に、この中空配線の代表的製造方法を■程断面図第4
図(a )乃至同図([)を用いて説明ずる。同図に丞
す製造方法は、電解メッキ法によりAuからなる中空配
線を形成したものである。
まー、半導体基板1上に素子の一部となる不純物層(図
示Lず)を形成した後、居間絶R膜となるSiO2膜3
をCVD法により全面に堆積する。
続いて、Si02膜3をエツヂング処理により選択的に
開口し、素子の電145を露出させる。その後、素子の
電極5間を接続リる第1層配線7を形成する(第4図(
a})。
次に、ノ4トレジスト材を全面に塗布した後、フォトリ
ソグラフィの解像度を高めるためのブリベークを110
℃程度の温度で行い、露光、現像づる。これにより、中
空配線により接続しようとする第1層配liA7の上部
領域を間口して、接続孔9をtiスる第1のフ4トレジ
スト11を形成ずる。
この時に、第1のフォトレジス1〜11は、後述する第
1の金属膜13が接続孔9の内部にあっCし被肴するよ
うに、接続孔9がテーパーをもつJ、うに現像除去され
る。その後、第1のフAトレジスト11と下地との密着
性を向上させるとともにレジスト自身の強度を高めるた
めのボストベークを130’C程度の温度で行う。続い
て、後述づる電解メッキの7N極となる第1の金屈膜1
3例えば八〇を蒸着法により500 程度の厚さで比較
的薄く全面に被若1る(第2図(b》)。
次に、第1の金属膜13の上部に、中空配線台形成しよ
うとする領域を開口してメッキ時のマスクとなる第2の
フォトレジスト15を形成ケる。
続いて、後述−4るメッキ処理のメッキ液が、マスクと
なる第2のフォトレジスト15と下地との間に浸透しな
いように、第2のフAトレジス[−15と下地の第1の
金属膜13との密着性を向jさセるために、第2のフォ
トレジスト15に対してボストベイクを行う。この時に
、第2のフォ1・レジストの下層に第1のフオトレジス
1・11が形成されているために、第1のフォトレジス
ト11の130℃のポストベーク温度以下の温良例えば
110℃程1qの湿度でポストベークを行わなければな
らない。その後、第1の金属膜13を電極としてAuの
電解メッキを行い、開口部の第1の金属膜13の−Lに
中空配線17となるAt7を第2のフォトレジスト15
よりも低く形成する(第4図(C ))。
次に、第2のフォトレジスト15を除去する(第2図(
d)》。
次に、メッヤされたALIをマスクとして、露出されて
いる第1の金属膜13を例えばエンストリップ液等のエ
ッヂング液によりエッチングして除去ケる。この時、メ
ッ4〜ざれた八〇の上部もエツブ−ングされるため、メ
ッキざれたAuの厚さを薄くさせないために第1の金属
#313は蒲く形成したほうがよい(第4図(e)》。
最後に、第1のフォトレジスト11を除去して、中空配
輸17を形成1る(第4図(『)》。
このようにして、中空配線が電解メッ4−によって形成
される。
(発明が解決しようとする課題) 上記した製造方法において、第4図(c)i.二示す第
2の7ォトレジスト15を形成Jる際に、下地との密着
性を高めるために露光前にプリベータを行っている。こ
の時、下層の第1のフAトレジスト11は130℃程度
の潟度でべ−4−ングを行っているため、この温度より
も低い例えば110℃程度の温度でプリベータを行って
いた。
しかしながら、このような温度でプリベータを行った場
合にあつ′Cも、下層の第1のフォ1・レジスト11に
彰胃を与えることがある。例えば第5図に示寸ように、
第2のフォトレジスト15をプリベークした際に、第1
のフォトレジスト11からガスが発生し、第1のフォト
レジス1・11と第1の金属113との間に気泡19が
生じてしまう。
このため、、第1の金属膜13が変形して、第1の金属
膜13上に形成される中空配線17を所望の形状するこ
とができな《なるとい・う不I合を招いていた。さらに
、このことは、多層中空配線構造を困難にしていた。
また、第4図(d )に示した第1の金属膜13を除去
りる際に、第1の金属膜13の八〇をエツブングするエ
ッチング液は、その主成分がシアン化カリウム(KCN
)であるため、第6図に示すように、第1のフォトレジ
スト11に4傷を与えて変形を111いていた。このた
め、第1のフAトレジスト11]一に形成された中空配
線17も疫形し、十述したと同様の不具合を招していた
このような不具合は、中空となる領域に耐エツヂング竹
,耐^温性に弱い有機物質のレジスト材を用いていたた
めであり、メッキ法以外での中空配線の形成方法におい
ても同様である。
そこで、この発明は、上記に鑑みてなされたしのであり
、その目的とケるところ番よ、中空配線を所望の形状に
形成することを可能とし、多層中空配線を可能とする半
導体Hiflにおける中空配線の製造方法を提供するこ
とにある。
[R明の構成J (課題を解決qるための手段) 1記目的を達成りるために、この発明は、半導体基板上
に層間膜を介して配線を形成16J程と、前記層間膜を
選択的に除去することにより前記配線からなる中空配線
を形成する工程とを具備サる竿導体装欝にお1ノる中空
配線の製造方沫において、前記層間膜をIYj記中空配
線に対して選択的に除去可能な導電性材料で形成{る事
を要旨とり−る。
(作用) 」一記工程にあって、この発明は、中空配線の下地層を
導電性材料として、中空配線を形成する際に安定した下
地層とし、この下地層を中空配線に対して選択的除去可
能としている。
(実施例) 以下、図面を用いてこの発明の実施例を説明する。
第1図(a )乃至同図(U )はこの発明の第1の実
施例に係る半導体装置における中空配線の製造方法の工
程を示寸断面図である。この第1の実施例は、後に中空
となるBク間膜にANを使用し、電解メッキによりAI
Jの中空配線を多層形成したちのである。以下にその製
造方法を示す。
まず、半導体基板1Fに素子の電極5聞を接続ζるTi
 /Pt /Auからなる第1P#lk!線7を、前述
した第4図(a >に示したようにして形成する(第1
図(a)》。
次に、第1のAu21をバイアススバツタ法を用いて表
面が平坦となるように厚さ1.5μ易程瓜に全面に堆積
する。堆積方法はバイアススバツタ法に限らないが、j
ffv4される第1のA愛21は、その表面が復述づ゜
る中空配線の下面となるので、第1のAM21を平坦に
堆積づるようにする。また、Ht. fIiする第1の
Al21の厚さは、中空配線のnさに対応して設定する
ようにすればよい(第1図〈b)》。
次に、墳梢した第1のΔ髪21の上に中空配線の柱とな
る領域(接続孔)を開口した第1のフォトレジスト23
をリングラフイー技術を用いて形成りる。続いて、第1
のフォトレジスト23をマスクとして、例えばCl2系
のガスを用いたRiE法により第1の八121をエッチ
ング除去する。
これにより、開口した第1のフ茸トレジスト23の下部
の第1配線層7を露出させる(第1図(C ))。
次に、全面の第1のフォトレジスト23をすべて除去し
た擾、中空配線となる12fl配線を形成する領域を開
口した第2のフォトレジスト24を第1のAi21の上
部に形成する。この第2のフォトレジスト24は、次■
程における電解メッキ時のマスクとなるため、メッキ液
が第2の7ォトレジスト24と下地のAi21との接合
面に浸透しないようにする必聾がある。このため、第2
のフォトレジスト24に対して下地との密着性を高める
ボストベークを行う。この時に、第2のフAトレジスト
24の下地として熱に対して弱い層がないため、ボスト
ベークを十分な温度100℃〜150℃V1度にまで上
げることが可能となる。この実施例にあっては、レジス
トパターンが変形しない程度の温度と゜して130℃程
度の温度でボストベークを行った。
イの後、fG極をAM21どしメッキ液を用いて電解メ
ッキによりAuを〜ざ1.2μ爾程瓜にメッキリる。こ
れにより、中空配線となるAuの第2層配線25を形成
する。この時に、膜厚1.5μIIt)の厚いAll2
1を雷搏としているため、電極の抵抗が従来の薄い八〇
電極に比べてかなり低くなる。これにより、例えば3イ
ンチウIハーの極周辺部から電流を供給した場合であ−
》でも、非常に均一性の優れた△Uメッキが可能となる
。なJゴ、メッキされる八〇の膜厚は第2のノオトレジ
スト24の膜厚以下に設定される《第1図(d)》次に
、第2フォトレジスト24を除去する。これにより、下
層には有機物質のフォトレジスト材がなくなるため、こ
れまでの1程を行なっても損傷を受ける層はなくなる。
したかっ−C1上記した工程を繰り返し行うことにより
、多層の中空配線を容易に形成することが可能となる。
そこで、中空配線を多層化する場合には、第2のフォト
レジス1−25を除去した後に、第2のA斐27を全面
に堆積ヂる。続いで、第2層配線25に接続するだめの
18続孔を開口した第3のノAt・レジスト29を形成
し、この第3のフォ1・レジスト29を、マスクとして
第2のAu27を第2層配線25が露出1るまでエッチ
ングして除六1る(第1図(C))。
次に、第ζ3の7ォトレジス1・29を除去した{9、
第1図(d )に示したと同様にして、第4のフォ1・
レジスト31を形成し、電解メッキにより中空配線とな
るALIの第3WQ配線33を形成υる(第1図(『》
)。
次に、第4のフォトレジスト31を除去リる。
その後、第1のA愛21と第2のΔ愛27を混酎(リン
酸+フッ化アン[ニウム)により中空配線のALIに対
して選択的にエッヂング除去する。このようにして、第
2層配線25及び第3層配線33からなる多層の中空配
線が形成される(弟1図(g)》。なお、中空配線をさ
らに多層化りる場合には、前工程(第1図(r))にひ
き続いて、第1図(e)〜同図(『)に示した工程を繰
り返し行うようにすればよい。
このように、Auの中空配線の下地に、レジスト材に比
べて耐エツヂーング竹、耐高温性、導電性に両れ、AL
Jに対して選択的除去が可能なAnの金屈を用いたのぐ
、メッ4一時の冫スクとなるフォトレジストを十分なW
/uでベーキングすることが可能となる。また、このよ
うなベーキングを行ったり、不要なフォトレジストをエ
ッチング除去した場合にあっても、下地の形状が変形す
ることはなくなるので、中空配線を所望の形状に確実か
つ再現性よく形成寸るこどが可能となる。ざらに、下地
のAIlは安定しているめ、高温でのベーキング、電解
メッキ、エッチング除去等の工程を繰り返し行った場合
でも、下地のANにダメージを与えることなはなくなる
。このため、上述した工程を繰り返しtiうことにより
、多層の中空配線を容易に形成ずることが可能となる。
また、中空配線の下地どなるAnを電解メッキの電極と
することが可能となる。これにより、メッキ時の電極を
新たに設(ブる必要はな< ’cgる。さらに、中空配
線の柱となる接続孔の開口面槓が狭くとも、Auを接続
孔内部にまで確実にメッ4iJることができるようにな
る。
次に、この発明の第2の実施例について第2図(a )
乃芋同図(C)を用いて説明覆る。第2図は第2の実施
例の■程を示1J断面図である。同図に示づ実施例は、
メッキを用いずに中空配線を形成するようにしたもので
ある。
まず、前述した第1の実施例の第1図(a )乃至同図
(C )に示したと同様の]−稈の後に、第1のフAト
レジス1・35を仝而にQ布りる.,続いて、この第1
の74トレジスト35を150℃の^;扁度でブリベー
クリる。ひさ続いC,S; O模37を抵抗加熱悉石払
により2 0 0 0  程度のHさに全面に堆積形成
する。その後、中空配線を形成しようとずる領域が開口
された第2のフォトレジスト39を、SIO躾37の上
部に形成する(第2図(a)》。
次に、SiOFJ37を第2のフォトレジス1〜39を
マスクとして、CF4ガス用いた+1 r E法により
1ツチング除去する。続いて、エツヂング除去して間[
I LたSiO膜37を冫スクとして、02ガスを用い
/,:RIE冫人により第1のフォトレジスト<3 J
を1ツチング除去づる。この時、第2のフAトレジスt
− 3 9 iiすべで除去される。このJツヂング処
理においで1マスクとなるSiOG37が開口端部で第
1のフォトレジスト35に対してオーバーハングとなる
ように、IIIE法でのエッチング条件を設定7−る。
これにより、第1のフォトレジスト35はサイド.〕ツ
ヂングされた状態となる。イして、Δu41を全面に蒸
もして堆積サる(第2図(b))。
次に、SiO膜37の下部の第1のフォトレジスト35
を、例えばアヒント等の右■溶剤により除去する。これ
により、中空配線に対して不要なA uを下層の第1の
7ォトレジスト35とともに除去リ−る。その後、第1
の△髪21を混酸を用いて除去して、AUからなる中空
配線41が形成される。この時に、第1のAu21と下
地のSiO2膜3との選択除去比が非常に大ぎくとれる
ため、SiO2膜3への彰費を極めて少なくして、第1
のΔ琵21の除去を行うことがでぎる(第2図(C))
。なJj ,中空配線を多府化する場合には、第2図<
b>に示した工程の後に第2図(a )及び同図(b 
)に示した−T: Iを繰り返し行うようにすればよい
このように、電解メッキを用いなくとも、中空配線は、
第1の実施例と同様な効果を得て形成でることができる
なお、この発明は.[記実施例に限定されることはない
。例えば中空配線と下地との組合せは八〇とAnに限る
ことは4【ク、中空配線がP【やT1/Pt /Au等
のAL+を含む金属化合物で、下地が少なくともANを
含む金属化合物であ・)−Cもよい。すなわち、中空配
線と下地との聞で選択的除六が可能で、レジスト材に比
べて導電性、耐エッチング性、耐^潟性に優れた物質の
組合せであればよい。
また、前述した第1の実施例で示した工程において、電
解メッキを2つの工程に分けて、以下(示すような工程
としてもよい。
まず、第1図(C )に示した工程にあって、第2の中
空配線の柱となる接続孔を第1のAIL21に開口形成
した後に、ΔUの電解メッキを行う。
これにより、接続孔を第1のAM21と同じ^さによで
Au43を埋込む(第3図(a)).次に、M1のフォ
トレジスト23をすべて除去した後、中空配線となる領
域を開口した第2のフJ+−レジスト45を形成する。
続いて、この第2のフォトレジスト45をマスクとして
、八〇の電解メッキを行い、第2のフォトレジスト45
の開[」部に△1147をメッキする(第3図(b))
このような手法は、メッキ時のマスクとなるレジストパ
ターンを同一面上に精度良く何回でも形成可能な特微を
活用したちのぐある。これに対して、従来にあっては、
下層のレジストにダメージを与えることなく、レジスト
パターンを形成することは困難であった。
次に、第1のAM21を混酎により除去して、中空配m
49が形成される(第3図(C))。
このような工程にあっては、中空配線にお番ブる柱の、
E部の表面形状を平坦にすることができる。
すなわち、第1及び第2の実施例にあって、中空配線の
Allを形成する際に、接続孔の底面と下地となるAN
の上面とに高さの差が生じるため、AUをメッキした場
合には接続孔の上部のAuの表面にくぼみが生じてしま
うのに対しで、』,記したTf5!にあっては、中空配
線の△Uの形成を2つの工程に分けたのて・、上述した
ようなことはなくなる。
したがって、このような工程にあって、多層中空配線を
形成する場合には、より平坦な面.J:にdiいて工程
を繰り返し行うことが可能となる。
[発明の効果1 以上説明したように、この発明は、中空配線の下地層を
中空配線に対して選択除去可能な導電f1月料としてい
るので、中空配線の形成時に下地を安定させることがで
きる。これにより、中空配線を所望の形状に形成するこ
とが可能になるとともに,中空配線を容易に多pi化M
ることが可能となる。
【図面の簡単な説明】
第1図はこの発明の第1の実論例に係る了埼休装δにお
ける中空配線の製造方法を示リエ1fj断面図、第2図
はこの発明の第2の実施例に係る半導体装?1における
中空配線の製造方法を承り工程断面図、第3図はこの発
明の他の実施例を示す工程断面図、第4図乃至第6図は
従来の中空配線の製造方法を示J工程断面図である。 1・・・半導体ヰ仮 21・・・第1のA更 27・・・第2のA髪

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に層間膜を介して配線を形成する工
    程と、 前記層間膜を選択的に除去することにより前記配線から
    なる中空配線を形成する工程と を具備する半導体装置における中空配線の製造方法にお
    いて、 前記層間膜を前記中空配線に対して選択的に除去可能な
    導電性材料で形成する事を特徴とする半導体装置におけ
    る中空配線の製造方法。
  2. (2)中空配線は前記層間膜を電極とする電解メッキに
    よつて形成することを特徴とする請求項1記載の半導体
    装置における中空配線の製造方法。
JP5632789A 1989-03-10 1989-03-10 半導体装置における中空配線の製造方法 Pending JPH02237136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5632789A JPH02237136A (ja) 1989-03-10 1989-03-10 半導体装置における中空配線の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5632789A JPH02237136A (ja) 1989-03-10 1989-03-10 半導体装置における中空配線の製造方法

Publications (1)

Publication Number Publication Date
JPH02237136A true JPH02237136A (ja) 1990-09-19

Family

ID=13024089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5632789A Pending JPH02237136A (ja) 1989-03-10 1989-03-10 半導体装置における中空配線の製造方法

Country Status (1)

Country Link
JP (1) JPH02237136A (ja)

Similar Documents

Publication Publication Date Title
JP3630777B2 (ja) マルチチップ・モジュールの製造方法
JPS5819129B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
JPH02237136A (ja) 半導体装置における中空配線の製造方法
JPH02253628A (ja) 半導体装置の製造方法
JP2514744B2 (ja) 半導体装置の製造方法
JP2748530B2 (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPS59205735A (ja) 半導体装置の製造方法
JPS6336548A (ja) 半導体装置及びその製造方法
JPH02277242A (ja) 半導体装置の製造方法
JP2644079B2 (ja) 半導体集積回路
JPH04303943A (ja) 半導体装置の製造方法
JPH0312933A (ja) 半導体装置の製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
JP2734675B2 (ja) 半導体装置の製造方法
JPH07130568A (ja) 薄膜コイルの製造方法
JPH05243217A (ja) 半導体装置の製造方法
JP2914043B2 (ja) 半導体装置の製造方法
JPH0587973B2 (ja)
JPH0684908A (ja) 半導体装置およびその製造方法
JPS5867043A (ja) 半導体装置の装造方法
JP2699498B2 (ja) 半導体装置の製造方法
JPH05152251A (ja) めつき配線の製造方法
JPH04150034A (ja) 半導体装置の製造方法
JPS59121954A (ja) 半導体装置の製造方法