JPH02235335A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02235335A JPH02235335A JP5673989A JP5673989A JPH02235335A JP H02235335 A JPH02235335 A JP H02235335A JP 5673989 A JP5673989 A JP 5673989A JP 5673989 A JP5673989 A JP 5673989A JP H02235335 A JPH02235335 A JP H02235335A
- Authority
- JP
- Japan
- Prior art keywords
- film
- crsio
- semiconductor substrate
- opening window
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 229910019974 CrSi Inorganic materials 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 5
- ASAMIKIYIFIKFS-UHFFFAOYSA-N chromium;oxosilicon Chemical compound [Cr].[Si]=O ASAMIKIYIFIKFS-UHFFFAOYSA-N 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 22
- 239000010408 film Substances 0.000 description 96
- 239000007789 gas Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
薄膜抵抗体を有する半導体装置の製造方法の改良に関し
、 ＣｒＳｉ Ｏの窒化物を安全且つ確実に除去することが
可能な工程を含む半導体装置の製造方法の提供を目的と
し、 半導体基板の表面に、第１の絶縁膜を介して設けた、ク
ロム・シリコン・オキサイド膜（ＣｒＳｉ Ｏ膜）を、
該ＣｒＳｉ Ｏ膜の表面に被覆した第２の絶縁膜と同時
にパターニングする工程と、前記ＣｒＳｉＯ膜上の前記
第２の絶縁膜を選択的に除去して電極取り出し用の開口
窓を形成する工程と、該開口窓の窓開けに用いたレジス
ト膜及び前記開口窓内の前記ＣｒＳｉ Ｏ膜の表面に生
成したＣｒＳｉ Ｏの窒化物を、マイクロ波発生装置に
より発生させた反応性ガスラジカルにより同時に除去す
る工程とが含まれてなるよう構成．する。
、 ＣｒＳｉ Ｏの窒化物を安全且つ確実に除去することが
可能な工程を含む半導体装置の製造方法の提供を目的と
し、 半導体基板の表面に、第１の絶縁膜を介して設けた、ク
ロム・シリコン・オキサイド膜（ＣｒＳｉ Ｏ膜）を、
該ＣｒＳｉ Ｏ膜の表面に被覆した第２の絶縁膜と同時
にパターニングする工程と、前記ＣｒＳｉＯ膜上の前記
第２の絶縁膜を選択的に除去して電極取り出し用の開口
窓を形成する工程と、該開口窓の窓開けに用いたレジス
ト膜及び前記開口窓内の前記ＣｒＳｉ Ｏ膜の表面に生
成したＣｒＳｉ Ｏの窒化物を、マイクロ波発生装置に
より発生させた反応性ガスラジカルにより同時に除去す
る工程とが含まれてなるよう構成．する。
本発明は、薄膜抵抗体を有する半導体装置の製造方法の
改良に関するものである。
改良に関するものである。
近年の半導体装置の薄膜抵抗体としては高抵抗で、かつ
温度変化に対する抵抗値の変動が小さい温度特性が要求
されている。
温度変化に対する抵抗値の変動が小さい温度特性が要求
されている。
このため、薄膜抵抗体として用いることが可能な材料が
限定され、現状ではクロム・シリコン・オキサイド膜（
以下、ＣｒＳｉＯ膜と略称する。）が最適とされている
。
限定され、現状ではクロム・シリコン・オキサイド膜（
以下、ＣｒＳｉＯ膜と略称する。）が最適とされている
。
このＣｒＳｉＯ膜は窒素或いは酸素雰囲気中でア二一ル
すると、ＣｒＳｉＯ膜の表面に、ＣｒＳｉ Ｏの窒化物
（以下、ＣｒＳｉ Ｏ Ｎと略称する。）が形成され、
このＣｒＳｉ Ｏ Ｎをエッチングにより完全に除去す
ることが困難なため、配線電極と薄膜抵抗体とのコンタ
クトに悪影響を及ぼしている。
すると、ＣｒＳｉＯ膜の表面に、ＣｒＳｉ Ｏの窒化物
（以下、ＣｒＳｉ Ｏ Ｎと略称する。）が形成され、
このＣｒＳｉ Ｏ Ｎをエッチングにより完全に除去す
ることが困難なため、配線電極と薄膜抵抗体とのコンタ
クトに悪影響を及ぼしている。
このＣｒＳｉ Ｏ膜の表面のＣｒＳｉ Ｏ Ｎは高周波
電源を用いて電極間に高周波電圧を印加して行うＲＦエ
ソチングにより除去することが可能であるがこのＲＦエ
ッチングは半導体基板に与えるダメージが大きい。
電源を用いて電極間に高周波電圧を印加して行うＲＦエ
ソチングにより除去することが可能であるがこのＲＦエ
ッチングは半導体基板に与えるダメージが大きい。
以上のような状況から半導体基板にダメージを与えない
でＣｒＳｉＯ膜の表面に形成されたＣｒＳｉ Ｏ Ｎを
完全に除去することが可能な半導体装置の製造方法が要
望されている。
でＣｒＳｉＯ膜の表面に形成されたＣｒＳｉ Ｏ Ｎを
完全に除去することが可能な半導体装置の製造方法が要
望されている。
従来の半導体装置の製造方法を第３図により工程順に説
明する。
明する。
まず、半導体基板２ｌの表面に膜厚４ ， ０００人の
シリコン酸化膜２２を形成し、第３図《旬に示すように
フォトリソグラフィー技術により、電極取り出し用の開
口窓２２ａを形成する。
シリコン酸化膜２２を形成し、第３図《旬に示すように
フォトリソグラフィー技術により、電極取り出し用の開
口窓２２ａを形成する。
つぎに、第３図（ｂ）に示すように、このシリコン酸化
膜２２の表面及び開口窓２２ａ内の半導体基板２ｌの表
面に、膜厚２００人のＣｒＳｉＯ膜２３をスパッタ法に
より形成し、このＣｒＳｉＯ膜２３の表面に層間絶縁膜
として膜厚２．０００人のＰＳＧ膜２４をＣＶＤ法によ
り形成する。
膜２２の表面及び開口窓２２ａ内の半導体基板２ｌの表
面に、膜厚２００人のＣｒＳｉＯ膜２３をスパッタ法に
より形成し、このＣｒＳｉＯ膜２３の表面に層間絶縁膜
として膜厚２．０００人のＰＳＧ膜２４をＣＶＤ法によ
り形成する。
このＣＶＤ法によりＰＳＧ膜２４を形成する場合におい
ては、ＣＶＤ装置の炉芯管に成長ガスを導入する前に炉
内を還元雰囲気にするために窒素ガスを導入しており、
半導体基板２１がこの窒素雰囲気中で高温に加熱される
と、ＣｒＳｉＯ膜２３の表面にＣｒＳｉ Ｏ Ｎ膜２３
ａが形成される。
ては、ＣＶＤ装置の炉芯管に成長ガスを導入する前に炉
内を還元雰囲気にするために窒素ガスを導入しており、
半導体基板２１がこの窒素雰囲気中で高温に加熱される
と、ＣｒＳｉＯ膜２３の表面にＣｒＳｉ Ｏ Ｎ膜２３
ａが形成される。
ついで、第３図（Ｃｌに示すように、ＣｒＳｉ Ｏ膜２
３を除去すべき部分のＰＳＧ膜２４． ＣｒＳｉ Ｏ
Ｎ膜２３ａ及びＣｒＳｉＯ膜２３をフォトリソグラフィ
ー技術を用いてバターニングし、ＰＳＧ膜２４を除去し
、弗酸を用いるエソチングによりＣｒＳｉ Ｏ Ｎ膜２
３ａ及びＣｒＳｉＯ膜２３を除去する。
３を除去すべき部分のＰＳＧ膜２４． ＣｒＳｉ Ｏ
Ｎ膜２３ａ及びＣｒＳｉＯ膜２３をフォトリソグラフィ
ー技術を用いてバターニングし、ＰＳＧ膜２４を除去し
、弗酸を用いるエソチングによりＣｒＳｉ Ｏ Ｎ膜２
３ａ及びＣｒＳｉＯ膜２３を除去する。
更に、第３図（ｄ）に示すように、ＣｒＳｉＯ膜２３の
表面に形成したＰＳＧ膜２４の表面，シリコン酸化膜２
２の表面及び開口窓２２ａ内にレジスト膜２５を形成す
る。
表面に形成したＰＳＧ膜２４の表面，シリコン酸化膜２
２の表面及び開口窓２２ａ内にレジスト膜２５を形成す
る。
その後、第３図（ａｌに示すように、フォトリソグラフ
ィー技術を用いてＰＳＧ膜２４の開口窓２４ａを形成す
る部分のレジスト膜２５をパターニングして窓開けし、
レジスト膜２５をマスクとしてＰＳＧ膜２４をエッチン
グして開口窓２４ａを形成する。
ィー技術を用いてＰＳＧ膜２４の開口窓２４ａを形成す
る部分のレジスト膜２５をパターニングして窓開けし、
レジスト膜２５をマスクとしてＰＳＧ膜２４をエッチン
グして開口窓２４ａを形成する。
ついで第３図（ｆｌに示すように、レジスト膜２５を除
去し、この開口窓２４ａ内のＣｒＳｉＯ膜２３の表面に
！；！：ＣｒＳｉＯＮ膜２３ａが形成されているので弗
酸によりエッチングを行う。
去し、この開口窓２４ａ内のＣｒＳｉＯ膜２３の表面に
！；！：ＣｒＳｉＯＮ膜２３ａが形成されているので弗
酸によりエッチングを行う。
最後に、第３図（幻に示すように開口窓２２ａ及び開口
窓２４ａにアルミニウムからなる電極２６を形成する． 上記の第３図（ｂ）において、ＰＳＧ膜２４を形成する
際にＣｒＳｉＯ膜２３の表面に形成されるＣｒＳｉ Ｏ
Ｎ膜２３ａは難溶性物質のため、弗酸を用いるエッチ
ングによっても完全に除去出来ず、第３図（ｆ）に示す
ようにＣｒＳｉＯ膜２３の表面に部分的に残っているか
らＣｒＳｉＯ膜２３と電極２６のコンタクト不良が発生
している． このＣｒＳｉ Ｏ Ｎ ｌｌ２３ａは高周波電圧の印加
によりプラズマを発生させて行うＲＦエッチングを用い
れば完全に除去することが可能であるが、この場合には
半導体基板２１を片方の電極として高電圧を印加してエ
ッチングするために、半導体基板２１にダメージを与え
るので用いることができない。
窓２４ａにアルミニウムからなる電極２６を形成する． 上記の第３図（ｂ）において、ＰＳＧ膜２４を形成する
際にＣｒＳｉＯ膜２３の表面に形成されるＣｒＳｉ Ｏ
Ｎ膜２３ａは難溶性物質のため、弗酸を用いるエッチ
ングによっても完全に除去出来ず、第３図（ｆ）に示す
ようにＣｒＳｉＯ膜２３の表面に部分的に残っているか
らＣｒＳｉＯ膜２３と電極２６のコンタクト不良が発生
している． このＣｒＳｉ Ｏ Ｎ ｌｌ２３ａは高周波電圧の印加
によりプラズマを発生させて行うＲＦエッチングを用い
れば完全に除去することが可能であるが、この場合には
半導体基板２１を片方の電極として高電圧を印加してエ
ッチングするために、半導体基板２１にダメージを与え
るので用いることができない。
以上説明の従来の半導体装置の製造方法においては、薄
膜抵抗体として形成したＣｒＳｉＯ膜の表面に、ＰＳＧ
膜を形成する工程において窒素によりＣｒＳｉ Ｏ Ｎ
膜が生成され、このＣｒＳｉ Ｏ Ｎ膜を除去するのに
最適な方法がないという問題点があった。
膜抵抗体として形成したＣｒＳｉＯ膜の表面に、ＰＳＧ
膜を形成する工程において窒素によりＣｒＳｉ Ｏ Ｎ
膜が生成され、このＣｒＳｉ Ｏ Ｎ膜を除去するのに
最適な方法がないという問題点があった。
本発明は以上のような状況から、ＣｒＳｉＯＮ膜を安全
且つ確実に除去することが可能な工程を含む半導体装置
の製造方法の提供を目的としたものである。
且つ確実に除去することが可能な工程を含む半導体装置
の製造方法の提供を目的としたものである。
本発明の半導体装置の製造方法は、半導体基板の表面に
、第１の絶縁膜を介して設けた、ＣｒＳｉ Ｏ膜を、こ
のＣｒＳｉＯ膜の表面に被覆した第２の絶縁膜と同時に
パターニングする工程と、このＣｒＳｉ Ｏ膜上のこの
第２の絶縁膜を選択的に除去して電極取り出し用の開口
窓を形成する工程と、この開口窓の窓開けに用いたレジ
スト膜及び開口窓内のＣｒＳｉＯ膜の表面に生成したＣ
ｒＳｉＯの窒化物を、マイクロ波発生装置により発生さ
せた反応性ガスラジカルにより同時に除去する工程とが
含まれてなるよう構成する。
、第１の絶縁膜を介して設けた、ＣｒＳｉ Ｏ膜を、こ
のＣｒＳｉＯ膜の表面に被覆した第２の絶縁膜と同時に
パターニングする工程と、このＣｒＳｉ Ｏ膜上のこの
第２の絶縁膜を選択的に除去して電極取り出し用の開口
窓を形成する工程と、この開口窓の窓開けに用いたレジ
スト膜及び開口窓内のＣｒＳｉＯ膜の表面に生成したＣ
ｒＳｉＯの窒化物を、マイクロ波発生装置により発生さ
せた反応性ガスラジカルにより同時に除去する工程とが
含まれてなるよう構成する。
即ち本発明においては高抵抗でかつ温度変化に対する抵
抗値の変動が小さい薄膜抵抗体の形成において、薄膜抵
抗体として用いるＣｒＳｉＯ膜の表面にＰＳＧ膜を形成
する場合に形成されるＣｒＳｉ Ｏ Ｎ膜の除去を、上
記ＰＳＧ膜の開口窓開けに用いたレジスト膜マスクと同
時に反応性ガスラジカルにより除去できるので、半導体
基板にダメージを与えることな（ 、ＣｒＳｔ Ｏ Ｎ
膜を完全に除去することが可能となり、ＣｒＳｉＯ膜と
電極との良好なコンタクトを得ることが可能となる。
抗値の変動が小さい薄膜抵抗体の形成において、薄膜抵
抗体として用いるＣｒＳｉＯ膜の表面にＰＳＧ膜を形成
する場合に形成されるＣｒＳｉ Ｏ Ｎ膜の除去を、上
記ＰＳＧ膜の開口窓開けに用いたレジスト膜マスクと同
時に反応性ガスラジカルにより除去できるので、半導体
基板にダメージを与えることな（ 、ＣｒＳｔ Ｏ Ｎ
膜を完全に除去することが可能となり、ＣｒＳｉＯ膜と
電極との良好なコンタクトを得ることが可能となる。
以下第１図〜第２図について本発明の一実施例を工程順
に説明する。
に説明する。
まず第１図（ａ）に示すように、半導体基板１の表面に
形成したシリコン酸化膜２をパターニングして開口窓２
ａを形成し、つぎに第１図（′ｂ）に示すように、この
シリコン酸化膜２の全面にＣｒＳｉ Ｏ膜３とＰＳＧ膜
４とを積層して堆積する。そうすると、このＰＳＧ膜４
をＣＶＤ法により形成する工程においてＣｒＳｉ Ｏ膜
３の表面にＣｒＳｉＯＮ膜３ａが形成される。
形成したシリコン酸化膜２をパターニングして開口窓２
ａを形成し、つぎに第１図（′ｂ）に示すように、この
シリコン酸化膜２の全面にＣｒＳｉ Ｏ膜３とＰＳＧ膜
４とを積層して堆積する。そうすると、このＰＳＧ膜４
をＣＶＤ法により形成する工程においてＣｒＳｉ Ｏ膜
３の表面にＣｒＳｉＯＮ膜３ａが形成される。
ツイで、第１図（Ｃ）に示すようにこのＣｒＳｉ Ｏ
［％ ３を除去すべき部所のこのＰＳＧ膜４とＣｒＳｉ
Ｏ膜３とを除去し、第１図（ｄｌに示すように、ＣｒＳ
ｉＯ膜３の表面のＰＳＧ膜４の表面及びシリコン酸化膜
２の表面にレジスト膜５を形成し、第１図（８１に示す
ように、このレジスト膜５をフォトリソグラフィー技術
によりパターニングしてマスクを形成し、このレジスト
膜５をマスクとしてＰＳＧｌｌｌ４に開口窓４ａを形成
する。これまでの工程は従来の技術と同様に行う． この開口窓４ａ内のＣｒＳｉＯ膜３の表面にＰＳＧ膜４
を形成する際にＣｒＳｉ Ｏ Ｎ膜３ａが形成されてい
るので、次の第２図により詳しく説明するマイクロ波を
用いて反応性ガスラジカル１２を発生する装置を使用し
て、反応性ガスラジカル１２により半導体基板１にダメ
ージを与えることなく、このＣｒＳｉＯＮ膜３ａをレジ
スト膜５と同時に第１図（ｆｌに示すように同時に除去
する。
［％ ３を除去すべき部所のこのＰＳＧ膜４とＣｒＳｉ
Ｏ膜３とを除去し、第１図（ｄｌに示すように、ＣｒＳ
ｉＯ膜３の表面のＰＳＧ膜４の表面及びシリコン酸化膜
２の表面にレジスト膜５を形成し、第１図（８１に示す
ように、このレジスト膜５をフォトリソグラフィー技術
によりパターニングしてマスクを形成し、このレジスト
膜５をマスクとしてＰＳＧｌｌｌ４に開口窓４ａを形成
する。これまでの工程は従来の技術と同様に行う． この開口窓４ａ内のＣｒＳｉＯ膜３の表面にＰＳＧ膜４
を形成する際にＣｒＳｉ Ｏ Ｎ膜３ａが形成されてい
るので、次の第２図により詳しく説明するマイクロ波を
用いて反応性ガスラジカル１２を発生する装置を使用し
て、反応性ガスラジカル１２により半導体基板１にダメ
ージを与えることなく、このＣｒＳｉＯＮ膜３ａをレジ
スト膜５と同時に第１図（ｆｌに示すように同時に除去
する。
最後に、第１図（ｇ）に示すように開口窓２ａ及び開口
窓４ａにアルミニウムからなる電極６を形成する。
窓４ａにアルミニウムからなる電極６を形成する。
第２図は反応性ガスラジカル１２を発生させる装置であ
り、上記の第１８（ｆ）の工程で使用する装置である。
り、上記の第１８（ｆ）の工程で使用する装置である。
図中の金属からなる処理室７は、金属からなり微小な孔
を有するフィルタ８により上下に二分割されている。
を有するフィルタ８により上下に二分割されている。
上の部分の側壁には出力１．５Ｋ一のマイクロ波発生装
置９が設けられており、反対側の壁面には反応ガスの導
入口７ａが設けられている。
置９が設けられており、反対側の壁面には反応ガスの導
入口７ａが設けられている。
下の部分には電圧が印加されたステージ１０が設けられ
ており、その上に半導体基板１が載置されている．下壁
には使用済の反応ガスの排気口７ｂが設けられており、
処理室内の圧力が１．０Ｔｏｒｒにな？ように排気装置
１１により排気されている。
ており、その上に半導体基板１が載置されている．下壁
には使用済の反応ガスの排気口７ｂが設けられており、
処理室内の圧力が１．０Ｔｏｒｒにな？ように排気装置
１１により排気されている。
本実施例の反応ガスのガス種及び流量は下記の通りであ
る。
る。
四弗化炭素（ＣＦ．）一・−−−−−−−一−一−−−
・一−−−１５０ ５ＣＣ門酸素（０■）一・・一・・
−−−−−一一＝−−−−−−・一−−−１，５００
ＳＣＣ？１窒素（Ｎ！） ・−・−・−・・−−一−
−一一・−−−−−−−・−〜−−−−・−−−−−・
１００ ＳＣＣＭこのような反応性ガスラジカル１２を
発生させる装置のステージ１０に半導体基板１を載置し
てマイクロ波発生装置９を稼動させると、処理室７内に
反応性ガスラジカル１２が発生し、酸素ラジカルと弗素
ラジカルがフィルタ８を透過して処理室７の下部に達し
、ステージｌＯに載置した半導体基板１の表面のレジス
ト膜５と第１図（ｅｌに示す開口窓４ａ内のＣｒＳｉＯ
膜３の表面に形成されたＣｒＳｉ Ｏ Ｎ膜とを同時に
除去することが可能となる。
・一−−−１５０ ５ＣＣ門酸素（０■）一・・一・・
−−−−−一一＝−−−−−−・一−−−１，５００
ＳＣＣ？１窒素（Ｎ！） ・−・−・−・・−−一−
−一一・−−−−−−−・−〜−−−−・−−−−−・
１００ ＳＣＣＭこのような反応性ガスラジカル１２を
発生させる装置のステージ１０に半導体基板１を載置し
てマイクロ波発生装置９を稼動させると、処理室７内に
反応性ガスラジカル１２が発生し、酸素ラジカルと弗素
ラジカルがフィルタ８を透過して処理室７の下部に達し
、ステージｌＯに載置した半導体基板１の表面のレジス
ト膜５と第１図（ｅｌに示す開口窓４ａ内のＣｒＳｉＯ
膜３の表面に形成されたＣｒＳｉ Ｏ Ｎ膜とを同時に
除去することが可能となる。
以上の説明から明らかなように、本発明によればマイク
ロ波発生装置を有する処理室内で半導体基板を処理する
ことにより、ＰＳＧ膜の形成を行う場合にＣｒＳｉＯ膜
の表面に形成されたＣｒＳｉＯＮ膜を、レジスト膜と同
時に、半導体基板にダメージを与えることなく、除去す
ることが可能となる利点があり、著しい経済的及び、信
頼性向上の効果が期待できる半導体装置の製造方法の提
供が可能である。
ロ波発生装置を有する処理室内で半導体基板を処理する
ことにより、ＰＳＧ膜の形成を行う場合にＣｒＳｉＯ膜
の表面に形成されたＣｒＳｉＯＮ膜を、レジスト膜と同
時に、半導体基板にダメージを与えることなく、除去す
ることが可能となる利点があり、著しい経済的及び、信
頼性向上の効果が期待できる半導体装置の製造方法の提
供が可能である。
第１図は本発明による一実施例を工程順に示す側断面図
、 第２図は反応性ガスラジカル発注装置の概略構造図、 第３図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 ■は半導体基板、 ２はシリコン酸化膜、 ２ａは開口窓、 ３はＣｒＳｉＯ膜、 を示す。 ３ａはＣｒＳｉＯＮ膜 ４はＰＳＧ膜、 ４ａは開口窓、 ５はレジスト膜、 ６は電極、 ７は処理室、 ７ａは導入口、 ７ｂは排気口、 ８はフィルタ、 ９マイクロ波発生装置、 １０はステージ、 １１は排気装置、 １２は反応性ガスラジカル、 第 １ 図（その１） 本発明による一実施例を工程頃に示す側断面図第 ｌ 図（その２） 従来の半導体装置の製造方法を工程順に示す側断面図第 図（その１） 反応性ガスラジカル発生装置の概略構Ｉｌｉ図第 図 （ｆｌ レジストＭＷ （２５）の除去及びＣｒＳｉＯＮ膜（２
３ａ）のエッチング除去従来の半導体装置の製造方法を
工程順に示す側断面図第 図（その２）
、 第２図は反応性ガスラジカル発注装置の概略構造図、 第３図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 ■は半導体基板、 ２はシリコン酸化膜、 ２ａは開口窓、 ３はＣｒＳｉＯ膜、 を示す。 ３ａはＣｒＳｉＯＮ膜 ４はＰＳＧ膜、 ４ａは開口窓、 ５はレジスト膜、 ６は電極、 ７は処理室、 ７ａは導入口、 ７ｂは排気口、 ８はフィルタ、 ９マイクロ波発生装置、 １０はステージ、 １１は排気装置、 １２は反応性ガスラジカル、 第 １ 図（その１） 本発明による一実施例を工程頃に示す側断面図第 ｌ 図（その２） 従来の半導体装置の製造方法を工程順に示す側断面図第 図（その１） 反応性ガスラジカル発生装置の概略構Ｉｌｉ図第 図 （ｆｌ レジストＭＷ （２５）の除去及びＣｒＳｉＯＮ膜（２
３ａ）のエッチング除去従来の半導体装置の製造方法を
工程順に示す側断面図第 図（その２）
Claims (1)
- 【特許請求の範囲】 半導体基板（１）の表面に、第１の絶縁膜（２）を介し
て設けた、クロム・シリコン・オキサイド膜（ＣｒＳｉ
Ｏ膜）（３）を、該ＣｒＳｉＯ膜（３）の表面に被覆し
た第２の絶縁膜（４）と同時に選択的にパターニングす
る工程と、 残存させた前記ＣｒＳｉＯ膜（３）上の前記第２の絶縁
膜（４）を選択的に除去して電極（６）取り出し用の開
口窓（４ａ）を形成する工程と、 該開口窓（４ａ）の窓開けに用いたレジスト膜（５）及
び前記開口窓（４ａ）内の前記ＣｒＳｉＯ膜（３）の表
面に生成したＣｒＳｉＯの窒化物を、マイクロ波発生装
置（９）により発生させた反応性ガスラジカル（１２）
により前記レジスト膜（５）と同時に除去する工程と、 が含まれてなることを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5673989A JPH02235335A (ja) | 1989-03-08 | 1989-03-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5673989A JPH02235335A (ja) | 1989-03-08 | 1989-03-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235335A true JPH02235335A (ja) | 1990-09-18 |
Family
ID=13035896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5673989A Pending JPH02235335A (ja) | 1989-03-08 | 1989-03-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235335A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590501A (ja) * | 1991-09-30 | 1993-04-09 | Nippondenso Co Ltd | 薄膜抵抗体の製造方法 |
| CN110205584A (zh) * | 2019-05-30 | 2019-09-06 | Oppo广东移动通信有限公司 | 电子设备壳体及其制备方法和电子设备 |
-
1989
- 1989-03-08 JP JP5673989A patent/JPH02235335A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590501A (ja) * | 1991-09-30 | 1993-04-09 | Nippondenso Co Ltd | 薄膜抵抗体の製造方法 |
| CN110205584A (zh) * | 2019-05-30 | 2019-09-06 | Oppo广东移动通信有限公司 | 电子设备壳体及其制备方法和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4363868A (en) | Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process | |
| JPH02235335A (ja) | 半導体装置の製造方法 | |
| JPS63245926A (ja) | 半導体集積回路の製造方法 | |
| JPS639121A (ja) | ドライエツチング方法 | |
| JPH03229415A (ja) | 半導体装置のドライクリーニング方法 | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| JP3235095B2 (ja) | シリコン酸化膜の成膜方法 | |
| JP2975496B2 (ja) | 素子分離構造の形成方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| US5254216A (en) | Oxygen scavenging in a plasma reactor | |
| JPH0611038B2 (ja) | 表面処理方法 | |
| JP2003077901A (ja) | 半導体装置の製造方法 | |
| JP2924596B2 (ja) | 低温ドライエッチング方法およびその装置 | |
| JPS6199332A (ja) | プラズマエツチング方法 | |
| JPH06196454A (ja) | レジスト膜の除去方法及び除去装置 | |
| JPH0451520A (ja) | 半導体装置の製造方法 | |
| JPH04360530A (ja) | 多層レジスト法の中間層の除去方法 | |
| JPH05234957A (ja) | 半導体装置の製造方法 | |
| JPH03255615A (ja) | 半導体装置の製造方法 | |
| JPH08181280A (ja) | 半導体装置の製造方法 | |
| JPS63227039A (ja) | 半導体装置の製造方法 | |
| JPS6387742A (ja) | 半導体装置の製造方法 | |
| JPH04100230A (ja) | 半導体装置の製造方法 | |
| JPS63237419A (ja) | 表面保護方法 | |
| JPH02165656A (ja) | 半導体装置の製造方法 |