JPH02230844A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH02230844A JPH02230844A JP1050111A JP5011189A JPH02230844A JP H02230844 A JPH02230844 A JP H02230844A JP 1050111 A JP1050111 A JP 1050111A JP 5011189 A JP5011189 A JP 5011189A JP H02230844 A JPH02230844 A JP H02230844A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- buffer
- reception
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 68
- 239000000872 buffer Substances 0.000 claims abstract description 42
- 230000015654 memory Effects 0.000 claims abstract description 17
- 230000005856 abnormality Effects 0.000 claims description 26
- 230000002159 abnormal effect Effects 0.000 claims description 4
- 238000003745 diagnosis Methods 0.000 abstract description 24
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、故障診断を容易にするため、異常発生時の
送受信データを保持するデータ伝送装置に関するもので
ある。
送受信データを保持するデータ伝送装置に関するもので
ある。
第3図は、従来のデータ伝送装置を示したブロック図で
、図において、1は伝送路、2は伝送路あるいは内部処
理用に送受信データを変換する伝送変換装置、3は受信
データを一旦格納する受信用バッファ、4は送信データ
を一旦格納する送信用バッファ、5は送受信機能を制御
する送受信用CPU、6はデータ伝送装置本体のCPU
であり、この発明の゛説明において必要としない構成部
は省略してある。 次に図において説明する。 まず受信する場合、伝送路1を介して送信されたデータ
は伝送変換装置2により内部処理用信号に変換され二受
信用バッファ3に順次格納される。 逆に送信する場合、送信データを一旦送信用バッファ4
に格納し、伝送変換装置2により伝送用信号に変換して
伝送路1を介して相手側へ送信される. なお、上記動作は送受信用CPUにより予め用意されて
いるプログラムにより制御されている.
、図において、1は伝送路、2は伝送路あるいは内部処
理用に送受信データを変換する伝送変換装置、3は受信
データを一旦格納する受信用バッファ、4は送信データ
を一旦格納する送信用バッファ、5は送受信機能を制御
する送受信用CPU、6はデータ伝送装置本体のCPU
であり、この発明の゛説明において必要としない構成部
は省略してある。 次に図において説明する。 まず受信する場合、伝送路1を介して送信されたデータ
は伝送変換装置2により内部処理用信号に変換され二受
信用バッファ3に順次格納される。 逆に送信する場合、送信データを一旦送信用バッファ4
に格納し、伝送変換装置2により伝送用信号に変換して
伝送路1を介して相手側へ送信される. なお、上記動作は送受信用CPUにより予め用意されて
いるプログラムにより制御されている.
従来のデータ伝送装置は以上のように構成されているの
で、送受信データは一時的に受信用及び送信用バッファ
に格納されるだけで、伝送路あるいはデータ伝送装置相
互間で異常があった場合でも、引き続きデータの送受信
が継続されると、送受信データは順次書き換えられるた
め、異常発生時のデータを用いて故障診断ができないと
いう課題があった. この発明は上記のような課題を解消するためになされた
もので、異常発生時の受信あるいは送信データ及びそれ
以前のデータを保持し、該データを用いて故障診断を可
能にするデータ伝送装置を得ることを目的とする.
で、送受信データは一時的に受信用及び送信用バッファ
に格納されるだけで、伝送路あるいはデータ伝送装置相
互間で異常があった場合でも、引き続きデータの送受信
が継続されると、送受信データは順次書き換えられるた
め、異常発生時のデータを用いて故障診断ができないと
いう課題があった. この発明は上記のような課題を解消するためになされた
もので、異常発生時の受信あるいは送信データ及びそれ
以前のデータを保持し、該データを用いて故障診断を可
能にするデータ伝送装置を得ることを目的とする.
この発明に係るデータ伝送装置は、異常発生により異常
信号を発生させる受信用及び送信用異常トリガ回路と、
前記受信用及び送信用異常トリガ回路が発生する異常信
号を受け、複数のメモリに格納されている受信及び送信
データを保持する受信診断バッファ及び送信診断バッフ
ァと、前記受信診断バッファ及び送信診断バッファ内の
エラーチェックを行うとともに格納されている内容の読
出しをする故障診断モジュールを具備するようにしたも
のである. r作用】 この発明における受信診断バッファ及び送信診断バッフ
ァは、異常発生時の受信あるいは送信データ及びそれ以
前のデータを保持するようにしたので、故障診断のため
の異常発生時データを提供することを可能にする.
信号を発生させる受信用及び送信用異常トリガ回路と、
前記受信用及び送信用異常トリガ回路が発生する異常信
号を受け、複数のメモリに格納されている受信及び送信
データを保持する受信診断バッファ及び送信診断バッフ
ァと、前記受信診断バッファ及び送信診断バッファ内の
エラーチェックを行うとともに格納されている内容の読
出しをする故障診断モジュールを具備するようにしたも
のである. r作用】 この発明における受信診断バッファ及び送信診断バッフ
ァは、異常発生時の受信あるいは送信データ及びそれ以
前のデータを保持するようにしたので、故障診断のため
の異常発生時データを提供することを可能にする.
以下、この発明の一実施例を図について説明する.
第1図において、従来の技術(第3図)と同一部につい
ては同一符号を付して説明を省略する。 7は2つのメモリから構成され、受信用バクファ3と同
じタイミングで受信データを交互に格納する受信診断バ
ッファ、8は異常信号を発生する受信用異常・トリガ回
路、9は2つのメモリから構成され、送信用バッファ4
と同じタイミングで送信データを格納する送信診断バッ
ファ、10は異常信号を発生する送信用異常トリガ回路
、l1は前記受信診断バッファ7及び送信診断バッファ
9内のエラーチェックを行うとともに内容読出しをする
故障診断モジュールである. 次に動作について説明する. 受信する場合、受信データは受信用バッファ3及び受信
診断バッファ7に順次格納される.この受信診断バッフ
ァ7は2つのメモリTa,Tbから構成されており、7
a→7b→7a→7b→・・・・・・と交互に受信デー
タを格納する.第2図で示すタイムチャートがその格納
タイミングである. 第2図において、受信タイミング″n″で異常が発生し
た場合、前記受信用異常トリガ回路8が発生する異常信
号を受けて、受信診断バッファ7は、2つのメモリ7a
,7bの内容を保持する.つまり第1のメモリ7aにタ
イミング“n ,第2のメモリ7bにタイミング“n−
1゜゛の受信データを保持する。 次に送信する場合、送信データは送信用バッファ4及び
送信診断バッファ9に順次格納される。 この送信診断バッファ9は2つのメモリ9a.9bから
構成されており、9a→9b→9a→9b→・・・・・
・と交互に送信データを格納する.受信する場合と同様
に第2図で示すタイムチャートがその格納するタイミン
グである. 第2図において、送信タイミング“n″で異常が発生し
た場合、前記送信用異常トリガ回路10が発生する異常
信号を受けて、送信診断バッフ19は、2つのメモリ9
a,9bの内容を保持する。 つまり第1のメモリ9aにタイミング“n 1第2のメ
モリ9bにタイミング“n − 1 ”の送信データを
保持する。 以上のように、受信あるいは送信データが保持されると
、前記故障診断モジュール11により、保持された前記
受信診断バッファ7あるいは送信診断バッファ9の内容
のエラーチェックを行うとともに内容の読出しを実行し
、内容の確認をする。 なお、上記実施例では受信及び送信診断バッファ7,9
を2つのメモリで構成したが、構成するメモリ数を3つ
以上としても同様の効果を奏する。
ては同一符号を付して説明を省略する。 7は2つのメモリから構成され、受信用バクファ3と同
じタイミングで受信データを交互に格納する受信診断バ
ッファ、8は異常信号を発生する受信用異常・トリガ回
路、9は2つのメモリから構成され、送信用バッファ4
と同じタイミングで送信データを格納する送信診断バッ
ファ、10は異常信号を発生する送信用異常トリガ回路
、l1は前記受信診断バッファ7及び送信診断バッファ
9内のエラーチェックを行うとともに内容読出しをする
故障診断モジュールである. 次に動作について説明する. 受信する場合、受信データは受信用バッファ3及び受信
診断バッファ7に順次格納される.この受信診断バッフ
ァ7は2つのメモリTa,Tbから構成されており、7
a→7b→7a→7b→・・・・・・と交互に受信デー
タを格納する.第2図で示すタイムチャートがその格納
タイミングである. 第2図において、受信タイミング″n″で異常が発生し
た場合、前記受信用異常トリガ回路8が発生する異常信
号を受けて、受信診断バッファ7は、2つのメモリ7a
,7bの内容を保持する.つまり第1のメモリ7aにタ
イミング“n ,第2のメモリ7bにタイミング“n−
1゜゛の受信データを保持する。 次に送信する場合、送信データは送信用バッファ4及び
送信診断バッファ9に順次格納される。 この送信診断バッファ9は2つのメモリ9a.9bから
構成されており、9a→9b→9a→9b→・・・・・
・と交互に送信データを格納する.受信する場合と同様
に第2図で示すタイムチャートがその格納するタイミン
グである. 第2図において、送信タイミング“n″で異常が発生し
た場合、前記送信用異常トリガ回路10が発生する異常
信号を受けて、送信診断バッフ19は、2つのメモリ9
a,9bの内容を保持する。 つまり第1のメモリ9aにタイミング“n 1第2のメ
モリ9bにタイミング“n − 1 ”の送信データを
保持する。 以上のように、受信あるいは送信データが保持されると
、前記故障診断モジュール11により、保持された前記
受信診断バッファ7あるいは送信診断バッファ9の内容
のエラーチェックを行うとともに内容の読出しを実行し
、内容の確認をする。 なお、上記実施例では受信及び送信診断バッファ7,9
を2つのメモリで構成したが、構成するメモリ数を3つ
以上としても同様の効果を奏する。
以上のように、この発明によれば受信用バッファあるい
は送信用バッファとは別にそれぞれ複数のメモリから構
成される受信診断バッファと送信診断バッファを備え、
異常発生による異常トリガ回路からの異常信号により格
納したデータを保持して、故障診断モジュールでの該デ
ータのエラーチェック及び読出しを可能にしたので、内
容確認による故障診断を容易にする効果がある。
は送信用バッファとは別にそれぞれ複数のメモリから構
成される受信診断バッファと送信診断バッファを備え、
異常発生による異常トリガ回路からの異常信号により格
納したデータを保持して、故障診断モジュールでの該デ
ータのエラーチェック及び読出しを可能にしたので、内
容確認による故障診断を容易にする効果がある。
第1図はこの発明の一実施例を示すブロック図、第2図
は受信及び送信データを格納するタイミングを示すタイ
ムチャート、第3図は従来のデータ伝送装置を示すブロ
ック図である。 図において、1は伝送路、3は受信用バッファ、4は送
信用バッファ、7は受信診断バッファ、8は受信用異常
トリガ回路、9は送信診断バッファ、10は送信用異常
トリガ回路、工1は故障診断モジュールである。 なお、図中、同一符号は同一、または相当部分を示す。 第2図 1 : イ2欠遼語 7:受侶k困↑ハ゜,,,ファ 8: 受イ已用天飄ξトリカ゛回語 9: 送イ包言e−1で『バ一ノファ 10:遼イ3月異常トリ力゛゜可■4 1l:致障診欧モジュール
は受信及び送信データを格納するタイミングを示すタイ
ムチャート、第3図は従来のデータ伝送装置を示すブロ
ック図である。 図において、1は伝送路、3は受信用バッファ、4は送
信用バッファ、7は受信診断バッファ、8は受信用異常
トリガ回路、9は送信診断バッファ、10は送信用異常
トリガ回路、工1は故障診断モジュールである。 なお、図中、同一符号は同一、または相当部分を示す。 第2図 1 : イ2欠遼語 7:受侶k困↑ハ゜,,,ファ 8: 受イ已用天飄ξトリカ゛回語 9: 送イ包言e−1で『バ一ノファ 10:遼イ3月異常トリ力゛゜可■4 1l:致障診欧モジュール
Claims (1)
- 伝送路を介してデータの送受信を行い、受信データを一
旦格納する受信用バッファ及び送信データを一旦格納す
る送信用バッファを有したデータ伝送装置において、送
受信中の異常発生により異常信号を発生させる受信用及
び送信用異常トリガ回路と、複数のメモリから構成され
、前記受信用バッファに受信データが格納されるタイミ
ングと同じタイミングで順次受信データを格納し、前記
受信用異常トリガ回路から異常信号を受けることにより
、該複数のメモリの内容を保持する受信診断バッファと
、複数のメモリから構成され、前記送信用バッファに送
信データが格納されるタイミングと同じタイミングで順
次送信データを格納し、前記送信用異常トリガ回路から
異常信号を受けることにより、該複数のメモリの内容を
保持する送信診断バッファと、前記受信診断バッファ及
び送信診断バッファ内のエラーチェックを行うとともに
格納されている内容の読出しを行う故障診断モジュール
とを具備したことを特徴とするデータ伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1050111A JPH02230844A (ja) | 1989-03-03 | 1989-03-03 | データ伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1050111A JPH02230844A (ja) | 1989-03-03 | 1989-03-03 | データ伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02230844A true JPH02230844A (ja) | 1990-09-13 |
Family
ID=12849983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1050111A Pending JPH02230844A (ja) | 1989-03-03 | 1989-03-03 | データ伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02230844A (ja) |
-
1989
- 1989-03-03 JP JP1050111A patent/JPH02230844A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02230844A (ja) | データ伝送装置 | |
US20030154288A1 (en) | Server-client system and data transfer method used in the same system | |
JP2637653B2 (ja) | 冗長化制御装置 | |
JPS62109441A (ja) | デ−タ伝送方式 | |
JPH0152774B2 (ja) | ||
JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
JPH0936844A (ja) | データ伝送装置 | |
JPS61227451A (ja) | シリアルデ−タ通信制御用集積回路 | |
JP3027439B2 (ja) | タイムスプリットバスの制御回路 | |
KR0154470B1 (ko) | 보조제어장치와 외부장치간 정합회로 | |
JPH0426917Y2 (ja) | ||
JPS6010379A (ja) | デ−タ処理システムのデ−タ転送方式 | |
JPH05298201A (ja) | 情報処理システムのシステムバスエラー処理方式 | |
JPS58111451A (ja) | デ−タ伝送システム | |
JPH0410037A (ja) | シーケンシャルアクセスメモリ | |
JPS60249446A (ja) | デ−タ送受信装置 | |
JP2001156727A (ja) | データ送受信装置における自己診断方法および装置 | |
JPS63123252A (ja) | 通信制御装置の診断方式 | |
JPS60101649A (ja) | 電子計算機の診断装置 | |
JPH06119193A (ja) | データ処理システム | |
JPS6156819B2 (ja) | ||
JPH03175770A (ja) | 並行データ試験方法 | |
JPS59181869A (ja) | 網制御装置 | |
JPS6019247A (ja) | デ−タ処理系のインタフエ−ス | |
JPS60167052A (ja) | デ−タ転送方法 |