JPH02229467A - 半導体記憶装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 一実施例の工程平面図（第１図） 一実施例のＡ−Ａ矢視工程断面図 （第２図） 一実施例のＢ−Ｂ矢視工程断面図 （第３図） メモリセルの完成図（第４図） 発明の効果 〔概　要〕 本発明は半導体記憶装置の製造方法、特に１転送トラン
ジスタ・１蓄積容量セルにおける２層導電層構造の電荷
蓄積電極の基板コンタクト形成方法に関し、 上記２層導電層構造によって蓄積容量の増大を図る蓄積
電極と半導体基板との間のコンタクト窓を高精度で確実
に形成することを目的とし、蓄積容量の蓄積電極を形成
するに際し、１方向がゲート電極により他の３方向がフ
ィールド絶縁膜によって画定された不純物拡散領域上に
、該不純物拡散領域上から該ゲート電極及びフィールド
絶縁膜上に延在する下層絶縁膜を形成する工程、該下層
絶縁膜上に、該不純物拡散領域上部の該下層絶縁膜を表
出する第１の開孔を有する第１の導電層を形成する工程
、該第１の導電層上に、該第１の開孔上を該ゲート電掻
と平行な方向に横切る第２の開孔を有する耐エッチング
層を形成する工程、該耐エッチング層及び第１の導電層
をマスクにして該第２の開孔内に表出する下層絶縁膜を
エッチング除去し該第１の開孔内に選択的に該不純物拡
散領域面を表出せしめる工程、該耐エッチング層を除去
した後、該第１の導電層上に、該第１の開孔部と該第２
の開孔部の共通部において該不純物拡散領域に接する第
２の導電層を形成する工程、該第２の導電層及び第１の
導電層を同一マスクにより該第１の開孔の周辺部におい
てパターニングする工程を有し構成する。

〔産業上の利用分野〕

本発明は半導体記憶装置の製造方法、特に１個の転送ト
ランジスタと１個の蓄積容量（１トランジスタ・１キャ
パシタ）によって構成され、且つ蓄積容量の蓄積電極が
直に積層された２層の導電層によって構成される揮発性
メモリセルを有する半導体記憶装置における、蓄積電極
と基板との接続部の形成方法に関する。

近年、メモリセルが１トランジスタ・１キャパシタによ
って構成される揮発性半導体記憶装置は、その大規模高
集積化の要望に応えて、各部の基準寸法は著しく微細化
されてきており、且つ微細化された際の蓄積容量の減少
を補うために、２層の導電層を直に積層して蓄積容量に
寄与する段差を増大した・λ層導電層構造の蓄積電極を
備えたメモリセルが提供されていが、それに伴う基板上
面の段差の増大番とよって、各種の接続領域を形成する
際のりソグラフィ特に露光技術が困難な状況になってき
ており工夫が望まれている。

〔従来の技術〕

第５図は従来の１トランジスタ・１キャパシタ構造のメ
モリセルの模式側断面図である。図において、１はｐ型
シリコン（Ｓｔ）基板、２はフィールド酸化膜、３はゲ
ート酸化膜、４はゲート電極、５はｎ＋型ソース領域、
６はｎ゛型ドレイン領域（ビットライン）、７は下層絶
縁膜、８はコンタクト窓、９は多結晶Ｓｉ等よりなる蓄
積電極、１０は誘電体膜、１１は多結晶Ｓｔ等よりなる
対向電極、１２は被覆絶縁膜、４４は隣接トランジスタ
のゲート電極が延在してなるワードライン、ＴＴは転送
トランジスタ、ＳＣは蓄積容量を示す。

この図のように蓄積電極９が１層の導電層９Ａよりなる
従来の蓄積容量ＳＣを有するメモリセルにおいて、蓄積
電極９をソース領域６に接続するためのコンタクト窓８
は、第６図（ａ）〜（ｄ）の工程平面図及びそのＡ−Ａ
矢視断面図を示す第７図（ａ）〜（ｄ）の工程断面図を
参照して説明する次の方法により形成されていた。

即ち、第６（ａ）及び第７図（ａ）に示すように、通常
通りフィールド酸化膜２で画定された素子領域１３上に
ゲート酸化膜３を介してゲート電極４を形成し（フィー
ルド酸化膜２上には隣接セルのゲート電極の延長である
ワードライン４４が形成される）、ゲート電極４をマス
クにしイオン注入によりソース領域５及びドレイン領域
６を形成し、この基板上に下層絶縁膜７を堆積形成した
後、第６図（ｂ）及び第７図（ｂ）に示すように、下層
絶縁膜７上にレジスト層１４を形成し、ソース領域５上
部のレジスト層ｌ４にコンタクト窓に対応する寸法形状
を有するパターンを露光し、通常の現像を行って、この
レジスト層１４にコンタクト窓８に対応する寸法形状を
有するエッチング用開孔１５を形成し、次いで第６図（
Ｃ）及び第７図（Ｃ）に示すように、前記レジスト層１
４のエッチング用開孔１５を介し異方性エッチングによ
り開孔１５内に表出する下層絶縁膜７を選択的に除去す
ることによりコンタクト窓８を形成する方法である。

なお第６図（ｄ）及び第７図（ｄ）はコンタクト窓８形
成後、レジスト層１４を除去し、下層絶縁膜７上に上記
コンタクト窓８部においてソース領域６に接する多結晶
Ｓｉ等の第１の導電層９Ａよりなる蓄積電極９を完成し
た状態を示す。

このように１層の導電層９Ａよりなる蓄積電極９を用い
た従来の構造においては、コンタクト窓形成領域周辺に
形成される段差は、フィールド酸化膜２の約１７２に対
応する３０００人程度とゲート電極４に対応する４００
０人程度を合わせた高々７０００人以下程度であったの
で、コンタクト窓８の形成部におけるレジスト膜１４の
厚さ１１　（第７図（ｂ）参照）も上記段差に対応して
余り大きくならず、従って一般に行われるようにコンタ
クト窓に対応する寸法形状を有するパターンの露光を行
っても、レジスト現像後のエッチング用開孔パターンの
底部には露光不足による変形がそれ程極端には発生せず
、露光限界に近い微小寸法のコンタクト窓を高精度で形
成することも可能であった。

一方、高集積度の半導体記憶装置において、近時、第８
図の模式断面図に示すように、蓄積電極９を、枠状の第
１の導電層９Ａと、ソース領域５に直に接続される第２
（２層目）の導電層９Ｂとを積層して構成し、その高さ
ｈを高く形成して蓄積電極側面の面積を拡大し、これに
よって蓄積容量の増大を図った揮発性メモリセルが提案
されている。

（図中の符号は第５図と同一対象物を示す。）この構造
に従来のコンタクト窓形成方法を適用すると、次に第９
図（ａ）〜（ｄ）の工程断面図によって説明するような
工程になる。（図中の符号は第８図と同一対象物を示す
） 即ち、コンタクト窓の形成に先立って第９図（ａ）に示
すように、下層絶縁膜７上にソース領域５の上部にあた
る領域を表出する開孔１６を有する第１（１層目）の導
電層９Ａを形成した後、第９図℃）に示すようにこの基
板上にレジスト層１４を塗布形成し、第９図（Ｃ）に示
すように、コンタクト窓の寸法形状を有するパターンを
露光し、現像することによってこのレジスト層１４にエ
ッチング用の開孔１１５を形成し、次いで第９図（ｄ）
に示すように、この間孔１１５を介して下層絶縁膜７の
エッチングを行いコンタクト窓１０８が形成される。

〔発明が解決しようとする課題〕

しかし上記２層導電層構造の蓄積電極の場合、従来のコ
ンタクト窓の形成方法によると、第９図（ロ）に示され
るように、コンタクト窓形成部の周囲に蓄積電極を構成
する第１の導電層９Ａの厚みに相当する３０００〜４０
００人程度高い段差が形成されるので、コンタクト窓形
成領域上のレジスト層１４の厚さ（ｈ）は前記１層導電
層構造の場合に比べて大幅に厚くなる。そのために、セ
ルが高集積化されてコンタクト窓の外形寸法が露光の限
界近くに縮小された状況において、従来方法通りコンタ
クト窓の寸法形状に対応する寸法形状を有するパターン
の露光を行うと、露光光量が少ないためにレジスト層１
４の底部が露光不足になり、現像して形成されたレジス
ト層１４のエッチング用開孔１１５の形状は、第９図（
Ｃ）に示すように底部が縮小変形した異常形状を有する
ものになる。そしてそのために、このレジスト層１４の
エッチング用開孔１１５を介して異方性エッチング手段
により形成されるコンタクト窓１０８は第９図（ｄ）に
示すように極端に縮小さたり、未貫通になるという問題
を生ずる。

そこで本発明は、２層の導電層を積層することにより表
面段差を増大して蓄積容量の増大を図った蓄積電極と半
導体基板との間のコンタクト窓を高精度で確実に形成で
きる半導体記憶装置の製造方法の提供を目的とする。

〔課題を解決するための手段〕

上記課題は、１個の転送トランジスタと１個の蓄積容量
とによって構成される記憶セルを有し、該蓄積容量の蓄
積電極が２層の導電層により構成される半導体記憶装置
の製造方法において、該蓄積容量の蓄積電極を形成する
に際し、１方向がゲート電極により他の３方向がフィー
ルド絶縁膜によって画定された不純物拡散領域上に、該
不純物拡散領域上から該ゲート電極及びフィールド絶縁
膜上に延在する下層絶縁膜を形成する工程、該下層絶縁
膜上に、該不純物拡散頷域上部の該下層絶縁膜を表出す
る第１の開孔を有する第１の導電層を形成する工程、該
第１の導電層上に、該第１の開孔上を該ゲート電極と平
行な方向に横切る第２の開孔を有する耐エッチング層を
形成する工程、該耐エッチング層及び第１の導電層をマ
スクにして該第２の開孔内に表出する下層絶縁膜をエッ
チング除去し該第１の開孔内に選択的に該不純物拡散領
域面を表出せしめる工程、該耐エッチング層を除去した
後、該第１の導電層上に、該第１の開孔部と該第２の開
孔部との共通部において該不純物拡散領域に接する第２
の導電層を形成する工程、該第２の導電層及び第１の導
電層を同一マスクにより該第１の開孔の周辺部において
パターニングする工程を有する本発明による半導体記憶
装置の製造方法によって解決される。

〔作　用］ 即ち本発明の方法においては、２層の導電層が積層され
て形成される蓄積電極を基板に接続させるコンタクト窓
を形成するに際して、コンタクト窓の一方向側の対向す
る２辺が、第１の導電層に形成され下層絶縁膜を表出す
る第１の開孔の１方向側の２辺に自己整合的に形成され
、他方向側の対向する２辺のみが、上記導電層の第１の
開札を横切ってレジスト層に形成される第２の開孔の対
向する２辺に自己整合的に形成される。

従って、レジスト層に形成する第２の開孔の１方の幅は
コンタクト窓の開孔幅に関係なく緩和拡大することが可
能で、コンタクト窓寸法が露光の限界寸法近傍まで縮小
された際にも、露光領域を上記１方の幅側に広く拡大す
ることが可能になるので、レジスト底部まで確実に露光
されるような十分な露光光量が得られて現像後の開孔パ
ターンの寸法精度が向上且つ安定し、パターン不良、再
生率等が減少する。

〔実施色 以下本発明を、図示実施例により具体的に説明する。

第１図（ａ）〜（ｅ）は本発明の方法の一実施例の工程
平面図、第２図（ａ）〜（ｅ）は同実施例のＡ−Ａ矢視
断面を示す工程断面図、第３図（ａ）〜（ｅ）は同実施
例のＢ−８矢視断面を示す工程断面図、第４図は本発明
の方法による揮発性メモリセルの完成図で（ａ）は平面
図、Φ）はＡ−Ａ矢視断面図、（Ｃ）はＢ−Ｂ矢視断面
図である。

全図を通じ同一対象物は同一符合で示す。

第１図（ａ）、第２図（ａ）、第３図（ａ）参照本発明
の方法により１トランジスタ・１キャパシタ構造を有し
蓄積容量の蓄積電極が直に積層された２層の導電層によ
って構成される揮発性メモリセルを形成するに際しては
、通常の方法により例えばｐ型Ｓｉ基板１上に素子領域
１３を画定する例えば厚さ６０００人程度のフィールド
酸化膜２を形成し、該基板上に多結晶Ｓｉ等よりなりゲ
ート酸化膜３を介して該領域を横切るゲート電極４を形
成し（この際、隣接トランジスタのゲート電極４はワー
ドライン４４を構成してフィールド酸化膜１上に延在す
る）、ゲート電極４をマスクにしてイオン注入手段によ
り素子領域ｌ３にｎ゛型ソース領域５及びｎ９型ドレイ
ン領域（ビットライン）６を形成した後、この基板上に
化学気相成長（ＣＶＤ）法等により二酸化Ｓｔ（Ｓｉｎ
ｇ）等よりなる厚さ１０００〜２０００人程度の下層絶
縁膜７を形成する．第１図（ｂ）、第２図（ｂ）、第３
図俣）参照次いで、上記下層絶縁１！Ｊ７上にＣＶＤ法
により厚さ３０００人程度の第１の多結晶Ｓｉ層９Ａを
形成する．なお上記第１の多結晶Ｓｉ層９Ａはその高さ
が容量に寄与するのでその要求に応じその厚さが変更さ
れる。

次いで、通常のフォトリソグラフィ手段により上記第１
の多結晶Ｓｉ層９Ａにソース領域５に沿って下層絶縁膜
７を表出する露光限界近傍の例えばｌμｍ程度の狭い幅
の第１の開孔１６を形成する。

第１図（Ｃ）、第２図（Ｃ）、第３図（Ｃ）参照次いで
上記第１の多結晶Ｓｉ層９Ａの形成面上に平坦部上で１
μｍ程度の厚さを有するレジスト層１４を形成し、次い
でこのレジスト層１４に例えば上記第１の開孔１６の上
部をゲート電極４と平行に横切る露光限界近傍の例えば
１μｍ程度の幅のパターンを露光し、通常の現像を行っ
て、該レジスト層１４に前記１μｍ程度の幅の第１の開
孔１６を直角に横切る幅ｌμｍ程度の第２の開孔１７を
形成する。

なおここで、上記露光領域の長さは幅よりも大きく例え
ば２倍程度に設計される．これにより露光パターンの幅
は露光限界寸法近傍であっても長さ方向が露光限界寸法
より大幅に大きく設計されることによりレジスト層１４
底部まで露光光量は十分に確保されるので、現像により
形成された第２の開孔１７の底部に露光不足による縮小
変形を生ずることはない． 次いで、上記レジスト層１４及びレジスト層１４内に表
出している第１の多結晶Ｓｔ層９Ａをマスクにし、レジ
スト層１４の第２の開孔１７と第１の多結晶Ｓｔ層９Ａ
の第１の開孔１６の交差部に表出する下層絶縁膜７を異
方性のドライエッチング手段で除去し、下層絶縁膜７に
ゲート電極４に平行な方向側の対向する２辺がそれぞれ
同方向側の第１の多結晶Ｓｉ層９Ａの第１の開孔１６の
対向する２辺に自己整合し、ゲート電極４に直角な方向
側の対向する２辺がそれぞれ同方向側のレジスト層１４
の第２の開孔１７の対向する２辺に自己整合し、各々の
方向の幅が第ｌの開孔１６及び第２の開孔１７の幅に整
合してｌμｍ程度の露光限界に近い微小幅を有するコン
タクト窓８を形成する。

第１図（ｄ）、第２図（ｄ）、第３図（ｄ）参照次いで
、レジスト層１４を除去し、次いでこの基板上にＣｖＤ
法により厚さ１０００人程度の第２の多結晶Ｓｉ層９Ｂ
を形成し、通常の方法によりこの第１及び第２の多結晶
Ｓｉ層９Ｂにｎ゛型の導電性を付与する。

第１図（ｅ）、第２図（ｅ）、第３図（ｅ）参照次いで
、１枚のマスクに整合し通常のフォトリソグラフィ手段
により第２の多結晶Ｓｉ層９Ｂ及び第１の多結晶Ｓｉ層
９Ａを前記第１の開孔ｌ６の周辺部でパターニングし、
本発明の方法による２層の導電層積層構造の蓄積電極９
が完成する。

なお、この構造においては、第１の多結晶Ｓｔ層９Ａの
端面が容量形成面として寄与し、且つコンタクト窓８側
に形成される蓄積電極９の段差も導電層１層構造のもの
より増すので、蓄積容量の増大が図れる。従って、蓄積
容量が第１の多結晶Ｓｔ層９Ａが厚くする程増大するの
は勿論である。

以後第４図（ａ）、［有］）、（Ｃ）の本発明の方法に
よる揮発性メモリセルの完成図に示されるように、蓄積
電橿９の表面に厚さ１００人程度の窒化５ｉ（ＳｉＪ４
）膜等の誘電体膜ｌＯを形成し、その基板上に導電性を
付与した多結晶Ｓｉ層等よりなる厚さ２０００人程度の
対向電極１１を形成し、その上に５０００〜６０００人
程度の厚さの被覆絶縁膜１２を形成して本発明の方法に
よる揮発性メモリセルは完成する。

以上実施例から明らかなように、本発明の方法によれば
、２層の導電層が積層されて形成される蓄積電極を基板
に接続させるコンタクト窓の一方向側の対向する２辺が
、蓄積電極に用いられる第１の導電層に形成された下層
絶縁膜を表出する第１の開孔の１方向側の２辺に自己整
合的に形成され、他方向側の対向する２辺のみが、上記
導電層の第１の開孔を横切ってレジスト層に形成される
第２の開札の対向する２辺に自己整合的に形成される。

そのため、レジスト層に形成する第２の開孔の１方向側
に向かう幅はコンタクト窓の開孔幅に関係なく緩和する
ことが可能で、コンタクト窓寸法が露光の限界寸法近傍
まで縮小された際にも、露光領域を上記１方向側に広く
拡大することが可能になるので、レジスト底部まで確実
に露光されるような十分な鱈光光量が得られ、露光限界
に近い微小幅を有するレジストの開札パターンを変形を
生ぜずに高精度で確実に形成することがでる。

従って、このレジスト層と第１の導電層をマスクにして
エッチングを行うことにより前記第１の開孔と第２の開
札の交差部に露光限界に近い寸法の４辺を有する微細な
コンタクト窓を高精度でばらつきなく形成することがで
きる。

〔発明の効果〕

以上説明のように本発明によれば、２層の導電層が積層
された構造の蓄積電極を有する揮発性メモリセルにおけ
る蓄積電極と基板との間の接続を微細なコンタクト窓を
介し微小領域において確実に行うことができるので、■
トランジスタ・ｌキャパシタ構造の揮発性半導体記憶装
置の高集積化及び、歩留、信頬性の向上が図れる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の方法の一実施例の工程
平面図、 第２図（ａ）〜（ｅ）は同実施例のＡ−Ａ矢視工程断面
図、 第３図（ａ）〜（ｅ）は同実施例のＢ−Ｂ矢視工程断面
図、 第４図は本発明の方法による揮発性メモリセルの完成図
で（ａ）は平面図、（ｂ）はＡ−Ａ矢視断面図、（Ｃ）
はＢ−Ｂ矢視断面図、 第５図は従来の１層構造の蓄積電極を有するメモリセル
の模式側断面図、 第６図（ａ）〜（ｄ）は従来の１層構造の蓄積電極の形
成方法の工程平面図、 第７図（ａ）〜（ｄ）尋同１層構造の蓄積電極の形成方
法の工程断面図、 第８図は２層構造の蓄積電極の模式断面図、第９図（ａ
）〜（ｄ）は従来の２層構造の蓄積電極の形成方法の工
程断面図である。 図において、 １はＰ型Ｓｔ基板、 ２はフィールド酸化膜、 ３はゲート酸化膜、 ４はゲート電極、 ５はｎ゜型ソース領域、 ６はｎ０型ドレイン領域（ビットライン）７は下層絶縁
膜、 ８、１０８はコンタクト窓、 ９は蓄積電極、 ９Ａは第１の多結晶Ｓｔ層（第１の導電層）、９Ｂは第
２の多結晶Ｓｉ層（第２の導電層）、１０は誘電体膜、 ｌ１は対向電極、 １２は被覆絶縁膜、 １３は素子領域、 １４はレジスト層、 １５、１１５はコンタクト窓のエッチング用開孔、１６
は第１の開孔、 ｌ７は第２の開札 ４４はワードライン、 ＴＴは転送トランジスタ、 ＳＣは蓄積容量 を示す． 本光明の一大施仲ｊの工程平面図 第１図けの１） 胆 グ づ 図 木た明の一支施例のエオヱ−Ｖ−面図 第 図（イの２） Ｃｌ））Ａ−Ａ梃貫前面国 （ｃ）Ｂ−Ｂ死視♂印ａ’ｑク 千不ｄヂｎ−亥）ａ夕ｉｌｌニ．Ｆろ揮不〔性〆そりｎ
喫ンド図１　−＋　図 区区来０７層横七’ｒｎＨ電有１Ｅ肯ずクメ七１１乞ｌ
レｎ榎式イ則鰭胆メ　　５　　図 ２狙吐ρ１６Ｍ壜式吋記 Ｙ　６　旧 ｉ 図 鍛 幻 ｑ ロ

Claims (1)

1. 【特許請求の範囲】 １個の転送トランジスタと１個の蓄積容量とによって構
   成される記憶セルを有し、該蓄積容量の蓄積電極が２層
   の導電層により構成される半導体記憶装置の製造方法に
   おいて、 該蓄積容量の蓄積電極を形成するに際し、 １方向がゲート電極により他の３方向がフィールド絶縁
   膜によって画定された不純物拡散領域上に、該不純物拡
   散領域上から該ゲート電極及びフィールド絶縁膜上に延
   在する下層絶縁膜を形成する工程、 該下層絶縁膜上に、該不純物拡散領域上部の該下層絶縁
   膜を表出する第１の開孔を有する第１の導電層を形成す
   る工程、 該第１の導電層上に、該第１の開孔上を該ゲート電極と
   平行な方向に横切る第２の開孔を有する耐エッチング層
   を形成する工程、 該耐エッチング層及び第１の導電層をマスクにして該第
   ２の開孔内に表出する下層絶縁膜をエッチング除去し該
   第１の開孔内に選択的に該不純物拡散領域面を表出せし
   める工程、 該耐エッチング層を除去した後、該第１の導電層上に、
   該第１の開孔部と該第２の開孔部との共通部において該
   不純物拡散領域に接する第２の導電層を形成する工程、 該第２の導電層及び第１の導電層を同一マスクにより該
   第１の開孔の周辺部においてパターニングする工程を有
   することを特徴とする半導体記憶装置の製造方法。