JPH02228742A - マルチプロセッサシステムにおけるデバッグ装置 - Google Patents
マルチプロセッサシステムにおけるデバッグ装置Info
- Publication number
- JPH02228742A JPH02228742A JP1046668A JP4666889A JPH02228742A JP H02228742 A JPH02228742 A JP H02228742A JP 1046668 A JP1046668 A JP 1046668A JP 4666889 A JP4666889 A JP 4666889A JP H02228742 A JPH02228742 A JP H02228742A
- Authority
- JP
- Japan
- Prior art keywords
- processors
- trace
- interrupt signal
- processor
- trace information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 18
- 230000006870 function Effects 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 abstract 1
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
この発明は、システムバスにより接続された複数のプロ
セッサがその実行プログラムの履歴を表わすトレース情
報を記憶するためのトレースメモリをそれぞれ具備して
成るマルチプロセッサシステムにおけるデバッグ装置に
関するものである。
セッサがその実行プログラムの履歴を表わすトレース情
報を記憶するためのトレースメモリをそれぞれ具備して
成るマルチプロセッサシステムにおけるデバッグ装置に
関するものである。
［従来の技術］
第２図は従来のマルチプロセッサシステムにおけるデバ
ッグ装置の構成図であり、図において１−〇〜１−４は
ＣＰＵから成るプロセッサ、２−〇〜２−４は各プロセ
ッサ１−０〜１−４にそれぞれ具備されたトレースメモ
リ、４は各プロセッサ１−０〜１−４間を接続するシス
テムバス、５−〇〜５−４は各プロセッサ１−０〜ｌ−
４と各トレースメモリ２−０〜２−４を接続するトレー
ス情報出力線である。
ッグ装置の構成図であり、図において１−〇〜１−４は
ＣＰＵから成るプロセッサ、２−〇〜２−４は各プロセ
ッサ１−０〜１−４にそれぞれ具備されたトレースメモ
リ、４は各プロセッサ１−０〜１−４間を接続するシス
テムバス、５−〇〜５−４は各プロセッサ１−０〜ｌ−
４と各トレースメモリ２−０〜２−４を接続するトレー
ス情報出力線である。
次に動作について説明する。各プロセッサ１−〇〜１−
４は各々の実行プログラムの履歴を表わすトレース情報
をそれぞれ、自身のトレースメモリ２−０〜２−４に対
しトレース情報出力線５−０〜５−４を介し出力して格
納している。また複数のプロセッサ間において相互のト
レース情報を格納する場合には、例えばプロセッサ１−
０から他のプロセッサ１−１〜１−４に対し周期的にメ
ツセージ信号を送信し、しかして各プロセッサ１−１〜
１−４は順次、このメツセージ信号を受信するとそのと
き自身のトレースメモリ２−１〜２−４に該メツセージ
信号を受信したことを示す同期信号マークを書込む、こ
れにより各プロセッサ１−１〜ｌ−４のトレース情報に
含まれる同期信号マークから、複数のプロセッサ１−０
〜１−４間の実行プログラムの相互の履歴を知り、デバ
ッグ時に利用するようにしている。
４は各々の実行プログラムの履歴を表わすトレース情報
をそれぞれ、自身のトレースメモリ２−０〜２−４に対
しトレース情報出力線５−０〜５−４を介し出力して格
納している。また複数のプロセッサ間において相互のト
レース情報を格納する場合には、例えばプロセッサ１−
０から他のプロセッサ１−１〜１−４に対し周期的にメ
ツセージ信号を送信し、しかして各プロセッサ１−１〜
１−４は順次、このメツセージ信号を受信するとそのと
き自身のトレースメモリ２−１〜２−４に該メツセージ
信号を受信したことを示す同期信号マークを書込む、こ
れにより各プロセッサ１−１〜ｌ−４のトレース情報に
含まれる同期信号マークから、複数のプロセッサ１−０
〜１−４間の実行プログラムの相互の履歴を知り、デバ
ッグ時に利用するようにしている。
〔発明が解決しようとする課題Ｊ
従来のマルチプロセッサシステムにおけるデバッグ装置
は以上のように構成されているので、特定のプロセッサ
から他の各プロセッサに対し、同期信号マークをトレー
ス情報に付加するためのメツセージ信号を送信した場合
に、各プロセッサにメツセージ信号を順次送信してゆく
ことと、システムバス上の伝送渋滞の発生とにより、各
プロセッサのトレース情報に付加される同期信号マーク
に互いに時間的なずれが発生してしまい、そのためにマ
ルチプロセッサシステム全体におけるプログラム実行の
履歴を正確に知りえなくなるなどの問題点があった。
は以上のように構成されているので、特定のプロセッサ
から他の各プロセッサに対し、同期信号マークをトレー
ス情報に付加するためのメツセージ信号を送信した場合
に、各プロセッサにメツセージ信号を順次送信してゆく
ことと、システムバス上の伝送渋滞の発生とにより、各
プロセッサのトレース情報に付加される同期信号マーク
に互いに時間的なずれが発生してしまい、そのためにマ
ルチプロセッサシステム全体におけるプログラム実行の
履歴を正確に知りえなくなるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、マルチプロセッサ間の実行プログラムの履歴
を時間的なずれなしに正確に知ることができ、確実なデ
バッグが行λるようにしたマルチプロセッサシステムに
おけるデバッグ装置を得ることを目的とする。
たもので、マルチプロセッサ間の実行プログラムの履歴
を時間的なずれなしに正確に知ることができ、確実なデ
バッグが行λるようにしたマルチプロセッサシステムに
おけるデバッグ装置を得ることを目的とする。
この発明に係るマルチプロセッサシステムにおけるデバ
ッグ装置は、各プロセッサ間において相互に割込信号を
送受する割込信号送受手段と、前記割込信号の受信時に
各プロセッサが自身のトレースメモリに同期信号マーク
をトレース情報として格納する同期信号マーク格納機能
手段とを備えたものである。
ッグ装置は、各プロセッサ間において相互に割込信号を
送受する割込信号送受手段と、前記割込信号の受信時に
各プロセッサが自身のトレースメモリに同期信号マーク
をトレース情報として格納する同期信号マーク格納機能
手段とを備えたものである。
この発明における割込信号送受手段によっであるプロセ
ッサが他のプロセッサに割込信号を同時に送信すると、
他のプロセッサはその割込信号の受信時に同時に、各々
のトレースメモリに同期信号マークを共に格納し、正確
なデバッグを可能とする。
ッサが他のプロセッサに割込信号を同時に送信すると、
他のプロセッサはその割込信号の受信時に同時に、各々
のトレースメモリに同期信号マークを共に格納し、正確
なデバッグを可能とする。
以下、この発明の一実施例を図について説明する。第１
図において、３は各プロセッサ１−０〜１−４が相互に
割込信号を送受するための割込信号送受手段としての割
込信号線であり、しかして前記割込信号を同時に受信し
た各プロセッサは、自身のトレースメモリに同時に、自
身のＣＰＵが備えている同期信号マーク格納機能手段に
よって同期信号マークをトレース情報として格納する。
図において、３は各プロセッサ１−０〜１−４が相互に
割込信号を送受するための割込信号送受手段としての割
込信号線であり、しかして前記割込信号を同時に受信し
た各プロセッサは、自身のトレースメモリに同時に、自
身のＣＰＵが備えている同期信号マーク格納機能手段に
よって同期信号マークをトレース情報として格納する。
次に動作を説明する。各プロセッサ１−０〜１−４間に
おける相互のトレース情報を格納する際には、例えばプ
ロセッサ１−０が割込信号線３に対して割込信号を出力
して他のプロセッサ１−１〜１−４に例＾ば周期的に送
信する。したがって他のプロセッサ１−１〜１−４は周
期的にこの割込信号を各プロセッサ１−１〜１−４同時
に受信し、その受信時に各プロセッサｌ−１〜１−４は
自身のトレースメモリ２−１〜２−４にトレース情報と
して同期信号マークを同時に格納する。
おける相互のトレース情報を格納する際には、例えばプ
ロセッサ１−０が割込信号線３に対して割込信号を出力
して他のプロセッサ１−１〜１−４に例＾ば周期的に送
信する。したがって他のプロセッサ１−１〜１−４は周
期的にこの割込信号を各プロセッサ１−１〜１−４同時
に受信し、その受信時に各プロセッサｌ−１〜１−４は
自身のトレースメモリ２−１〜２−４にトレース情報と
して同期信号マークを同時に格納する。
したがって各プロセッサ１−０〜１−４のトレースメモ
リ２−０〜２−４には時間的なずれのない同期信号マー
クが互いに記憶されて残されることになり、各プロセッ
サ１−０〜１−４間の実行プログラムの履歴の時間的な
ずれがな（なり、同期がとれて確実なデバッグが実行可
能となる。
リ２−０〜２−４には時間的なずれのない同期信号マー
クが互いに記憶されて残されることになり、各プロセッ
サ１−０〜１−４間の実行プログラムの履歴の時間的な
ずれがな（なり、同期がとれて確実なデバッグが実行可
能となる。
尚、前記実施例では、特定のプロセッサから他の各プロ
セッサへ周期的に割込信号を送信し、各トレースメモリ
に同期信号マークを付ける方式を取っているが、他のガ
ードへメツセージ信号を送信するプロセッサがそのメツ
セージ送信時に上記のように割込信号を送信しても前記
実施例と同様の効果を奏する。
セッサへ周期的に割込信号を送信し、各トレースメモリ
に同期信号マークを付ける方式を取っているが、他のガ
ードへメツセージ信号を送信するプロセッサがそのメツ
セージ送信時に上記のように割込信号を送信しても前記
実施例と同様の効果を奏する。
以上のようにこの発明によれば、マルチプロセッサシス
テムにおけるデバッグ装置を、特定のブロセッサから他
の各プロセッサに割込信号を送信し、これに対し各プロ
セッサがその割込信号を同時に受信したときに、各プロ
セッサは自身のトレースメモリに同期信号マークをトレ
ース情報として同時に格納するように構成したので、プ
ロセッサ間における相互のトレース情報の格納時に各ト
レース情報に同時性が保たれて同期がとられているから
、このトレース情報による複数のプロセッサのプログラ
ム実行の履歴をそのデバッグ時に正確に読取ることがで
きる効果がある。
テムにおけるデバッグ装置を、特定のブロセッサから他
の各プロセッサに割込信号を送信し、これに対し各プロ
セッサがその割込信号を同時に受信したときに、各プロ
セッサは自身のトレースメモリに同期信号マークをトレ
ース情報として同時に格納するように構成したので、プ
ロセッサ間における相互のトレース情報の格納時に各ト
レース情報に同時性が保たれて同期がとられているから
、このトレース情報による複数のプロセッサのプログラ
ム実行の履歴をそのデバッグ時に正確に読取ることがで
きる効果がある。
第１図はこの発明の一実施例の構成図、第２図は従来装
置の構成図である。 １−〇〜１−４はプロセッサ、２−０〜２−４はトレー
スメモリ、３は割込信号送受手段（割込信＄号線）、４
はシステムバス。 尚、図中、同一符号は同一、又は相当部分を示す。
置の構成図である。 １−〇〜１−４はプロセッサ、２−０〜２−４はトレー
スメモリ、３は割込信号送受手段（割込信＄号線）、４
はシステムバス。 尚、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- システムバスにより接続された複数のプロセッサが実行
する実行プログラムの履歴を表わすトレース情報を記憶
するトレースメモリをそれぞれ具備して成るマルチプロ
セッサシステムにおけるデバッグ装置において、上記各
プロセッサ間において、相互に割込信号を送受するため
の割込信号送受手段と、この割込信号送受手段による割
込信号の同時受信時に各プロセッサが自身のトレースメ
モリに同期信号マークをトレース情報として同時に格納
する同期信号マーク格納機能手段とを備えたことを特徴
とするマルチプロセッサシステムにおけるデバッグ装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1046668A JP2583602B2 (ja) | 1989-03-01 | 1989-03-01 | マルチプロセッサシステムにおけるデバッグ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1046668A JP2583602B2 (ja) | 1989-03-01 | 1989-03-01 | マルチプロセッサシステムにおけるデバッグ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02228742A true JPH02228742A (ja) | 1990-09-11 |
| JP2583602B2 JP2583602B2 (ja) | 1997-02-19 |
Family
ID=12753735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1046668A Expired - Fee Related JP2583602B2 (ja) | 1989-03-01 | 1989-03-01 | マルチプロセッサシステムにおけるデバッグ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2583602B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0484221A2 (en) * | 1990-10-29 | 1992-05-06 | National Recovery Technologies Inc. | Method and apparatus for the separation of materials using penetrating electromagnetic radiation |
| WO1994008294A1 (en) * | 1992-09-25 | 1994-04-14 | Nitto Kohki Co., Ltd. | Computer system |
| USRE36537E (en) * | 1990-10-29 | 2000-02-01 | National Recovery Technologies, Inc. | Method and apparatus for sorting materials using electromagnetic sensing |
| WO2008023323A2 (en) | 2006-08-21 | 2008-02-28 | Nxp B.V. | Multiprocessor system and method for synchronizing a debugging process of a multiprocessor system |
| WO2010097875A1 (ja) * | 2009-02-24 | 2010-09-02 | パナソニック株式会社 | データ処理装置、方法 |
| JP2013171410A (ja) * | 2012-02-20 | 2013-09-02 | Fujitsu Ltd | トレース結合装置及びプログラム |
-
1989
- 1989-03-01 JP JP1046668A patent/JP2583602B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0484221A2 (en) * | 1990-10-29 | 1992-05-06 | National Recovery Technologies Inc. | Method and apparatus for the separation of materials using penetrating electromagnetic radiation |
| US5260576A (en) * | 1990-10-29 | 1993-11-09 | National Recovery Technologies, Inc. | Method and apparatus for the separation of materials using penetrating electromagnetic radiation |
| US5339962A (en) * | 1990-10-29 | 1994-08-23 | National Recovery Technologies, Inc. | Method and apparatus for sorting materials using electromagnetic sensing |
| US5518124A (en) * | 1990-10-29 | 1996-05-21 | National Recovery Technologies, Inc. | Method and apparatus for the separation of materials using penetrating electromagnetic radiation |
| US5738224A (en) * | 1990-10-29 | 1998-04-14 | National Recovery Technologies, Inc. | Method and apparatus for the separation of materials using penetrating electromagnetic radiation |
| USRE36537E (en) * | 1990-10-29 | 2000-02-01 | National Recovery Technologies, Inc. | Method and apparatus for sorting materials using electromagnetic sensing |
| WO1994008294A1 (en) * | 1992-09-25 | 1994-04-14 | Nitto Kohki Co., Ltd. | Computer system |
| US5715388A (en) * | 1992-09-25 | 1998-02-03 | Kohki Co., Ltd. | Computer system for controlling an industrial robot subsystem which can monitor and detect abnormalities therein |
| WO2008023323A2 (en) | 2006-08-21 | 2008-02-28 | Nxp B.V. | Multiprocessor system and method for synchronizing a debugging process of a multiprocessor system |
| WO2010097875A1 (ja) * | 2009-02-24 | 2010-09-02 | パナソニック株式会社 | データ処理装置、方法 |
| JP2013171410A (ja) * | 2012-02-20 | 2013-09-02 | Fujitsu Ltd | トレース結合装置及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2583602B2 (ja) | 1997-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6789182B1 (en) | System and method for logging computer event data and physical components of a complex distributed system | |
| US6920586B1 (en) | Real-time debug support for a DMA device and method thereof | |
| CN102163182A (zh) | 具有调试单元的信息处理设备及其调试方法 | |
| US4371926A (en) | Input/output information indication system | |
| JPH02228742A (ja) | マルチプロセッサシステムにおけるデバッグ装置 | |
| JP5845771B2 (ja) | 情報伝達システムおよび情報伝達方法 | |
| JPH11232211A (ja) | Ｄｍａ制御装置及びｄｍａ制御方法 | |
| JP2920441B2 (ja) | プロセスデータ処理システムおよび処理方法 | |
| JP2838588B2 (ja) | プロセスデータ処理システム | |
| JPS6049350B2 (ja) | デ−タバス制御方式 | |
| JPH01241662A (ja) | 並列処理方法 | |
| JPH0442695B2 (ja) | ||
| JP2883091B2 (ja) | マルチプロセッサーシステム | |
| JPH0522939B2 (ja) | ||
| JPS60217446A (ja) | 高速プログラマブルロジツクコントロ−ラ | |
| JP2729184B2 (ja) | 複数のデータ処理装置を用いた制御装置における出力同期方法 | |
| JPH0410037A (ja) | シーケンシャルアクセスメモリ | |
| JPS62204358A (ja) | デ−タ通信処理方式 | |
| JPH03250240A (ja) | 放送通信システム | |
| SU1346083A1 (ru) | Система контрол инкубаторов | |
| SU1631549A1 (ru) | Устройство обработки информации | |
| JPS6095678A (ja) | マルチプロセツサシステム | |
| KR930002857B1 (ko) | 다중처리기 시스팀에서의 시스팀 구성표 작성방식 | |
| SU1456963A1 (ru) | Устройство дл сопр жени ЭВМ с общей магистралью | |
| JPH0122300Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |