JPH01241662A - 並列処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、マルチプロセッサシステムにおいて、複数
のプロセッサに割９つけられているマルチプロセッサ同
期方式に関する。

（従来の技術） 近年のマイクロプロセッサのめざましい発展により、何
間・測子というプロセッサを並列に稼働させることによ
って、処理の高速化を目ざすことが可能になってきた。

一方、高速化が望まれるアプリケーションは、行列計算
のように大量のデータに対して同一の処理をするような
ものばかりではなくなってきている。近年の人工知能需
要の高まりに伴ない、大量のデ、−夕に対して多種・多
様な処理を施すようなアプリケージ百ンの高速化が切望
されるようになってきた。

しかし、いくらたくさんのプロセッサを使おうとも、そ
れだけでは処理の高速化は望めない。並列処理の効果を
出すためには、処理をうまく分担しあって、１つのプロ
セッサでの処理量を減らさなければならない。

近年では、パイプライン型の計算機でも、ノ＜イブライ
ンを複数持ち、並列に稼働させて高速化をはかる動きも
出てきたが、その効果を発揮させるためには、処理のル
ープ長が長いことが望ましい。

つまシ、計算の結果を互いに参照することのない同一内
容の処理の繰シ返しが多いアプリケーションでは並列処
理効果を引き出しやすい。逆に、ループ長の短かいルー
プが乱発するような処理では、１つのループ内での並列
度は低いため、２つ以上のループ間の依存関係・順序関
係まで考慮した上での並列処理を考えない限シ、高速化
は期待できない。特に、非常に多くのプロセッサを用い
て、そのようなアプリケーションを並列処理する時、１
つのループ内の並列処理のみを考えていたのでは、大半
のプロセッサはデータが枯唱してしまう。

ゆえにプロセッサの数を増せば増すほど、従来１つのプ
ロセッサでシーケンシャルに行っていた一連の処理を細
かく分割し、（その分割された処理の単位をプロセスと
呼ぶことにする）複数のプロセッサにプロセスをマツピ
ングして、プロセス間の依存関係・順序関係に従って、
互いに連けいを取り合いながら処理を進めることが必要
になる。

例えば、第４図に示すようなＡ、Ｂ、Ｃの３つの処理が
あって、Ａ、Ｂの結果を用いてＣの処理を行なうとする
。この時、Ａの処理の完了と、Ｂの処理の完了を待ち合
わせて、Ｃの処理を開始するといったことが必要となる
。ここで処理Ａ　、　Ｂ。

Ｃが別のプロセッサにマツピングされて並列に処理され
る場合、プロセッサ間での待ち合わせ（同期）が必要と
なる。

一方、マルチタスク実行時のように、以上のような同期
がマルチプロセッサシステムのいたる所で、複数種類必
要な場合、それらが互いに干渉しないようにしなければ
ならない。第５図に示した処理のように、プロセスが同
期によって完全にグループ化できるようなアプリケーシ
ョンに対しては、プロセッサをクラスタ化して、各クラ
スタごとに独立した同期機構（割込線など）を持たせれ
ば、以上の干渉は防げる。しかし、この方式はプロセス
の自由なマツピングを阻害するため、システムを専用化
してしまう。又、第６図のように、同一のプロセスが複
数の同期にかかわるようなアプリケーションに対しては
、複数の同期機構をシステム全体にはりめぐらさねばな
らない。汎用マシンでは、マツピングは定まらないので
、従来はこのような同期をハードウェアによシ行うこと
は避けられていた。このため、ソフトウェアでこのよう
な同期をとらざるを得す、オーバーヘッドが大きく効率
が悪かった。

（発明が解決しようとする課題） この様に従来のマルチプロセッサシステムでは、システ
ム上にマツピングされたプロセス間での待ち合わせが円
滑に行なえないという欠点が有った。

本発明は、汎用な問題をマルチプロセッサシステムで処
理する際、システム上にマツピングされたプロセス間で
の待ち合わせを円滑に行なうことを目的とし、実行の順
序制御を矛盾なく行なえることを保証することによって
、各々のプロセスのマルチプロセッサ上への自由なマツ
ピングを可能にすることを目的とする。

〔発明の構成〕

（課題を解決するための手段） 本発明では、複数のプロセスを並行処理させるマルチプ
ロセッサシステムに対し、各プロセッサに同期ポイント
識別子付の同期ポイント到達信号生成手段と、各プロセ
ッサからの上記信号の検出装置と、上記検出装置からの
検出信号を受けて全プロセッサに対して同期ポイント識
別子付の時期解除信号を生成し放送する手段を具備させ
る。

（作用） まず、マルチプロセッサシステムに複数のプロセスをマ
ツピングする。この時、相互の依存関係から、待ち合わ
せを要するポイントを元のプログラムから解析し、それ
ぞれに同期ポイント識別子を割シ当てる。なおシステム
の処理実行の開始に際し、各プロセッサは、自分には関
わりのない同期ポイント識別子すべてに対し、ダミーの
同期ポイント到達信号を出しておく。各プロセッサは、
自分が担当するプロセスの実行が、その同期ポイントへ
到達したならば、そのポイントにつけられた識別子を持
った同期ポイント到達信号を、検出装置に送る。検出装
置は、その監視下の全プロセッサからある識別子付の同
期ポイント到達信号を受けたならば、更に上位の検出装
置又は待期解除信号生成手段へ、その識別子付の同期ポ
イント到達信号を送る。最上位の検出装置は、その直下
からの到達信号が全てそろったことをもって、システム
全体の同期ポイント到達を識別する。その検出信号を受
けて待期解除信号生成手段は全プロセッサに対し、検出
信号中の識別子付の時期解除信号を放送する。こうして
全プロセッサは、その識別子で指定されるシステム全体
における待ち合わせが完了したことを知ることができ、
その待ち合わせ完了を待っていたプロセッサは、待ち合
わせ完了後の処理を開始できる。

（実施例） 以下、本発明の一実施例について説明する。第１図は本
発明における同期ポイント到達信号検出装置の一実施例
である。ここでは、検出装置Ｆ１つにつき、８本の下方
リンクＬＬ、１本の上方リンクＵＬを持つものを例にと
シ説明する。各プロセッサは自分に割シ当てられたすべ
てのプロセスについて、ある同期ポイントに到達したな
らば、検出装置Ｆの下方リンクに同期ポイント到達信号
を出力する。同期ポイント到達信号は第２図のフォーマ
ット例に示すように、そのデータが同期ポイント到達信
号であることを示す同期データフラグＳと、同期ポイン
トを識別する同期番号Ｎを必ず含むようにする。Ｎのビ
ット幅によって一つの検出装置Ｆ内に設置するカウンタ
Ｃの個数が決まる。例えば、同期番号Ｎが４ビツトなら
ば、カウンタＣは１６個必要で、最大１６種類までの同
期をとることが可能になる。下方リンクＬＯ〜Ｌ７から
入ったデータは、それぞれレジスタＲＯ〜Ｒ７にラッチ
される。それらのデータ中の同期データフラグが１なら
ば、アービタＡに要求信号が出され、調停された後、許
可がお９たレジスタ中の同期番号ＮはマルチプレクサＭ
を通してデコーダＤ、に渡たされ、同期番号Ｎに対応す
るカウンターをインクリメントする。次にアービタＡは
デコーダＤＩを介して先程許可をおろしたレジスタの同
期７ラグＳを０にリセットする。こうして次の調停が開
始して、上記のことがくシ返される。下方の全プロセッ
サが同期ポイン）Ｎに到達すると、８本の下方リンクか
ら同期データが入ってくるので、カウンタＮは８を示す
ようになる。この時、カウンタＮから同期データジェネ
レータに上方リンクへの同期データ生成要求信号が出さ
れる。同期データジェネレータＧは、同期データ生成要
求信号を出したカウンタの番号を持つ同期データを生成
し上方リンクから送信する。次に同期データを上方リン
クに送信させたカウンタは、次回の同一の同期番号の同
期に備えてリセットされる。

検出装置Ｆをプロセッサの個数に応じて、第３図に示す
ような数階層の８分木構造で接続して、マルチプロセッ
サの同期システムを構築する。このように接続しておけ
ば、全プロセッサが同期番号Ｎの同期ポイントに到達し
たならば最上位の検出装置の上方リンクから同期データ
Ｎが送信される。これを待機解除信号として全プロセッ
サへ放送すれば、全プロセッサは、システム全体が同期
ポイントＮに到達したことを知ることができ、それを待
っていたプロセッサは、次のステップへの実行が開始さ
れる。

なお、プロセスの割υあてかたによっては、全プロセッ
サが全同期ポイントに関係するとは限らないので、各プ
ロセッサはリセット時と、同期データが上から放送され
てきた時に、自分に関係のない同期番号の同期データを
生成して上方に送信することになる。

また、プロセッサ数に対してプロセス数のほうが多い場
合、１つのプロセッサに対して複数のプロセスがマツピ
ングされる。この時、１つのプロセッサ内でのプロセス
間の同期は、ソフトウェアで行ない、プロセッサ内部で
の同期がとれたら、はじめて検出装置Ｆへ、そのプロセ
ッサからの同期ポイント到達信号を出力することになる
。ソフトウェアでシステム全体の同期をとろうとすると
、システム内の全プロセスとの通信を行わなければなら
ないので、非常にオーバーヘッドが大きい妙ζ本方式で
は、通信を伴わないプロセッサ内部のソフトウエア式同
期を終えたら、同期ポイント到達信号を１回出すだけで
、あとはプロセッサ外の同期機構が処理してくれるので
、プロセッサの負担は軽く、オーバーヘッドが少ない。

ハードウェア量の観点から本システムはどうかというと
、同期ポイント到達信号が転送される通信路は、プロセ
ッサとホスト間のデータ通信路と共用可能なので、新喪
な配線量の増加分はないといえる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、複数
のプロセスを並行して処理させるマルチプロセッサシス
テムにおいて、相互干渉や極度の配線量増大、オーバー
ヘッド増大を起こすことなしに、複数の同期ポイントに
対するプロセッサ間同期が可能となる。又、プロセスの
マツピングにかかわシなく、実行の順序制御を矛盾なく
行なうことができるので、プロセッサへのプロセスの自
由なマツピングが可能になる。

【図面の簡単な説明】

第１図は本発明における同期ポイント到達信号検出装置
の一実施例の図、第２図は同期ポイント到達信号及び時
期解除信号のフォーマットの一例の図、第３図は第１図
の検出装置を用いたマルチプロセッサの同期システムの
図、第４図は待ち合わせを必要とする処理の概念図、第
５図はクラスタ化によシ同期間干渉を排除できる問題の
例の図、第６図はクラスタ化では同期間干渉を排除でき
ない問題の例の図である。 代理人　弁理士　　則　近　憲　佑 同　　松山光速 第１図 第３図

Claims (1)

【特許請求の範囲】
1. 複数のプロセスを並行して処理させるマルチプロセッサ
   システムにおいて、各プロセッサは同期ポイント識別子
   付の同期ポイント到達信号を出力する手段と、同期ポイ
   ント識別子毎に下位の全プロセッサから同期ポイント到
   達信号が出力されたか否かを検出する手段と、出力が検
   出された場合に対応する識別子付の同期ポイント到達信
   号を上位のプロセッサに出力させる手段とを備え、最上
   位のプロセッサは特定の同期ポイント識別子付の同期ポ
   イント到達信号の出力を検出した場合該同期ポイント識
   別子付の待機解除信号を下位の全プロセッサに放送する
   ことを特徴とするマルチプロセッサ同期方式。