JP2780623B2

JP2780623B2 - 情報処理装置

Info

Publication number: JP2780623B2
Application number: JP5336200A
Authority: JP
Inventors: 明寛澤村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-12-28
Filing date: 1993-12-28
Publication date: 1998-07-30
Anticipated expiration: 2013-07-30
Also published as: JPH07200486A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチプロセッサシステ
ムの各プロセッサに割り当てられているタスク間の同期
処理を効率良く行うマルチプロセッサシステムに関す
る。

【０００２】

【従来の技術】並列処理において保証すべき基本的な問
題に、各プロセッサに割り当てられたタスク間のデータ
の授受や実行順序の維持があり、これらを実現するため
にはプロセッサ間の同期を取るハードウェア的な機構や
ソフトウェア的に操作が必要となる。

【０００３】通常、このようなプロセッサ間の同期の実
現はシステムの共有メモリを介して行われる。すなわ
ち、共有メモリ中にタスク間同期を確認するための領域
を設定しておき、他タスクと同期を取り必要のあるタス
クはこの領域をロックしつつ読み書きすることで、自タ
スクが命令列中の同期位置に達したことを他タスクに知
らせたり、他タスクが命令列中の同期位置に達したこと
を確認する。ここでメモリ中の同期用領域をロックする
のは、同一タイミングに同一メモリ位置に値を書込んだ
り読出したりするとタスク間で値が一貫しなくなる場合
があるためである。

【０００４】このような共有メモリを介して行うタスク
間同期は、同期処理専用のハードウェア的な機構が小さ
いので、並列度が小さくタスク間同期の回数が比較的少
ないアプリケーションにおいては有効である。

【０００５】しかし、タスク間同期をとる回数が多いア
プリケーションにおいては、同一メモリ領域へのアクセ
スが多数のプロセッサから集中することになるため、上
記のような共有メモリを介したタスク間同期方法は必ず
しも有効ではない。

【０００６】つまり、多数のプロセッサから同一のメモ
リ領域にアクセスが集中するため、並列で動作するタス
クが同期処理によって逐次化されてしまう。また、これ
よりプロセッサ−共有メモリ間ネットワークのトラフィ
ックが増大するため、同期処理と関係のないタスクに対
して与える影響が大きくなる。このような理由からマル
チプロセッサシステム全体の実行性能が低下してしま
う。

【０００７】このような性能低下の割合は、アプリケー
ション中で同期を取る回数が多くなるほど、また一つの
タスク中で同期を取る命令の間隔が小さいほど、増加す
る。

【０００８】こうした問題を解決するために、共有メモ
リとは別にタスク間同期処理やタスク間の通信専用のレ
ジスタやこれらの同期／通信用レジスタ−プロセッサ間
の専用パスを設ける技術が特開平２−２３８５５３号公
報に開示されている。この技術においては同期処理がア
クセスするレジスタや、使用するパスが通常のメモリア
クセスとは別系統なので、上述のような同期処理と関係
のないタスクに与える影響を取り除くことができる。し
かし、同期／通信用レジスタがシステムに唯一であれ
ば、同期回数の多いアプリケーションで顕在化する同期
処理オーバーヘッドはこの技術によっても改善しない。

【０００９】

【発明が解決しようとする課題】このような従来技術に
おいてはタスク間同期処理が他のタスクの処理に悪影響
を与えるという課題、同期処理自体のオーバーヘッドが
大きいという課題がある。同期／通信専用レジスタを設
けた場合においては他のタスクへの悪影響は軽減される
が、同期処理自体のオーバーヘッドを短縮するには至っ
ていない。

【００１０】

【課題を解決するための手段】上記の問題点を解決する
ため、本発明のマルチプロセッサシステムはこれらプロ
セッサのそれぞれ毎に同期制御部と、この同期制御部を
全て接続するプロセッサ間ネットワークを備え、前記同
期制御部はそれぞれ自プロセッサと同期を取る対象のプ
ロセッサのうち、同期処理に達したプロセッサ数を数え
る同期計数手段（以下同期カウンタ）と、自プロセッサ
が同期を取るべきプロセッサに対し同期要求信号を送出
する同期要求信号送出手段と、自プロセッサや他プロセ
ッサからの同期要求信号を受信する同期要求信号受信手
段と、この同期要求信号受信手段からの同期要求信号に
基づいて前記同期カウンタの値を制御する制御手段と、
自プロセッサが同期命令を実行した後前記同期カウンタ
の値を監視して同期対象のプロセッサ全てと同期が完了
したことを確認して同期完了信号を生成する同期完了信
号生成手段と、自プロセッサが同期処理実行後この同期
完了信号生成手段で同期完了信号が生成されるまで自プ
ロセッサの後続命令処理を抑止する手段とを備える。

【００１１】この発明によれば、タスクの同期処理を同
期と関係のないタスクに悪影響を与えることなく、効率
的に行うことができる。

【００１２】すなわち、同期の完了待ちは上記各プロセ
ッサが独立に備える上記同期カウンタを監視することで
行うため、同期が完了したかどうか確認するために共有
メモリやシステムに唯一の同期／通信用レジスタに何度
もアクセスを繰り返すことがなく、他のタスクに与える
悪影響が少ない。

【００１３】また、同期を取るプロセッサの指定を柔軟
に行うことができる。

【００１４】

【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。

【００１５】図１を参照すると、本発明の第１の実施例
は、それぞれが他タスクとの同期が必要なタスクのため
にバリア同期命令を実行し自プロセッサが同期を取るべ
きプロセッサに対し同期要求信号を送出し同期完了信号
を受信するまでホールド状態となり後続命令の処理を停
止する複数のプロセッサＰ０−Ｐｎ，これらプロセッサ
Ｐ０−Ｐｎからの同期要求信号を受信し、それぞれ自プ
ロセッサと同期をとる対象のプロセッサのうち同期処理
に達したプロセッサ数を数えたカウンタを制御し自プロ
セッサによる同期命令の実行後同期カウンタの値を監視
して同期対象プロセッサ全てと同期が完了したことを確
認して同期完了信号を生成する複数の同期制御部Ｃ０−
Ｃｎ，前記プロセッサＰ０−Ｐｎおよび同期制御部Ｃ０
−Ｃｎを接続するクロスバキットワークで構成するプロ
セッサ間キットワークＮ，およびこのプロセッサ間キッ
トワークに接続された共用メモリＭを備えている。

【００１６】図２を参照すると、本発明の第２の実施例
の同期制御部Ｃ０−Ｃｎのそれぞれは、プロセッサＰか
らの同期処理要求信号２０に基づいて同期要求信号２４
を発生する同期要求信号生成部１０と、この同期要求信
号生成部１０からの同期要求信号２２をネットワークＮ
を介して同期対象のプロセッサに送出する同期要求信号
送出部１１と、他プロセッサからプロセッサ間ネットワ
ークＮを介して与えられる同期要求信号２３を受付け同
期要求信号２５を発生する同期要求信号受信回路１２
と、自プロセッサと同期を取るべきプロセッサのうちま
だ同期が完了していないプロセッサの数を示す同期カウ
ンタ１４と、この同期カウンタ１４の現在の値２６を減
算するディクリメンタ１５と、この現在の値２６が定数
“０”であるか否かを比較し“０”であるとき同期完了
信号２１を生成してプロセッサＰに与えるコンパレータ
１６と同期要求信号生成部１０からの自プロセッサの同
期要求信号２４，同期要求信号回路１２からの同期要求
信号２５、および同期カウンタ１４からの現在の値２６
に基いて次クロックで同期カウンタ１４にセットすべき
値（同期対象プロセッサ数−１）２９を出力するととも
に同期カウンタ１４にこのセットすべき値２９，ディク
リメンタ１５の出力２７および同期カウンタ１４の現在
の値２６のどれか１つを選択して与えるための選択指示
信号２８を出力する同期カウンタ制御回路１３とを含
む。

【００１７】次に本発明の第１の実施例の動作について
詳細に説明する。

【００１８】図１を参照すると、複数のプロセッサＰ
０、Ｐ１…Ｐｎが直接プロセッサ間ネットワークＮに接
続されている。またプロセッサＰ０、Ｐ１…Ｐｎはそれ
ぞれ同期制御部Ｃ０、Ｃ１…Ｃｎに接続されており、各
同期制御部Ｃ０、Ｃ１…ＣｎはそれぞれプロセッサＰ
０、Ｐ１…Ｐｎから同期命令処理要求を受け付ける。さ
らに同期制御部Ｃ０、Ｃ１…Ｃｎもプロセッサ間ネット
ワークＮに接続されており、それぞれ他プロセッサへの
同期要求信号を送出したり、他プロセッサからの同期要
求信号を受け付ける。

【００１９】他タスクとの同期が必要なタスクには必要
に応じて命令列中に同期命令を挿入する。ここでは、各
プロセッサの命令の１つとして、バリア同期命令を設定
する。

【００２０】プロセッサはこのバリア同期命令に処理が
達すると次の処理を行う。

【００２１】（１）同期制御部に対し同期処理要求を送
出する。

【００２２】（２）同期制御部から同期完了信号を受信
するまでホールド状態となり、後続命令の処理を停止す
る。

【００２３】プロセッサＰはバリア同期命令を実行する
と同期処理要求信号を同期制御部Ｃに送信し、同期制御
部Ｃから同期完了信号を受信するまでバリア同期命令の
後続命令の処理を停止する。

【００２４】同期制御部ＣはプロセッサＰやネットワー
クを介して他プロセッサから同期要求信号を受信する
と、同期カウンタ１４の値２６を参照し、同期カウンタ
１４の値が“０”の時には（同期対象プロセッサ数−
１）を選択し、同期カウンタ１４の値が“０”でないと
きにはディクリメンタ１５の出力を選択し、どこからも
同期要求信号を受信していないときには同期カウンタ１
４の値をホールドするよう同期カウンタのセレクタを信
号線２８により制御する。

【００２５】同期制御部Ｃは同期カウンタ１４の値が０
になると同期完了信号をコンパレータＣ０６により生成
しプロセッサＰに送信する。

【００２６】ここで、同期制御部Ｃ中の同期カウンタ１
４が“０”のとき、プロセッサＰは他プロセッサとの同
期待ち状態ではなく通常の命令実行状態である。逆にプ
ロセッサＰが通常動作状態でも同期カウンタ１４が
“０”であるとは限らない。すなわち、他プロセッサが
時プロセッサの同期完了を待っている場合である。この
ような自プロセッサより先に他プロセッサからの同期要
求信号を同期制御部Ｃが処理すると、同期カウンタ１４
は元々“０”であるが、自プロセッサ／他プロセッサを
問わず最初に届いた同期要求信号によって同期カウンタ
１４の値が“０”から別の値に更新されるためである。

【００２７】第１の実施例においては、プロセッサ間の
同期のための同期制御部間ネットワークをプロセッサ−
共有メモリ間ネットワークと共用しているため同期制御
用のハードウェア量を抑さえることができる。また、同
期制御のためのプロセッサ間の通信は自プロセッサが同
期命令を処理したことを同期対象のプロセッサに通知す
る同期要求信号だけであり、従来技術のように特定のメ
モリ領域や同期／通信用レジスタを繰り返しアクセスす
ることはないので同期と関係のないプロセッサやタスク
に対する同期要求信号の多発による悪影響を抑さえるこ
とができる。

【００２８】次に本発明の第２の実施例について図面を
参照して詳細に説明する。

【００２９】図３を参照すると、第１の実施例で示した
プロセッサＰ０−Ｐｎ、同期制御部Ｃ０−Ｃｎ、プロセ
ッサ間ネットワークＮおよび共用メモリＭと異なる第２
の実施例の特徴は以下の通りである。

【００３０】すなわち、プロセッサ間ネットワークＮは
複数のプロセッサＰ０−Ｐｎおよび共用メモリＭと直接
接続されている。さらに同期制御部Ｃ０−Ｃｎ間で同期
要求信号のやりとりはこの同期制御部Ｃ０−Ｃｎに直接
接続した同期制御間ネットワークＳを介して行なわれ
る。

【００３１】本発明の第２の実施例では、プロセッサ間
ネットワークＮとは独立して別に同期制御部間ネットワ
ークＳを備えることにより第１の実施例と比較して同期
と関係ないプロセッサやタスクに対する同期要求信号の
多発による悪影響を更に低減することができる。

【００３２】次に本発明の第３の実施例について図面を
参照して詳細に説明する。

【００３３】実際のマルチプロセッサシステムにおい
て、システムのプロセッサ資源の有効利用上、同時に動
作可能なタスクの全て、あるいはバリア同期すべきタス
クの全てを同時に各プロセッサに割り当て実行するとは
限らない。すなわち、同時にシステム中で実行されてい
ないタスクに対しても同期を実現する必要がある。

【００３４】この問題は第１の実施例や第２の実施例の
同期制御部の同期カウンタを複数個持つことによって解
決できる。

【００３５】次に本発明の第３の実施例について図面を
参照して詳細に説明する。

【００３６】図４を参照すると、本発明の第３の実施例
は、第１の実施例における同期要求信号生成部１０，同
期要求信号送出部１１，および同期要求信号受信回路１
２に加えて、以下の特徴的な要素を備えている。

【００３７】すなわち、本発明の第３の実施例は複数の
同期カウンタ１４０−１４ｎ，これら同期カウンタ１４
０−１４ｎのそれぞれに対応するデクリメンタ１５０−
１５ｎおよびコンパレータ１６０−１６ｎ，同期カウン
タ１４０−１４ｎからの現在の値２６０−２６ｎのうち
の１つを選択するセレクタ１８，およびコンパレータ１
６０−１６ｎのうちの１つを選択するセレクタ１７の
他，同期要求信号生成部１０や同期要求信号受信回路１
２からの同期要求信号２４や２５に含まれるジョブ番号
により同期カウンタ１４０−１４ｎの入力セレクタに選
択指示信号２８０−２８ｎを出力し、選択指示信号を出
力しこの指示信号３１からの指示によりセレクタ１８で
の選択結果である同期カウンタ１４０−１４ｎの現在の
値２６０−２６ｎのいずれかを入力し、同期対象プロセ
ッサ数−１を示す信号２９を出力する同期カウンタ制御
回路１３を含む次に本発明の第３の実施例の動作につい
て詳細に説明する。

【００３８】図４を参照すると、ジョブ番号３０は自プ
ロセッサが現在実行中のジョブの番号でありＯＳにより
管理されているものである。ジョブ番号３０は同期信号
生成部１０とセレクタ１７に入力される。

【００３９】同期要求信号生成部１０は自プロセッサか
ら同期命令処理要求２０を受け付けると、同期要求信号
２４を生成し同期カウンタ制御部１３と同期要求信号送
出部１１に送出する。同期要求信号２４は同期要求を行
ったタスクのジョブ番号を含んでいる。

【００４０】同期要求信号送出部１１は同期要求信号２
４を受け付け、信号線２２からプロセッサ間ネットワー
クＮまたは同期制御部間ネットワークＳを通して同期対
象プロセッサに同期要求信号を送出する。

【００４１】同期要求信号受信回路１２はプロセッサ間
ネットワークＮまたは同期制御部間ネットワークＳを通
して他プロセッサからの同期要求信号２３を受信し同期
カウンタ制御部１３に同期要求信号２５を転送する。

【００４２】同期カウンタ制御回路１３は同期要求信号
生成部１０や同期要求信号受信回路１２から同期要求信
号を受け付けると同期要求信号２４や２５に含まれるジ
ョブ番号により同期カウンタ１４０から同期カウンタ１
４ｎの入力セレクタを信号２８０から２８ｎにより制御
する。すなわち、同期要求信号２４や２５で示すジョブ
番号に対応して割り当てた同期カウンタ以外はホールド
を選択し、同期要求信号２４や２５の示すジョブ番号に
対応する同期カウンタのみ対応するディクリメンタ１５
０から１５ｎの出力や同期要求信号に示す同期対象プロ
セッサ数−１を示す信号２４を選択する。

【００４３】同期カウンタ制御部１３は同期要求信号２
４や２５のジョブ番号によりセレクタ１８を信号３１に
より制御し、同期カウンタ１４０から１４ｎ内のジョブ
番号に対応するものの現在値２６を得る。

【００４４】現在値２６が“０”のときは同期信号２４
や２５の示すジョブ番号に対応する同期カウンタのセレ
クタを信号２４を選択するよう制御し、信号２６が非
“０”の時はディクリメンタの出力を選択するよう制御
する。

【００４５】各コンパレータ１６０から１６ｎの出力は
セレクタ１７とジョブ番号２１０により、プロセッサが
実行中のタスクに対応するコンパレータ出力が選択され
同期完了信号２１としてプロセッサに送出される。

【００４６】以上により、各プロセッサは同期対象以外
のタスクを実行中でも他タスクからの同期要求を受け付
けることができる。また同期完了信号は同期対象のタス
クが属するジョブを実行しているときだけプロセッサに
送出され、他プロセッサからの同期要求に関係のないタ
スクを実行中は不正な同期完了信号を生成しない。

【００４７】第１の実施例から第３の実施例において、
各プロセッサが同期対象のプロセッサを指定する方法は
規定していない。

【００４８】本発明の第４の実施例において同期対象プ
ロセッサを規定する方法を図面を参照して詳細に説明す
る。

【００４９】図５を参照すると、図示されたフォーマッ
トで各プロセッサが実行するバリア同期命令を定義す
る。同期対象プロセッサ指定フィールドは各ビットが物
理的なプロセッサに対応し、１であるビットに対応する
プロセッサが同期対象プロセッサである。

【００５０】各プロセッサはバリア同期命令を実行する
とき、同期処理要求有効ビットにバリア同期命令の同期
対象プロセッサ指定フィールドのそのまま連結して同期
処理要求信号を生成し自プロセッサに対応する同期制御
部に送出すればよい。

【００５１】この第４の実施例ではバリア同期命令の同
期対象プロセッサ指定フィールドにより同期対象プロセ
ッサを指定するため、同時実行可能なタスク全てとバリ
ア同期が必要でない場合はそのタスクを実行するプロセ
ッサに対応するビットを落としておけばよく、柔軟な同
期制御か可能である。

【００５２】この第４の実施例である同期対象プロセッ
サ指定方法は第１の実施例から第３の実施例まで全てに
対応する。

【００５３】第４の実施例においては同期対象プロセッ
サとして指定できる数は命令語長に依存する欠点があ
る。プロセッサ数が同期対象プロセッサ指定フィールド
のビット長よりも大きい場合、第４の実施例では対応で
きない。

【００５４】次に本発明の第５の実施例として同期対象
プロセッサの指定方法の別の方法について図面を参照し
て詳細に説明する。

【００５５】図７を参照すると、同期制御部は同期対象
プロセッサを指定する同期対象レジスタ１９を１個また
は複数個備えるものとする。各同期対象レジスタ１９の
各ビットは物理的なプロセッサ番号に対応し、値“１”
ビットに対応するプロセッサが同期対象のプロセッサで
ある。

【００５６】またバリア同期命令は図６に示すフォーマ
ットで規定される。命令種別フィールドに続いて同期対
象レジスタ指定フィールドを備える。各プロセッサは同
期処理要求有効ビットにバリア同期命令の同期対象レジ
スタ指定フィールドをそのまま連結して同期処理要求信
号を生成し、同期処理部に送出する。

【００５７】同期処理部では同期要求信号の同期対象レ
ジスタ指定フィールドにより同期対象レジスタ１９の出
力を選択し同期要求信号生成部１０に入力する。

【００５８】同期要求信号生成部１０以下の制御は第１
の実施例Ｎから第３の実施例までと同様である。

【００５９】第５の実施例では各同期対象レジスタ１９
のビット長を全プロセッサ台数分だけ備えていればプロ
セッサ台数がいくつであっても、どのプロセッサの間で
も同期処理を行うことができる。

【００６０】また、同期対象レジスタ１９は各プロセッ
サ中の演算などに使用する汎用レジスタと共用すること
ができる。この場合は同期対象レジスタ１９の追加によ
るハードウェア量増加を抑さえることができる。

【００６１】第４の実施例においては同期対象プロセッ
サは命令語中で指定するが、ソフトウェアのコンパイル
時に各タスクがどのプロセッサ上で実行されるかを指定
するのは不可能である。逆にコンパイル時に各タスクを
実行するプロセッサを指定してバリア同期命令の同期プ
ロセッサ指定フィールドを決めてしまうと、各タスクを
コンパイル時に指定したプロセッサに必ず割り当てて実
行しなければならずシステムの柔軟な運用ができなくな
る。

【００６２】次に、この問題の解決方法を示す本発明の
第６の実施例について図面を参照して説明する。

【００６３】本発明の第６の実施例では図５のバリア同
期命令の同期対象プロセッサ指定フィールドを、物理的
なプロセッサ番号ではなく、コンパイル時に決定可能な
論理的なタスク番号を指定するフィールドに変更する。
すなわち、値“１”のビットに対応するタスクが同期対
象のタスクである。

【００６４】各プロセッサは同期処理要求有効ビットに
バリア同期命令の同期対象タスク指定フィールドをその
まま連結して同期処理要求信号を生成し同期処理部の送
出する。

【００６５】さらに、図８に示すように同期処理部に同
期対象タスク番号を、各タスクが実際に割り当てられて
いるプロセッサ番号に変換する機構を追加する。同期処
理部では、同期処理要求信号の同期対象タスク番号を実
プロセッサ番号に変換して同期要求信号生成部１０に入
力する。

【００６６】各タスクがどのプロセッサに割り付けられ
ているかをレジスタ９により管理する。レジスタ９の各
ビットは各プロセッサに対応し、値“１”のビットが対
応するタスクが割付られているプロセッサである。この
レジスタ９はタスク番号フィールドのビット長文を１セ
ットとし、ジョブ番号に対応して複数セット持つ。

【００６７】本実施例により、システムの柔軟な運用が
可能になる。

【００６８】

【発明の効果】以上説明したように、本発明によってマ
ルチプロセッサの各プロセッサ間、タスク間の同期制御
を柔軟かつ効率的に行うことができるようになる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す図。

【図２】図１における第１の実施例中の同期制御部の構
成を示す図。

【図３】本発明の第２の実施例を示す図。

【図４】本発明の第３の実施例における同期制御部の構
成を示す図。

【図５】本発明の第４の実施例の同期命令のフォーマッ
トの一例を示す図。

【図６】本発明の第５の実施例の同期命令のフォーマッ
トの一例を示す図。

【図７】本発明の第５の実施例の同期制御部の構成を示
す図。

【図８】本発明の第６の実施例の同期制御部の構成を示
す図。

【符号の説明】

Ｃ同期制御部Ｐプロセッサ１４同期カウンタ１０同期要求信号生成部１１同期要求信号送出部１２同期要求信号受信回路１３同期カウンタ制御回路１５ディクリメンタ１６コンパレータ２０同期処理要求信号２１同期完了信号２２他プロセッサに対する同期制御部への同期要求
信号２３他プロセッサに対する同期制御部からの同期要
求信号２４同期要求信号２５同期要求信号受信信号２６同期カウンタの現在値２７ディクリメンタ１５の出力２８同期カウンタ１４の入力セレクタ制御信号２９（同期プロセッサ数）−１

Claims

(57)【特許請求の範囲】

【請求項１】ネットワークを介して接続された複数の
プロセッサのそれぞれが実行されたそれぞれの命令列に
応じて生成された同期要求信号により自プロセッサに割
り当てられたタスク間で必要な同期を取るマルチプロセ
ッサシステムであって、前記プロセッサのそれぞれは同期制御部と、これら同期
制御部を接続するプロセッサ間ネットワークとを備え、前記同期制御部はそれぞれ自プロセッサと同期を取る対
象のプロセッサのうち、同期処理に達したプロセッサ数
を数える同期計数手段と、自プロセッサや他プロセッサからの同期要求信号を受信
する同期要求信号受信手段と、この同期要求信号受信手段からの同期要求信号に基づい
て前記同期計数手段の値を制御する制御手段と、自プロセッサによる同期命令の実行後前記同期計数手段
の値を監視して同期対象のプロセッサ全てと同期が完了
したことを確認して同期完了信号を生成する同期完了信
号生成手段と、自プロセッサによる同期処理実行後この同期完了信号生
成手段による同期完了信号生成まで自プロセッサの後続
命令処理を抑止する抑止手段とを含むことを特徴とする
マルチプロセッサシステム。
【請求項２】前記同期要求信号は、同期要求有効ビッ
トと少なくとも１個の同期対象プロセッサ番号からな
り、前記同期要求信号受信手段は同期要求信号の受信に応答
して同期対象プロセッサ数と同期計数手段の更新要求を
前記制御手段に送出し、前記制御手段は前記同期計数手段の更新要求と前記同期
対象プロセッサ数の受信に応答して、前記同期計数手段
の現在の値が“０”の場合は（同期対象プロセッサ数−
１）をセットし、前記同期計数手段の現在の値が非
“０”の場合は前記同期計数手段の値を変化させ、前記同期完了信号生成手段は前記同期計数手段の値が
“０”のときに同期完了信号を生成することを特徴とす
る請求項１記載のマルチプロセッサシステム。
【請求項３】前記プロセッサのそれぞれは、命令列に
前記同期要求信号生成命令を挿入し、前記プロセッサが
前記同期要求信号生成命令を実行すると同期要求信号を
生成することを特徴とする請求項１または請求項２記載
のマルチプロセッサシステム。
【請求項４】前記同期制御部を接続するプロセッサ間
ネットワークは、共有メモリ−プロセッサ間のネットワ
ークとは別の、独立した各プロセッサ間ネットワークで
あることを特徴とする請求項１、請求項２または請求項
３のマルチプロセッサシステム。
【請求項５】前記同期制御部は前記同期計数手段を複
数備えるとともに前記各同期計数手段と前記各プロセッ
サが実行しているジョブのジョブ番号を対応付ける手段
を備え、前記各同期計数手段をシステム中で同時に実行
されている各ジョブに割り当てて各ジョブ毎にタスク間
同期を取ることを特徴とする請求項１、請求項２、請求
項３および請求項４記載のマルチプロセッサシステム。
【請求項６】前記同期要求信号生成のための命令は、
命令種別フィールドと物理的な同期対象プロセッサ番号
をビット単位で示すフィールドからなり、前記同期制御
部は前記各プロセッサが前記同期命令を実行すると前記
同期対象プロセッサ番号で示されるプロセッサに対し同
期要求信号を送出することを特徴とする請求項１、請求
項２、請求項３、請求項４および請求項５記載のマルチ
プロセッサシステム。
【請求項７】前記同期要求信号生成のための命令は、
命令種別フィールドと論理的な同期対象タスク番号をビ
ット単位で示すフィールドからなり、前記同期制御部は
前記同期対象タスク番号を該タスクが割り当てられてい
る物理的なプロセッサ番号に変換する手段を備え、前記
同期制御部は前記各プロセッサが前記同期命令を実行す
ると該物理プロセッサ番号で示されるプロセッサに対し
同期要求信号を送出することを特徴とする請求項１、請
求項２、請求項３、請求項４、および請求項５記載のマ
ルチプロセッサシステム。
【請求項８】前記各同期制御部は物理的な同期対象プ
ロセッサ番号を示す同期対象レジスタを少なくとも１個
備え、前記同期要求信号生成のための命令は、命令種別
フィールドと、前記同期制御部のそれぞれが前記同期対
象レジスタを複数備える場合には前記同期対象レジスタ
番号を指定するフィールドとからなり、前記同期制御部
は前記プロセッサのそれぞれが前記同期命令を実行する
と前記同期対象レジスタで示されるプロセッサに対し同
期要求信号を送出することを特徴とする請求項１、請求
項２、請求項３、請求項４および請求項５記載のマルチ
プロセッサシステム。