JPH02222377A - 固体撮像装置の雑音低減回路 - Google Patents
固体撮像装置の雑音低減回路Info
- Publication number
- JPH02222377A JPH02222377A JP1043752A JP4375289A JPH02222377A JP H02222377 A JPH02222377 A JP H02222377A JP 1043752 A JP1043752 A JP 1043752A JP 4375289 A JP4375289 A JP 4375289A JP H02222377 A JPH02222377 A JP H02222377A
- Authority
- JP
- Japan
- Prior art keywords
- input
- flip
- clock
- flop
- toggle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title 1
- 238000003384 imaging method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 241000270666 Testudines Species 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、固体撮像装置の分周回路による雑音を低減す
る事の可能な回路に関する。
る事の可能な回路に関する。
従来の技術
第3図に、従来の固体撮像装置に利用されている4 b
i、tのバイナリカウンタ回路の一例を示す。
i、tのバイナリカウンタ回路の一例を示す。
第3図は、第4図aのようなクロックを入力するとその
立下りエツジでカウントアツプするTフリップフロップ
4個を利用した、4 bitのパイナリカウンタであり
、最大16分周の分周回路を構成できる。第3図のOK
大入力第4図aのクロックを入力すると1回目の立下り
■で1番目のフリップフロップr5tの出力(第4図b
)はもからHへ変化し、クロックの2回目の立下シ■で
Gs+の出力(第4図C)も同時にHからLへ変化し、
2番目のフリップフロップT2の出力(第4図d)もL
からHへ変化する。この時フリップフロップT51の出
力Q(第4図C)はHからLへ変化する。この様にして
クロック(第4図a)の立下りのたびにカウントアツプ
してフリップ70ツブで1〜T4は動作する。!た、フ
リップフロップの段数を変えることによシ任意の分局比
を設定することも可能である。
立下りエツジでカウントアツプするTフリップフロップ
4個を利用した、4 bitのパイナリカウンタであり
、最大16分周の分周回路を構成できる。第3図のOK
大入力第4図aのクロックを入力すると1回目の立下り
■で1番目のフリップフロップr5tの出力(第4図b
)はもからHへ変化し、クロックの2回目の立下シ■で
Gs+の出力(第4図C)も同時にHからLへ変化し、
2番目のフリップフロップT2の出力(第4図d)もL
からHへ変化する。この時フリップフロップT51の出
力Q(第4図C)はHからLへ変化する。この様にして
クロック(第4図a)の立下りのたびにカウントアツプ
してフリップ70ツブで1〜T4は動作する。!た、フ
リップフロップの段数を変えることによシ任意の分局比
を設定することも可能である。
また、第6図にはシフトレジスタを利用した16分周回
路を示す。第6図亀のようなクロック(GK)を入力す
ると各フリップフロップD1〜D8のQ出力の電圧は第
6図b −iのように動作する。各クロックの立上りで
必らず1個のフリップフロップのQ出力の電圧状態が変
化している。これもフリップフロップの段数を変えるこ
とにより任意の分周比を設定することが可能である。
路を示す。第6図亀のようなクロック(GK)を入力す
ると各フリップフロップD1〜D8のQ出力の電圧は第
6図b −iのように動作する。各クロックの立上りで
必らず1個のフリップフロップのQ出力の電圧状態が変
化している。これもフリップフロップの段数を変えるこ
とにより任意の分周比を設定することが可能である。
発明が解決しようとする課題
しかしながら、バイナリカウンタ方式ではクロックの各
立下りで変化するフリップフロップの数が変わる。通常
ロジック回路における電源電流は各回路の状態変化時に
瞬時に流れる電流が大半を占めるため、分周回路に入力
されるクロックの各立下りでの7リソブフロツプの状態
変化による電源電流の大きさが、クロックの立下り毎に
変わり、これが固体撮像素子の駆動パルスに影響を及ぼ
して固定パターンノイズとなって映像出力される。
立下りで変化するフリップフロップの数が変わる。通常
ロジック回路における電源電流は各回路の状態変化時に
瞬時に流れる電流が大半を占めるため、分周回路に入力
されるクロックの各立下りでの7リソブフロツプの状態
変化による電源電流の大きさが、クロックの立下り毎に
変わり、これが固体撮像素子の駆動パルスに影響を及ぼ
して固定パターンノイズとなって映像出力される。
また、シフトレジスタ方式の場合、各クロックの変化点
でのフリップフロップの出力状態変化数は一定で固定パ
ターンノイズは発生しないが、同じ分局比を得る場合に
分周比が大きい程バイナリカウンタ方式に比ベフリッグ
70ツブの数が飛躍的に多くなり不利である。
でのフリップフロップの出力状態変化数は一定で固定パ
ターンノイズは発生しないが、同じ分局比を得る場合に
分周比が大きい程バイナリカウンタ方式に比ベフリッグ
70ツブの数が飛躍的に多くなり不利である。
本発明は、上記欠点に鑑み、バイナリカウンタ方式でフ
リップフロップの出力状態変化する数をクロックの立上
り又は立下り毎で同数にして固体撮像装置の分周回路に
よる雑音を低減する回路を提供するものである。
リップフロップの出力状態変化する数をクロックの立上
り又は立下り毎で同数にして固体撮像装置の分周回路に
よる雑音を低減する回路を提供するものである。
課題を解決するための手段
前記課題を解決するために、分周回路の各フリップフロ
ップの出力論理レベルに応じて、分周回路へ入力される
クロックをトグル入力とし分周回路の各7リツプ70ツ
ブのトグル入力をトグル制御入力とする第二フリップフ
ロップ群を有し、クロック入力の立上υまたは立下シで
出力論理レベル状態の変化するフリップフロップの数が
同数となるよう構成されている。
ップの出力論理レベルに応じて、分周回路へ入力される
クロックをトグル入力とし分周回路の各7リツプ70ツ
ブのトグル入力をトグル制御入力とする第二フリップフ
ロップ群を有し、クロック入力の立上υまたは立下シで
出力論理レベル状態の変化するフリップフロップの数が
同数となるよう構成されている。
作用
この構成により、クロック入力の各立下りまたは各立上
りでのノイズレベルが常に一定となり固体撮像装置の分
周回路による雑音を低減する事が可能である。
りでのノイズレベルが常に一定となり固体撮像装置の分
周回路による雑音を低減する事が可能である。
実施例
以下本発明の実施例について図面を参照しながら説明す
る。第1図は本発明の実施回路例の構成を示すものであ
る。
る。第1図は本発明の実施回路例の構成を示すものであ
る。
第1図は、Tフリップフロラ14個(T11〜T14)
12人力ANDゲート3個(011〜Ga5)。
12人力ANDゲート3個(011〜Ga5)。
インバータ3個(工ロ〜工+3)+及びJKフリップフ
ロップ3個(JK1〜JK3)よりなる4bitのバイ
ナリカウンタである。
ロップ3個(JK1〜JK3)よりなる4bitのバイ
ナリカウンタである。
T11のTフリップフロップのT入力よりクロック(M
2図a)を入力すると、クコツクの最初の立下りでTz
のQ出力はロウ(L)がらハイ(5)へ変化し、同時に
JKフリップフロップJK、〜5が変化する。次のクロ
ックの立下りでTilのQ出力はハイ(6)からロウ(
L)へ変化しG11の2人力人HDゲートのY出力もハ
イ(6)からロウ(L)へ変化し、TI2のでフリップ
フロップのQ出力はロウ(L)からハイ(イ)へ変化す
る。同時にJに7リツフリロツプJK、、2が変化する
がJK、に関しては、JK3のJ、に入力がロウ(L)
レベルなのでクロックが入力してもQ出力は変化しない
。
2図a)を入力すると、クコツクの最初の立下りでTz
のQ出力はロウ(L)がらハイ(5)へ変化し、同時に
JKフリップフロップJK、〜5が変化する。次のクロ
ックの立下りでTilのQ出力はハイ(6)からロウ(
L)へ変化しG11の2人力人HDゲートのY出力もハ
イ(6)からロウ(L)へ変化し、TI2のでフリップ
フロップのQ出力はロウ(L)からハイ(イ)へ変化す
る。同時にJに7リツフリロツプJK、、2が変化する
がJK、に関しては、JK3のJ、に入力がロウ(L)
レベルなのでクロックが入力してもQ出力は変化しない
。
この様にして、時間変化に対するフリップフロップのQ
出力状態変化数を時間軸■〜■の順でみてみると、従来
の回路(第3図)では、1→2→1→3→1→2→1→
4個と変化するが、本発明の回路(第1図)では、常に
4個のフリップ70ツブのQ出力が変化している。
出力状態変化数を時間軸■〜■の順でみてみると、従来
の回路(第3図)では、1→2→1→3→1→2→1→
4個と変化するが、本発明の回路(第1図)では、常に
4個のフリップ70ツブのQ出力が変化している。
これによりクロックの立下りでの電源電流は一定となり
、固体撮像素子の駆動パルスへの影響も一定となりノイ
ズのレベルも一定となり固定パターンノイズとして映像
にはあられれない。
、固体撮像素子の駆動パルスへの影響も一定となりノイ
ズのレベルも一定となり固定パターンノイズとして映像
にはあられれない。
なお、本実施例においては、Tフリップフロップによる
4 bitのカウンタで説明しだが、JKスリップによ
るカウンタでも良い。また、bit数についても任意で
ある。
4 bitのカウンタで説明しだが、JKスリップによ
るカウンタでも良い。また、bit数についても任意で
ある。
発明の効果
本発明により、固体撮像装置の分周回路による雑音を低
減することが可能となる。また、同じ分周比でもシフト
レジスタを利用したジョンソンカウンタの様にフリップ
フロップ数を必要としない。
減することが可能となる。また、同じ分周比でもシフト
レジスタを利用したジョンソンカウンタの様にフリップ
フロップ数を必要としない。
したがって、その実用的効果は極めて大である。
第1図は本発明の実施回路例の構成図、第2図は第1図
実施例回路の動作について説明するための信号電圧波形
図、第3図は従来回路例の構成図、第4図は第3図の従
来例回路の動作について説明するだめの信号電圧波形図
、第6図はシフトレジスタ方式の従来回路例の構成図、
第6図は第6図の動作について説明するための信号電圧
波形図である。 Gll〜Ct5・・・・・・2人カムNDゲート、T、
1〜T14・・・・・・Tフリップフロップ、■11〜
113・・・・・・インバータ、JK、〜JK、・・・
・・・JKフリップフロップ。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名区 区 へへへへへへヘー) 乞 e と )赳 )さづ
実施例回路の動作について説明するための信号電圧波形
図、第3図は従来回路例の構成図、第4図は第3図の従
来例回路の動作について説明するだめの信号電圧波形図
、第6図はシフトレジスタ方式の従来回路例の構成図、
第6図は第6図の動作について説明するための信号電圧
波形図である。 Gll〜Ct5・・・・・・2人カムNDゲート、T、
1〜T14・・・・・・Tフリップフロップ、■11〜
113・・・・・・インバータ、JK、〜JK、・・・
・・・JKフリップフロップ。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名区 区 へへへへへへヘー) 乞 e と )赳 )さづ
Claims (3)
- (1)複数個のフリップフロップより構成される分周回
路の各フリップフロップに対応して、前記分周回路へ入
力されるクロックをトグル入力とし、前記分周回路の各
フリップフロップのトグル入力をトグル制御入力とする
第二のフリップフロップ群を有することを特徴とする固
体撮像装置の雑音低減回路。 - (2)前記第二のフリップフロップ群において、前記第
二のフリップフロップ群の各フリップフロップの出力論
理レベルが、前記トグル制御入力論理レベルH状態で前
記トグル入力にクロックが入力されたとき反転し前記ト
グル制御入力論理レベルL状態で前記トグル入力にクロ
ックが入力されたとき反転しない、また逆に、前記トグ
ル制御入力論理レベルL状態で前記トグル入力にクロッ
クが入力されたとき反転し前記トグル制御入力論理レベ
ルH状態で前記トグル入力にクロックが入力されたとき
反転しないことを特徴とする特許請求の範囲第1項記載
の固体撮像装置の雑音低減回路。 - (3)前記分周回路が映像副搬送波周波数の整数倍ある
いは固体撮像素子の水平転送クロック周波数の整数倍の
クロックから水平同期周波数あるいは水平同期周波数の
2倍の周波数へ分周する特許請求の範囲第1項または第
2項記載の固体撮像装置の雑音低減回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1043752A JPH02222377A (ja) | 1989-02-23 | 1989-02-23 | 固体撮像装置の雑音低減回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1043752A JPH02222377A (ja) | 1989-02-23 | 1989-02-23 | 固体撮像装置の雑音低減回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02222377A true JPH02222377A (ja) | 1990-09-05 |
Family
ID=12672500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1043752A Pending JPH02222377A (ja) | 1989-02-23 | 1989-02-23 | 固体撮像装置の雑音低減回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02222377A (ja) |
-
1989
- 1989-02-23 JP JP1043752A patent/JPH02222377A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6477186B1 (en) | Fast operating multiplexer | |
KR890017866A (ko) | 필터회로 | |
JPH04288607A (ja) | クロック信号切り換え回路 | |
US4786823A (en) | Noise pulse suppressing circuit in digital system | |
JPS63158475A (ja) | スキヤンパス方式の論理集積回路 | |
US5381455A (en) | Interleaved shift register | |
JPH0411051B2 (ja) | ||
JPH02222377A (ja) | 固体撮像装置の雑音低減回路 | |
JPS63260218A (ja) | 制御発振器 | |
JP2659186B2 (ja) | デイジタル可変分周回路 | |
JPH0352041Y2 (ja) | ||
JPH03163908A (ja) | クロツク信号遅延回路 | |
KR930008943B1 (ko) | 펄스발생회로 | |
JP2586712B2 (ja) | 非同期信号選択回路 | |
JPH0529924A (ja) | 9分周回路 | |
JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
JPH0756651A (ja) | クロック発生回路 | |
JPH0691425B2 (ja) | D形フリップフロップを使用した分周回路 | |
JPH1038548A (ja) | 変位測定装置 | |
JPH03262210A (ja) | 可変分周方式 | |
JPH07101844B2 (ja) | 可変分周回路 | |
JPH01116815A (ja) | クロック切換え回路 | |
JPH0336812A (ja) | 同期回路 | |
JPH0529925A (ja) | 11分周回路 | |
JPS62198213A (ja) | パルス制御回路 |