JPH02222195A - フットプリント内バイアホールを穴埋めした多層配線板の製造方法 - Google Patents
フットプリント内バイアホールを穴埋めした多層配線板の製造方法Info
- Publication number
- JPH02222195A JPH02222195A JP1043699A JP4369989A JPH02222195A JP H02222195 A JPH02222195 A JP H02222195A JP 1043699 A JP1043699 A JP 1043699A JP 4369989 A JP4369989 A JP 4369989A JP H02222195 A JPH02222195 A JP H02222195A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- footprint
- via hole
- paste
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910000679 solder Inorganic materials 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000005476 soldering Methods 0.000 abstract description 9
- 230000000873 masking effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- 101000678291 Loxosceles intermedia Dermonecrotic toxin LiSicTox-alphaII1 Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、フットプリントパターンの内に設けられたバ
イアホールを高温半田にて穴埋めした多層配線基板の製
造方法に関する。
イアホールを高温半田にて穴埋めした多層配線基板の製
造方法に関する。
多層配線基板に電子部品を、高密度に実装する方法とし
て、多層配線基板の表面に電子部品を実装し、ペースト
半田をリフロー炉にて溶融させ、電子部品を半田付けす
る表面実装技術が開発さ採便用されている。
て、多層配線基板の表面に電子部品を実装し、ペースト
半田をリフロー炉にて溶融させ、電子部品を半田付けす
る表面実装技術が開発さ採便用されている。
しかしながら、従来の方法では第５図に示す如く多層配
線基板１上にバイアホール５を有するフットプリントパ
ターン２ａとバイアホールを有しないフットプリントパ
ターン２ｂに表面実装部品（以下ＳＭＤと略す）４の半
田付電極端子４ａ、４ｂをフットプリントパターン２ａ
、２ｂ上に搭載し、ペースト半田３ａ、３ｂを塗布し、
リフロー炉にて溶融させ半田付けをを行うと、第６図に
示す如く溶融されたペースト半田は、フットプリン内の
バイアホール５に流入する。その結果ＳＭＤ半田付電極
端子４ａの溶着部分が少なく接続不良を生じるなど信顛
性が損なう欠点があった。
線基板１上にバイアホール５を有するフットプリントパ
ターン２ａとバイアホールを有しないフットプリントパ
ターン２ｂに表面実装部品（以下ＳＭＤと略す）４の半
田付電極端子４ａ、４ｂをフットプリントパターン２ａ
、２ｂ上に搭載し、ペースト半田３ａ、３ｂを塗布し、
リフロー炉にて溶融させ半田付けをを行うと、第６図に
示す如く溶融されたペースト半田は、フットプリン内の
バイアホール５に流入する。その結果ＳＭＤ半田付電極
端子４ａの溶着部分が少なく接続不良を生じるなど信顛
性が損なう欠点があった。
一方、上記欠点を解消する方法として第７図に示す如く
、フットプリントパターン２ａの領域外にバイアホール
６を設け、導電バクーン８にてフットプリントパターン
２ａとバイアホール６を接続し、ペースト半田３ａがバ
イアホール５に流入しないようにソルダーレジスト部９
を設ける。この結果、ＳＭＤ半田付電極端子４ａのペー
スト半田は、ソルダーレジスト部９にて流入を阻止され
ＳＭＤの半田付電極端子とフンドブリントパターンとの
半田付けは良好な状態になるが、フットプリントパター
ンの領域外にバイアホールを設けるため、多層配線基板
に新たな占を面積を要し高密度実装が阻害される欠点が
あった。
、フットプリントパターン２ａの領域外にバイアホール
６を設け、導電バクーン８にてフットプリントパターン
２ａとバイアホール６を接続し、ペースト半田３ａがバ
イアホール５に流入しないようにソルダーレジスト部９
を設ける。この結果、ＳＭＤ半田付電極端子４ａのペー
スト半田は、ソルダーレジスト部９にて流入を阻止され
ＳＭＤの半田付電極端子とフンドブリントパターンとの
半田付けは良好な状態になるが、フットプリントパター
ンの領域外にバイアホールを設けるため、多層配線基板
に新たな占を面積を要し高密度実装が阻害される欠点が
あった。
［発明が解決しようとする課題］
従来の欠点は、フットプリントパターン内バイアホール
を設けると、ペースト半田の溶融時に、ペースト半田の
一部がバイアホールに流入し、ＳＭＤの半田付電極端子
とフットプリントパターンとの半田付けが確実に行われ
なかった。本発明は、フットプリントパターン内のバイ
アホールを高温半田で穴埋めし、ＳＭＤの半田付電極端
子とフットプリントパターンとの半田付けを良好に行う
ことの出来る多層配線基板の製造方法を提供するもので
ある。
を設けると、ペースト半田の溶融時に、ペースト半田の
一部がバイアホールに流入し、ＳＭＤの半田付電極端子
とフットプリントパターンとの半田付けが確実に行われ
なかった。本発明は、フットプリントパターン内のバイ
アホールを高温半田で穴埋めし、ＳＭＤの半田付電極端
子とフットプリントパターンとの半田付けを良好に行う
ことの出来る多層配線基板の製造方法を提供するもので
ある。
［課題を解決するための手段］
上記問題点を解決するために本発明では、フットプリン
トパターン内に設けたバイアホールを除く部分に半田レ
ジストを塗布する手段と、高温半田でバイアホールを穴
埋めする手段と、前記半田レジストを除去する手段とで
なり、 しかる後、フットブリットパターンにペースト
半田を塗布し、該フットプリントパターン上にＳＭＤを
搭載し、リフロー炉にてペースト半田を溶融させる。
トパターン内に設けたバイアホールを除く部分に半田レ
ジストを塗布する手段と、高温半田でバイアホールを穴
埋めする手段と、前記半田レジストを除去する手段とで
なり、 しかる後、フットブリットパターンにペースト
半田を塗布し、該フットプリントパターン上にＳＭＤを
搭載し、リフロー炉にてペースト半田を溶融させる。
〔作用］
以上のように構成したので、本発明によるフットプリン
トパターン内バイアホールを穴埋めした多層基板の製造
方法では、ＳＭＤの半田付電極端子とフットプリントパ
ターンとの半田付は前に高温半田にて、バイアボールを
埋没しているので、半田の流出がなく良好に半田付でき
る。
トパターン内バイアホールを穴埋めした多層基板の製造
方法では、ＳＭＤの半田付電極端子とフットプリントパ
ターンとの半田付は前に高温半田にて、バイアボールを
埋没しているので、半田の流出がなく良好に半田付でき
る。
〔実施例］
以下、本発明によるフットプリントパターン内バイアボ
ールを穴埋めした多層配線基板の製造方法を図面を参照
して説明する。
ールを穴埋めした多層配線基板の製造方法を図面を参照
して説明する。
第１図に於いて、１は本発明に適用される多層配線基板
を示している。該多層配線基板には、フットプリントパ
ターン２ａ、２ｂとバイアホール５が形成されている。
を示している。該多層配線基板には、フットプリントパ
ターン２ａ、２ｂとバイアホール５が形成されている。
本発明においては、このような多層配線基板１のフット
プリントパターン２ａ内のバイアホール５のみを覆う半
田レジスト用マスクにて多層配線基板を覆い、半田レジ
スト１０を塗布後マスクを除去する。その結果、フット
プリントパターン２ａ、２ｂはレジストにて覆われバイ
アホール５のみ露出させる。
プリントパターン２ａ内のバイアホール５のみを覆う半
田レジスト用マスクにて多層配線基板を覆い、半田レジ
スト１０を塗布後マスクを除去する。その結果、フット
プリントパターン２ａ、２ｂはレジストにて覆われバイ
アホール５のみ露出させる。
次に、高温半田槽に多層配線基板を浸漬させ、フットプ
リントパターン内に設けたバイアホール５を高温半田に
て穴埋めする。次いで、例えば、トリクロロエタン等の
溶剤を用いて半田レジストを除去させる。第２図はこの
ようにして得られた多層配線基板であってフットプリン
トパターン２ａ内に設けられたバイアホール５は高温半
田５ａにて完全に穴埋めされる。
リントパターン内に設けたバイアホール５を高温半田に
て穴埋めする。次いで、例えば、トリクロロエタン等の
溶剤を用いて半田レジストを除去させる。第２図はこの
ようにして得られた多層配線基板であってフットプリン
トパターン２ａ内に設けられたバイアホール５は高温半
田５ａにて完全に穴埋めされる。
しかる後、第３図の如く、多層配線基板１上のフットプ
リントパターン２ａ、２ｂにスクリーン印刷法やデイス
ペンサ等により、ペースト半田３ａ、３ｂを塗布し、Ｓ
ＭＤ４の半田付電極端子４ａ、４ｂを該フットプリント
パターン２ａ、２ｂ上に搭載し、ペースト半田３ａ、３
ｂをリフロー炉にて溶融させると、その結果、第４図に
示す如くフットプリントパターン内に設けられたバイア
ホール５は、既に高温半田により穴埋めがなされている
ので、溶融したペースト半田はフットプリントパターン
２ａ内に設けられたバイアホール５への流れ込みがな（
ＳＭＤ４の半田付電極端子４ａに確実に溶着し、ペース
ト半田３ａのフィレットは７ａの如くなり半田付けは確
実に行われる。
リントパターン２ａ、２ｂにスクリーン印刷法やデイス
ペンサ等により、ペースト半田３ａ、３ｂを塗布し、Ｓ
ＭＤ４の半田付電極端子４ａ、４ｂを該フットプリント
パターン２ａ、２ｂ上に搭載し、ペースト半田３ａ、３
ｂをリフロー炉にて溶融させると、その結果、第４図に
示す如くフットプリントパターン内に設けられたバイア
ホール５は、既に高温半田により穴埋めがなされている
ので、溶融したペースト半田はフットプリントパターン
２ａ内に設けられたバイアホール５への流れ込みがな（
ＳＭＤ４の半田付電極端子４ａに確実に溶着し、ペース
ト半田３ａのフィレットは７ａの如くなり半田付けは確
実に行われる。
以上の実施例からも明らかなように、本発明のフットプ
リントパターン内に設けられたバイアホールは高温半田
により穴埋めされているため、ペースト半田の溶融時、
バイアホールに流入する半田がなく、よって、フットプ
リントパターン内にバイアホールを設ける事が出来るの
で、多層配線基板の高密度実装を可能とするのである。
リントパターン内に設けられたバイアホールは高温半田
により穴埋めされているため、ペースト半田の溶融時、
バイアホールに流入する半田がなく、よって、フットプ
リントパターン内にバイアホールを設ける事が出来るの
で、多層配線基板の高密度実装を可能とするのである。
第１図及至第４図は本発明によるフットプリント内バイ
アホールを穴埋めした多層配線基板の製造方法の実施例
を説明するための要部断面図、第５図及至第７図は従来
の半田（−ｊけを説明するための要部断面図である。 図中、■は多層配線基板、２ａ、２ｂはフットプリント
パターン、３ａ、３ｂはペースト半田、４は表面実装部
品、４ａ、４ｂは表面実装部品の半田付電極端子、５は
バイアホール、５ａはバイアボールを穴埋めした高温半
田、６はフットプリントパターンの領域外バイアホール
、７ａ、７ｂはフィレット、８は導電パターン、９はソ
ルダーレジスト、ＩＯは半田レジスト用マスクである。 特許出願人 株式会社富士通ゼネラル
アホールを穴埋めした多層配線基板の製造方法の実施例
を説明するための要部断面図、第５図及至第７図は従来
の半田（−ｊけを説明するための要部断面図である。 図中、■は多層配線基板、２ａ、２ｂはフットプリント
パターン、３ａ、３ｂはペースト半田、４は表面実装部
品、４ａ、４ｂは表面実装部品の半田付電極端子、５は
バイアホール、５ａはバイアボールを穴埋めした高温半
田、６はフットプリントパターンの領域外バイアホール
、７ａ、７ｂはフィレット、８は導電パターン、９はソ
ルダーレジスト、ＩＯは半田レジスト用マスクである。 特許出願人 株式会社富士通ゼネラル
Claims (1)
- フットプリントパターン内にバイアホールを有する多
層配線基板にて、バイアホールを除く部分に半田レジス
トを塗布する手段と、高温半田でバイアホールを穴埋め
する手段と、前記半田レジストを除去する手段とでなり
、しかる後、ペースト半田をフットプリントパターンに
塗布し、該フットプリントパターン上に表面実装部品を
搭載し、リフローにてペースト半田の溶融するようにし
たことを特徴としたフットプリント内バイアホールを穴
埋めした多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043699A JPH02222195A (ja) | 1989-02-23 | 1989-02-23 | フットプリント内バイアホールを穴埋めした多層配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043699A JPH02222195A (ja) | 1989-02-23 | 1989-02-23 | フットプリント内バイアホールを穴埋めした多層配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222195A true JPH02222195A (ja) | 1990-09-04 |
Family
ID=12671072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1043699A Pending JPH02222195A (ja) | 1989-02-23 | 1989-02-23 | フットプリント内バイアホールを穴埋めした多層配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222195A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137793A (ja) * | 1990-09-28 | 1992-05-12 | Mitsubishi Electric Corp | プリント基板実装方法 |
-
1989
- 1989-02-23 JP JP1043699A patent/JPH02222195A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137793A (ja) * | 1990-09-28 | 1992-05-12 | Mitsubishi Electric Corp | プリント基板実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100530965B1 (ko) | 인쇄용 마스크, 이를 이용한 솔더 페이스트 인쇄 방법, 표면실장 구조체, 및 그의 제조 방법 | |
| US4985601A (en) | Circuit boards with recessed traces | |
| US7416106B1 (en) | Techniques for creating optimized pad geometries for soldering | |
| US7057293B2 (en) | Structure comprising a printed circuit board with electronic components mounted thereon and a method for manufacturing the same | |
| JPH11233910A (ja) | 部品実装方法 | |
| JPH07288375A (ja) | 回路基板 | |
| JP2001156488A (ja) | シールドケース付き電子部品及びその製造方法 | |
| JPH02222195A (ja) | フットプリント内バイアホールを穴埋めした多層配線板の製造方法 | |
| JP2021125552A (ja) | プリント回路板及びその製造方法並びにプリント配線板 | |
| JP2005123236A (ja) | モジュールの製造方法 | |
| JP2003142812A (ja) | チップ部品の実装方法 | |
| JPH0534137Y2 (ja) | ||
| JPH06152092A (ja) | 表面実装型基板アセンブリ | |
| JPH07297526A (ja) | プリント基板 | |
| JP2006286899A (ja) | プリント配線板の製造方法 | |
| JPH01309396A (ja) | リフロー半田付け方法 | |
| JPH05259622A (ja) | プリント配線板 | |
| JPH06169171A (ja) | 導体ピンの接合方法 | |
| KR19990026398A (ko) | 인쇄회로기판의 부품 실장방법 | |
| JPS61191095A (ja) | 回路装置およびその製造方法 | |
| JP2000307224A (ja) | はんだボール対策用プリント配線板 | |
| JP2003174251A (ja) | 電子部品の実装方法 | |
| KR19990012613A (ko) | 반도체 집적회로 및 전자 부품의 회로기판 실장방법 | |
| JP2006041121A (ja) | リード端子付き電子部品及び電子部品の実装方法 | |
| JPH11145608A (ja) | プリント基板およびその製造方法 |