JPH02219165A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH02219165A JPH02219165A JP1040873A JP4087389A JPH02219165A JP H02219165 A JPH02219165 A JP H02219165A JP 1040873 A JP1040873 A JP 1040873A JP 4087389 A JP4087389 A JP 4087389A JP H02219165 A JPH02219165 A JP H02219165A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- transfer
- processor part
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 14
- 238000009825 accumulation Methods 0.000 claims description 13
- 230000007423 decrease Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数のプロセッサを持つ並列処理計算機にお
いて、複数のプロセッサから単一のデータ集積装置に対
してデータ転送を行なう際のデータ転送方式に関するも
のである。
いて、複数のプロセッサから単一のデータ集積装置に対
してデータ転送を行なう際のデータ転送方式に関するも
のである。
従来の技術
一般に並列処理計算機においては、複数のプロセッサが
独自に演算を行ない演算結果が一斉に生成される。この
−斉に生成されたデータをいかに早く、記憶装置や制御
装置などのデータ集積装置に転送できるかが、並列処理
計算機の性能を決める大きな要因になる。しかしながら
、データの転送の際には、複数のプロセッサ部とデータ
集積装置の論理的な結合を順次切り替えて、−時には一
つのプロセッサがデータ集積装置にデータを転送してい
る状態をつ(り出す必要がある。
独自に演算を行ない演算結果が一斉に生成される。この
−斉に生成されたデータをいかに早く、記憶装置や制御
装置などのデータ集積装置に転送できるかが、並列処理
計算機の性能を決める大きな要因になる。しかしながら
、データの転送の際には、複数のプロセッサ部とデータ
集積装置の論理的な結合を順次切り替えて、−時には一
つのプロセッサがデータ集積装置にデータを転送してい
る状態をつ(り出す必要がある。
従来の方法では、第3図(a)に示すようにパス方式の
データ転送信号線と、どのプロセッサがデータ転送を行
なうかを決定する調停装置を備えた方式や、第3図(b
)に示すようにそれぞれのプロセッサからのデータ転送
信号線を用意し、データ集積装置でいずれかのデータ転
送信号線を選択する方式などが採られてきた。
データ転送信号線と、どのプロセッサがデータ転送を行
なうかを決定する調停装置を備えた方式や、第3図(b
)に示すようにそれぞれのプロセッサからのデータ転送
信号線を用意し、データ集積装置でいずれかのデータ転
送信号線を選択する方式などが採られてきた。
発明が解決しようとする課題
ところが、第3図(a)に示す方法では、プロセッサ数
が増えるにつれてバスの負荷容量が大きくなるので高速
のデータ転送が困難になり、さらにプロセッサ間の調停
に要する時間も無視できなくなるという問題点がある。
が増えるにつれてバスの負荷容量が大きくなるので高速
のデータ転送が困難になり、さらにプロセッサ間の調停
に要する時間も無視できなくなるという問題点がある。
また、第3図(b)に示す方法では、多数のデータ転送
信号線が必要であり、プロセッサの増設に容易に対処で
きないという問題点がある。
信号線が必要であり、プロセッサの増設に容易に対処で
きないという問題点がある。
本発明はこのような従来の課題を解決するものであり、
高速のデータ転送が可能で、容易にプロセッサ数の増減
が可能な優れたデータ転送方式を提供するものである。
高速のデータ転送が可能で、容易にプロセッサ数の増減
が可能な優れたデータ転送方式を提供するものである。
課題を解決するための手段
本発明のデータ転送方式は、複数のプロセッサと単一の
データ集積装置を持つ並列処理計算機において、各プロ
セッサ部に、他のプロセッサ部からのデータを受は取る
入力端子と、プロセッサが生成したデータと入力端子か
ら入力されたデータのどちらかを選択する選択装置と、
上記選択装置で選択されたデータを一時的に記憶するレ
ジスタと、上記レジスタが記憶したデータを他のプロセ
ッサ部に出力する出力端子を装備し、第1図に示すよう
に、順次プロセッサ部の出力端子と次のプロセッサ部の
入力端子を直列に結合し、最終のプロセッサ部の出力端
子を上記データ集積装置に結合したものである。
データ集積装置を持つ並列処理計算機において、各プロ
セッサ部に、他のプロセッサ部からのデータを受は取る
入力端子と、プロセッサが生成したデータと入力端子か
ら入力されたデータのどちらかを選択する選択装置と、
上記選択装置で選択されたデータを一時的に記憶するレ
ジスタと、上記レジスタが記憶したデータを他のプロセ
ッサ部に出力する出力端子を装備し、第1図に示すよう
に、順次プロセッサ部の出力端子と次のプロセッサ部の
入力端子を直列に結合し、最終のプロセッサ部の出力端
子を上記データ集積装置に結合したものである。
作 用
上記のように構成されたデータ転送方式においては、よ
り上位のプロセッサ部からのデータの転送と、自プロセ
ッサ部からのデータの出力の2通りの動作を行なうので
、これを順に説明する。
り上位のプロセッサ部からのデータの転送と、自プロセ
ッサ部からのデータの出力の2通りの動作を行なうので
、これを順に説明する。
上位のプロセッサからのデータ転送の場合は、選択装置
は入力端子からのデータを選択しているので、上位のプ
ロセッサ部のレジスタに用意されたデータが自プロセッ
サ部のレジスタに転送される。自プロセッサ部のレジス
タに転送されたデータは、次に下位のプロセッサ部のレ
ジスタに転送される。データは、以後バケツリレー式に
順次、下位のプロセッサ部のレジスタに転送され、最終
的にデータ集積装置までたどりつく。
は入力端子からのデータを選択しているので、上位のプ
ロセッサ部のレジスタに用意されたデータが自プロセッ
サ部のレジスタに転送される。自プロセッサ部のレジス
タに転送されたデータは、次に下位のプロセッサ部のレ
ジスタに転送される。データは、以後バケツリレー式に
順次、下位のプロセッサ部のレジスタに転送され、最終
的にデータ集積装置までたどりつく。
自プロセッサ部からのデータ出力の場合は、選択装置が
自プロセッサ部のプロセッサ間データを選択しているの
で、レジスタには、プロセッサが生成したデータが記憶
される。このデータが下位のプロセッサ部のレジスタに
転送され、以降は上述のデータ転送の場合と同様にパケ
ッリL/−式に順次、下位のプロセッサ部のレジスタに
転送され、最終的にデータ集積装置までたどりっく。
自プロセッサ部のプロセッサ間データを選択しているの
で、レジスタには、プロセッサが生成したデータが記憶
される。このデータが下位のプロセッサ部のレジスタに
転送され、以降は上述のデータ転送の場合と同様にパケ
ッリL/−式に順次、下位のプロセッサ部のレジスタに
転送され、最終的にデータ集積装置までたどりっく。
このような転送方式を用いることにより、調停の制御は
選択装置を切り替えて、上位プロセッサ部からの転送と
自プロセッサ部からの出力の2者の調停を行なうだけで
よいので、非常に簡単に行なうことができる。また、各
レジスタ間のデータ転送は1対1の転送であるので負荷
容量も小さく高速なデータ転送が可能である。各プロセ
ッサ部のレジスタに転送されるべきデータが入っている
状態では、1対1のレジスタ間の転送速度で全てのデー
タを次のレジスタに転送でき、データ集積装置にもこの
速度でデータを供給できるので、複数のプロセッサを同
時に動作させて高速に演算結果を生成するという°並列
処理の特徴を生かしたシステム構成が容易に実現できる
。さらに、各プロセッサ部は直列に接続されているだけ
なので、プロセッサ部の増減にも容易に対応できる。
選択装置を切り替えて、上位プロセッサ部からの転送と
自プロセッサ部からの出力の2者の調停を行なうだけで
よいので、非常に簡単に行なうことができる。また、各
レジスタ間のデータ転送は1対1の転送であるので負荷
容量も小さく高速なデータ転送が可能である。各プロセ
ッサ部のレジスタに転送されるべきデータが入っている
状態では、1対1のレジスタ間の転送速度で全てのデー
タを次のレジスタに転送でき、データ集積装置にもこの
速度でデータを供給できるので、複数のプロセッサを同
時に動作させて高速に演算結果を生成するという°並列
処理の特徴を生かしたシステム構成が容易に実現できる
。さらに、各プロセッサ部は直列に接続されているだけ
なので、プロセッサ部の増減にも容易に対応できる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第1図は本発明のデータ転送方式を採用した並列処理計
算機の構成を示すものである。11〜16はプロセッサ
部で、1つのプロセッサ部の出力端子を次のプロセッサ
部の入力端子に接続することにより、プロセッサ11〜
16は直列に接続されている。17はデータ集積装置で
ある。第2図は上記並列処理計算機の中から連続する3
個のプロセッサ部13.14.15を抜き出したもので
ある。218% 21 bz 21 cはそれぞれ
プロセッサ部13.14.15内のプロセッサ、22a
122b122cは入力端子、23a123bs 2
3cは選択装置、24as 24bt 24cはレ
ジスタ、25a125b、25cLt出力端子、26a
12eb128cは転送制御装置、27a、27bは転
送制御線、28 a% 28 bx 28 cは出
力制御線である。
算機の構成を示すものである。11〜16はプロセッサ
部で、1つのプロセッサ部の出力端子を次のプロセッサ
部の入力端子に接続することにより、プロセッサ11〜
16は直列に接続されている。17はデータ集積装置で
ある。第2図は上記並列処理計算機の中から連続する3
個のプロセッサ部13.14.15を抜き出したもので
ある。218% 21 bz 21 cはそれぞれ
プロセッサ部13.14.15内のプロセッサ、22a
122b122cは入力端子、23a123bs 2
3cは選択装置、24as 24bt 24cはレ
ジスタ、25a125b、25cLt出力端子、26a
12eb128cは転送制御装置、27a、27bは転
送制御線、28 a% 28 bx 28 cは出
力制御線である。
以上のように構成されたデータ転送方式の実施例につい
て、以下にその動作を説明する。
て、以下にその動作を説明する。
上位のプロセッサ部からの転送の場合の動作は次のとお
りである。プロセッサ部13のレジスタ24aにデータ
が準備できると、転送制御装置26aは転送制御線27
aを通して、プロセッサ部B内の転送制御装置213b
に転送要求を通知する。
りである。プロセッサ部13のレジスタ24aにデータ
が準備できると、転送制御装置26aは転送制御線27
aを通して、プロセッサ部B内の転送制御装置213b
に転送要求を通知する。
転送要求を受は取った転送制御袋fi!!28bは、プ
ロセッサ21bがデータ出力中でなければ、この転送要
求を受理してデータ転送動作を開始する。
ロセッサ21bがデータ出力中でなければ、この転送要
求を受理してデータ転送動作を開始する。
まず、転送制御装置28bは選択装置23bを入力端子
22bからのデータを選択するように設定する。ここで
、レジスタ24b内のデータがまだ下流のプロセッサ部
15へ転送されていない場合には、転送制御装置28b
は以後の動作を待つことになる。レジスタ24bのデー
タが下流のプロセッサ部に転送されてしまった後、で、
転送制御装置28bはレジスタ24aからのデータをレ
ジスタ24bに取り込み、転送制御線27aを用いて上
位のプロセッサ部Aの転送制御装置28aに転送終了を
通知する。レジスタ24bに取り込まれたデータは出力
端子25bを通して出力され、転送制御装置28bは転
送制御線27bを用いてプロセッサ部Cの転送制御袋r
ll 28 cに対して転送要求を通知する。
22bからのデータを選択するように設定する。ここで
、レジスタ24b内のデータがまだ下流のプロセッサ部
15へ転送されていない場合には、転送制御装置28b
は以後の動作を待つことになる。レジスタ24bのデー
タが下流のプロセッサ部に転送されてしまった後、で、
転送制御装置28bはレジスタ24aからのデータをレ
ジスタ24bに取り込み、転送制御線27aを用いて上
位のプロセッサ部Aの転送制御装置28aに転送終了を
通知する。レジスタ24bに取り込まれたデータは出力
端子25bを通して出力され、転送制御装置28bは転
送制御線27bを用いてプロセッサ部Cの転送制御袋r
ll 28 cに対して転送要求を通知する。
自プロセッサ21bからのデータ出力の場合の動作は次
のとおりである。プロセッサ21bは出力するデータの
準備ができた段階で出力制御線28bを用いて、転送制
御装置28bに出力要求を通知する。転送制御装置28
bは上位のプロセッサ部からのデータ転送中でなければ
この出力要求を受理してデータ出力動作を開始する。ま
ず、転送制御装置28bは、選択装置23bをプロセッ
サ21b側からのデータを選択するように設定する。次
に、転送制御装置28bはプロセッサ21bからのデー
タをレジスタ24bに取り込み、プロセッサ21bに出
力終了を通知する。その後の動作は上述のデータ転送の
場合と同様である。
のとおりである。プロセッサ21bは出力するデータの
準備ができた段階で出力制御線28bを用いて、転送制
御装置28bに出力要求を通知する。転送制御装置28
bは上位のプロセッサ部からのデータ転送中でなければ
この出力要求を受理してデータ出力動作を開始する。ま
ず、転送制御装置28bは、選択装置23bをプロセッ
サ21b側からのデータを選択するように設定する。次
に、転送制御装置28bはプロセッサ21bからのデー
タをレジスタ24bに取り込み、プロセッサ21bに出
力終了を通知する。その後の動作は上述のデータ転送の
場合と同様である。
転送制御装置2E3bが、上位のプロセ、す部Aからの
転送要求と、自プロセッサ21bからの出力要求を同時
に受は取ったときは、優先順位の高い側のデータを選択
して先に転送し、その後に優先順位の低い側のデータを
転送す、ることで両者の調停を行なう。
転送要求と、自プロセッサ21bからの出力要求を同時
に受は取ったときは、優先順位の高い側のデータを選択
して先に転送し、その後に優先順位の低い側のデータを
転送す、ることで両者の調停を行なう。
上記のように各プロセッサ部のレジスタを順次バケツリ
レー式に転送されたデータは最終的にデータ集積装置1
7に到達する。
レー式に転送されたデータは最終的にデータ集積装置1
7に到達する。
なお本実施例では、プロセッサ21bの出力ヲ直接、選
択装置28bの入力に接続しているが、この間に先入れ
先出し方式の記憶装置を設ければ、選択装置28bが入
力端子22bの側を選択している場合でもプロセッサ2
1bの動作を止める必要がなくなり、プロセッサ21b
はより高速の処理を進めることが可能になる。
択装置28bの入力に接続しているが、この間に先入れ
先出し方式の記憶装置を設ければ、選択装置28bが入
力端子22bの側を選択している場合でもプロセッサ2
1bの動作を止める必要がなくなり、プロセッサ21b
はより高速の処理を進めることが可能になる。
発明の詳細
な説明したように本発明によれば、1対1のレジスタ間
の転送速度で全てのデータを次のレジスタに転送できる
ので、データ集積装置にもこの速度でデータを供給でき
、複数のプロセッサを同時に動作させて高速に演算結果
を生成するという並列処理の特徴を生かしたシステム構
成が容易に実現できる。さらに、各プロセッサ部は直列
に接続されているだけなので、プロセッサ部の増減にも
容易に対応できる。
の転送速度で全てのデータを次のレジスタに転送できる
ので、データ集積装置にもこの速度でデータを供給でき
、複数のプロセッサを同時に動作させて高速に演算結果
を生成するという並列処理の特徴を生かしたシステム構
成が容易に実現できる。さらに、各プロセッサ部は直列
に接続されているだけなので、プロセッサ部の増減にも
容易に対応できる。
第1図および第2図は本発明の実施例におけるデータ転
送方式の構成図、第3図は従来の技術を用いたデータ転
送方式の構成図である。 11〜6・・・プロセッサ部、 17・・・データ集積装置、 21・・・プロセッサ、22・・・入力端子、23・・
・選択装置、24・・・レジスタ、25・・・出力端子
、2θ・・・転送制御装置、27・・・転送制御線、2
8・・・出力制御線。 代理人の氏名 弁理士 栗野重孝 はか1名第1図
送方式の構成図、第3図は従来の技術を用いたデータ転
送方式の構成図である。 11〜6・・・プロセッサ部、 17・・・データ集積装置、 21・・・プロセッサ、22・・・入力端子、23・・
・選択装置、24・・・レジスタ、25・・・出力端子
、2θ・・・転送制御装置、27・・・転送制御線、2
8・・・出力制御線。 代理人の氏名 弁理士 栗野重孝 はか1名第1図
Claims (1)
- 複数のプロセッサ部と単一のデータ集積装置からなる並
列処理計算機において、上記プロセッサ部のそれぞれが
、データ転送用の入力端子と、データ転送用の出力端子
と、自プロセッサ部が生成したデータと上記入力端子か
ら入力されたデータとのどちらかを選択して記憶するレ
ジスタを備え、各プロセッサ部はその出力端子を次のプ
ロセッサ部の入力端子と接続することにより直列に接続
され、最終のプロセッサ部の出力を上記データ集積装置
の入力とし、データを転送することを特徴とするデータ
転送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1040873A JPH02219165A (ja) | 1989-02-21 | 1989-02-21 | データ転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1040873A JPH02219165A (ja) | 1989-02-21 | 1989-02-21 | データ転送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02219165A true JPH02219165A (ja) | 1990-08-31 |
Family
ID=12592633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1040873A Pending JPH02219165A (ja) | 1989-02-21 | 1989-02-21 | データ転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02219165A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011008658A (ja) * | 2009-06-29 | 2011-01-13 | Canon Inc | データ処理装置、データ処理方法およびプログラム |
-
1989
- 1989-02-21 JP JP1040873A patent/JPH02219165A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011008658A (ja) * | 2009-06-29 | 2011-01-13 | Canon Inc | データ処理装置、データ処理方法およびプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5916053A (ja) | パイプライン演算装置 | |
US20060282605A1 (en) | High-speed internal bus architecture for an integrated circuit | |
US4714922A (en) | Interconnection networks | |
JPH02219165A (ja) | データ転送方式 | |
JP4108371B2 (ja) | マルチプロセッサシステム | |
JP2853652B2 (ja) | プロセッサ間通信におけるパケット送信方法およびその装置 | |
JPS63257052A (ja) | マルチプロセツサシステム | |
JPH0267665A (ja) | インタフェイス回路 | |
JPH07141288A (ja) | Dma転送方式 | |
JPS6236580B2 (ja) | ||
JPH02285448A (ja) | データ転送制御方式 | |
JPS62219391A (ja) | フア−ストインフア−ストアウトメモリ | |
JP2663417B2 (ja) | 記憶回路 | |
JPS60140455A (ja) | 複数の処理ブロツクの制御装置 | |
JPH0661078B2 (ja) | 計算機間同期方式 | |
JP2009098778A (ja) | ハブ装置 | |
JPH02272944A (ja) | シリアルデータ伝送回路 | |
JPH02285447A (ja) | データ転送制御方式 | |
JPH0235844A (ja) | 制御システム | |
JPS62297960A (ja) | デ−タ転送方式 | |
JPH0410031A (ja) | マイクロプログラム制御装置 | |
JPH07122869B2 (ja) | ネットワーク | |
JPS61174851A (ja) | バス制御方式 | |
JPS635455A (ja) | バス接続方式 | |
JPH01177143A (ja) | メモリライトインターフェース回路 |