JPH02216910A - バッファ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術　　　　　　　　　　（第１５図）発明が解
決しようとする課題　　（第１６図）課題を解決するた
めの手段　　　（第１図）作用　　　　　　　　　　　
　　（第２図）実施例 本発明の第１実施例　　（第３〜４図）本発明の第２実
施例　　（第５〜８図）本発明の第３実施例　　（第９
〜１０図）本発明の第４実施例　　（第１１〜１２図）
本発明の第５実施例　　（第１３〜１４図）発明の効果 〔概　要〕 相補信号を出力するバッファ回路に関し、相補信号のレ
ベル変化時における消費電力を低減することを目的とし
、 相補信号が供給される第１および第２の信号線と、前記
相補信号のレベルが変化するとき、前記第１および第２
の信号線に供給される信号をそれぞれ遮断する第１およ
び第２のスイッチング手段と、該第１および第２のスイ
ッチング手段により前記第１および第２の信号線に対す
る前記相補信号の供給を遮断した後、該第１の信号線と
該第２の信号線とを接続して両信号線のレベルを等しく
する第３のスイッチング手段とを具備し、前記第３のス
イッチング手段により前記第１および第２の信号線のレ
ベルを等しくした後、該第３のスイッチング手段により
前記第１の信号線と前記第２の信号線との接続を遮断す
ると共に、前記第１および第２のスイッチング手段を接
続状態として前記相補信号を前記第１および第２の信号
線に供給するように構成する。

〔産業上の利用分野〕

本発明はバッファ回路に関し、特に、相補信号を出力す
るバッファ回路に関する。

近年、半導体集積回路において、チップサイズの拡大に
より内部信号線の配線長が延び、これに伴って、信号線
に付加される容！（キャパシタンス）成分が増大する傾
向にある。ところで、信号が高レベルから低レベルに推
移する際、信号線の容量と高レベルの電圧の積に相当す
る電荷が低電位の電源側に捨てられ、その分の電流が流
れることになる。このことは、最近の半導体集積回路に
要求される低消費電力化に逆行するものであり、信号レ
ベルが変化するスイッチング時において消費電力を低減
することが要望されている。

〔従来の技術〕

一般に、半導体集積回路において、相補信号を伝達する
相補信号線が配線されることが多い、しかし−従来、相
補信号を利用して消費電力を低減することは行われてい
なかった。

第１５図は従来の相補信号線を示す図である。同図に示
されるように、半導体集積回路において、相補信号Ａ、
”λ−を伝達する相補信号線は、例えば、チップサイズ
の拡大により配線長が延び、これに伴って、信号線に付
加される容量（キャパシタンス）成分が増大する傾向に
ある。すなわち、入力信号が２つのインバータ１０２．
１０３を介し、信号Ａが供給される信号線１０４　、お
よび、入力信号がインバータ１０１により反転され、信
号τが供給される信号線１０５にはそれぞれ配線容量Ｃ
が付加され、該配線容量Ｃが配線長の延びに伴って増大
することになっている。

（発明が解決しようとする課題〕 上述したように、信号線１０４および１０５に付加され
る容量Ｃは、配線長の延びに伴って増大する傾向にある
。

第１６図は従来技術における課題を説明するための波形
図である。同図に示されるように、相補信号の一方の信
号Ａが低レベルＶｓｓから高レベルＶＣＣへ変化し、他
方の信号τが高レベルＶＣＣから低レベルＶｓｓへ変化
するスイッチング時において、信号Ａが供給されている
一方の信号線１０４ではＣｘＶｃｃの電荷がＶｃｃから
供給され、信号τが供給されている他方の信号線１０５
ではＣＸＶＣＣの電荷がＶｓｓへ捨てられる。すなわち
、相補信号Ａおよびτのレベル変化時（スイッチング時
）には、合計２ＣＶｃｃの電荷が消費されることになる
。このスイッチング時における消費電力は、チップサイ
ズの拡大による配線長の延びに伴って増大し、解決すべ
き課題となっている。

本発明は、上述した従来の技術が有する課題に鑑み、相
補信号のレベル変化時における消費電力を低減すること
を目的とする。

〔課題を解決するための手段〕

第１図は本発明に係るバッファ回路の原理を示す図であ
る。

本発明によれば、相補信号Ａ、Ｔが供給される第１およ
び第２の信号線４．５と、前記相補信号Ａ、τのレベル
が変化するとき、前記第１および第２の信号線４．５に
供給される信号をそれぞれ遮断する第１および第２のス
イッチング手段１゜２と、該第１および第２のスイッチ
ング手段１゜２により前記第１および第２の信号線４．
５に対する前記相補信号Ａ、Ａの供給を遮断した後、該
第１の信号線４と該第２の信号線５とを接続して両信号
線のレベルを等しくする第３のスイッチング手段３とを
具備し、前記第３のスイッチング手段３により前記第１
および第２の信号線４．５のレベルを等しくした後、該
第３のスイッチング手段３により前記第１の信号線４と
前記第２の信号線５との接続を遮断すると共に、前記第
１および第２のスイッチング手段１．２を接続状態とし
て前記相補信号Ａ、τを前記第１および第２の信号線４
，５に供給することを特徴とするバッファ回路が提供さ
れる。

〔作　用〕

第２図は第１図のバッファ回路の動作を説明するための
波形図である。

本発明のバッファ回路によれば、例えば、相補信号の一
方の信号Ａが低レベルＶｓｓから高レベルＶｃｃへ変化
し、他方の信号τが高レベルＶｃｃから低レベルＶｓｓ
へ変化するスイッチング時において、まず、第１の信号
線４に供給される信号Ａは第１のスイッチング手段ｌに
より遮断され、また、第２の信号線５に供給される信号
−人−は第２のスイッチング手段２により遮断される。

次いで、第１および第２のスイッチング手段１．２によ
り第１および第２の信号線４．５に対する相補信号Ａ、
τの供給が遮断された後、第３のスイッチング手段３に
より第１の信号線４と第２の信号線５とが接続される。

これにより、第１および第２の信号線４．５のレベルが
等しく　　１／２Ｖｃｃとなる。

さらに、第３のスイッチング手段３の接続により第１お
よび第２の信号線４．５のレベルが１／２Ｖｃｃとされ
た後、該第３のスイッチング手段３により第１の信号線
４と第２の信号線５との接続を遮断する。そして、第１
および第２のスイッチング手段１．２を接続状態として
相補信号Ａ、τを第１および第２の信号線４．５に供給
する。すなわち、高レベルＶｃｃの信号Ａを第１の信号
線４に供給し、低レベルＶｓｓの信号τを第２の信号線
５に供給して、相補信号線４および５を所定のレベルに
変化させる。

これによって、第１の信号線４では信号Ａを１／２■ｃ
ｃから高レベル（Ｖｃｃ）にするための１／２ＣＶｃｃ
の電荷だけがＶｃｃから供給され、また、第２の信号線
５では信号τを１／２　Ｖ　ｃｃから低レベル（Ｖｓｓ
）にするための１／２ＣＶｃｃの電荷だけがＶｓｓへ捨
てられる。従って、相補信号Ａおよびτのレベル変化時
に消費される電荷はＣＶｃｃで、従来の半分でよいこと
になり、相補信号のレベル変化時における消費電力を低
減することができる。

（実施例〕 以下、図面を参照して本発明に係るバッファ回路の実施
例を説明する。

第３図は本発明のバッファ回路の第１実施例を示す回路
図である。同図に示されるように、本発明の第１実施例
のバッファ回路は、相補信号の一方の信号Ａが供給され
る信号線３４および他方の信号Ａが供給される信号線３
５を備え、それらの相補信号線には、それぞれ配線容量
Ｃが付加されている。信号Ａは入力信号（Ａ）を２つの
インバータ３７．３８で２回反転して作成され、該信号
Ａはパイラテラルゲート３１を介して信号線３４に供給
されている。同様に、信号τは入力信号をインバータ３
６で反転して作成され、該信号τはパイラテラルゲート
３２を介して信号線３５に供給されている。ここで、パ
イラテラルゲート３１および３２は、クロック信号ＣＬ
ＫＩによりオン・オフ制御されるようになされており、
また、信号ｉ３４と信号線３５との間には、クロック信
号ＣＬＫｔによりオン・オフ制御されるパイラテラルゲ
ート３３が設けられている。

第４図は第３図のバッファ回路の動作を説明するための
波形図である。同図を参照して、入力が高レベルから低
レベルへ変化し、その後、低レベルから高レベルへ変化
する場合を説明する。

まず、入力（Ａ）が高レベルＶｃｃから低レベルＶｓｓ
へ変化するとき、すなわち、相補信号の一方の信号Ａが
高レベルＶｃｃから低レベルＶｓｓへ変化し、他方の信
号τが低レベルＶｓｓから高レベルＶｃｃへ変化すると
き、クロック信号ＣＬＫ　、が高レベルから低レベルに
変化して、パイラテラルゲート３１および３２がスイッ
チオフとなる。このとき、相補信号線３４および３５は
、配線容量Ｃによりそれまでのレベルが保持され、すな
わち、信号線３４は高レベルＶｃｃに保持され、信号線
３５は低レベルＶｓｓに保持される。

次いで、クロック信号ＣＬＫ　、が低レベルでパイラテ
ラルゲート３１．３２がスイッチオフとなっている期間
に、クロック信号ＣＬＫ、が低レベルから高レベルに変
化して信号線３４と信号線３５とが接続される。

これにより、相補信号線３４および３５のレベルは両信
号線のレベルの中間値となり、その結果、電源からの電
荷の供給および電源への電荷の移動を伴うことな（、信
号＆Ｉ３４および信号ｖＡ３５のレベルは１／２　Ｖ　
ｃｃとなる。

さらに、クロック信号ＣＬＫ　ｔが高レベルから低レベ
ルに戻って信号線３４と信号線３５とが遮断された後、
クロック信号ＣＬに１が低レベルから高レベルへ戻って
パイラテラルゲート３１および３２がスイッチオンとさ
れる。これによって、信号線３４では信号Ａを１／２　
Ｖ　ｃｃから低レベルＶｓｓにするための１７２ＣＶｃ
ｃの電荷がＶｓｓへ捨てられ、また、信号線３５では信
号τをｌ　／２Ｖ　ｃｃから高レベルＶｃｃにするため
の１／２ＣＶｃｃの電荷がＶｃｃから供給される。以上
により、信号線３４（信号Ａ）は高レベルＶｃｃから低
レベルＶｓｓへと変化し、また、信号線３５（信号τ）
は低レベルＶｓｓから高レベルＶｃｃへと変化する。

次に、入力が低レベルＶｓｓから高レベルＶｃｃへ変化
するとき、すなわち、相補信号の一方の信号Ａが低レベ
ルＶｓｓから高レベルＶｃｃへ変化し、他方の信号τが
高レベルＶｃｃから低レベルＶｓ３へ変化するときを説
明する。この場合も上述した入力が高レベルから低レベ
ルへ変化するときと同様であり、クロック信号ＣＬＫ　
ｌが高レベルから低レベルに変化して、パイラテラルゲ
ート３１および３２がスイッチオフとなる。次いで、ク
ロック信号ＣＬＫ、が低レベルでパイラテラルゲート３
１．３２がスイッチオフとなっている期間に、クロック
信号ＣＬＫ、が低レベルから高レベルに変化して信号線
３４と信号線３５とが接続され、両信号線のレベルが等
しくされる。

さらに、クロック信号ＣＬＫ２が高レベルから低レベル
に戻って信号線３４と信号線３５とが遮断された後、ク
ロック信号ＣＬＫ　、が低レベルから高レベルへ戻り、
パイラテラルゲート３１および３２がスイッチオンとな
る。これによって、信号線３４では信号Ａを１／２ＶＣ
Ｃから高レベルＶｃｃにするための１／２ＣＶｃｃの電
荷がＶｃｃから供給され、また、信号線３５では信号τ
を１／２　Ｖ　ｃｃから低レベルＶｓａにするための１
／２ＣＶｃｃの電荷がＶｓｓへ捨てられる。そして、信
号線３４は低レベルＶｓｓから高レベルＶｃｃへと変化
し、また、信号線３５は高レベルＶｃｃから低レベルＶ
ｓｓへと変化することになる。

以上により、相補信号Ａおよびτのレベル変化時に消費
される電荷は全電荷移動１２ｃＶｃｃの半分となり、相
補信号のレベル変化時における消費電力を低減すること
ができることになる。

第５図は本発明のバッファ回路の第２実施例を示す回路
図である。同図に示す本発明の第２実施例は、上述した
第１実施例におけるパイラテラルゲート３１および３２
を省略し、第１および第２のスイッチング手段をトラン
ジスタで構成したものである。

第５図に示されるように、本第２実施例のバッファ回路
は、相補信号の一方の信号Ａが供給される信号線５４お
よび他方の信号τが供給される信号［５５を備え、それ
らの相補信号線には、それぞれ配線容量Ｃが付加されて
いる。信号Ａは、電源ＶｃｃおよびＶｓｓ間に設けられ
たＰ型ＭｒＳ）ランジスタ５１１のドレインとＮ型ＭＩ
Ｓトランジスタ５１２　ドレインとの接続個所から供給
され、また、信号τは、電源ＶｃｃおよびＶｓｓ間に設
けられたＰ型Ｍｉｓ）ランジスタ５２１のドレインとＮ
型ＭＩＳトランジスタ５２２のドレインとの接続個所か
ら供給されるようになさている。トランジスタ５１１の
ゲートには制御信号Ｔが供給され、また、トランジスタ
５１２のゲートには制御信号Ｔ゛が供給されている。同
様に、トランジスタ５２１のゲートには制御信号■”が
供給され、また、トランジスタ５２２のゲートには制？
Ｉ信号Ｉが供給されている。

さらに、信号線５４と信号線５５との間には、クロック
信号ＣＬＫ、によりオン・オフ制御されるパイラテラル
ゲート５３が設けられている。

第６図は第５図のバッファ回路の動作を説明するための
波形図である。同図に示されるように、初期状態が制御
信号ＴおよびＴ゛が高レベルで相補信号の一方の信号Ａ
が低レベルＶｓｓ、且つ、制御信号■”および！が低レ
ベルで相補信号の他方の信号τが高レベルＶｃｃで、信
号Ａが低レベルＶｓｓから高レベルＶｃｃへ変化し信号
τが高レベルＶｃｃから低レベルＶｓｓへ変化するとき
を説明する。

まず、信号Ｔ゛が高レベルから低レベルへ変化し、信号
ｉ°が低レベルから高レベルへ変化すると、トランジス
タ５１２がオフ状態（トランジスタ５１１はオフ状態の
まま）となり、一方の信号線５４は信号（Ａ）の供給が
遮断され、同様に、トランジスタ５２１がオフ状Ｂ（ト
ランジスタ５２２はオフ状態のまま）となり、他方の信
号線５５は信号（τ）の供給が遮断される。

さらに、この信号線５４および５５に対する相補信号Ａ
およびτの供給が遮断されている期間に、クロック信号
ＣＬ）［！が低レベルから高レベルに変化して信号線５
４および信号線５５が接続される。これにより、相補信
号線５４および５５のレベルは等しく（両信号線のレベ
ルの中間値）なり、その結果、電源からの電荷の供給お
よび電源への電荷の移動を伴うことなく、信号線５４お
よび５５は１／２Ｖｃｃのレベルとなる。

そして、クロック信号ＣＬＫ３が高レベルから低レベル
に戻って信号線５４と信号線５５とが遮断された後、信
号下が低レベルに変化してトランジスタ５１１がオン状
態となり、信号■が高レベルに変化してトランジスタ５
２２がオン状態となる。これによって、信号線５４では
信号Ａを１／２　Ｖ　ｃｃから高レベルＶｃｃにするた
めの１／２ＣＶｃｃの電荷がトランジスタ５１１を介し
てＶＣＣから供給され、また、信号線５５では信号τを
１／２　Ｖ　ｃｃから低レベルＶｓｓにするための１／
２ＣＶｃｃの電荷がトランジスタ５２２を介してＶｓｓ
へ捨てられる。ここで、相補信号の一方の信号Ａが高レ
ベルＶｃｃから低レベルＶｓｓへ変化し、他方の信号τ
が低レベルＶｓｓから高レベルＶｃｃへ変化するときも
同様である。

第７図は第６図の制御信号を作成する回路の一例を示す
図であり、第８図は第７図の回路を説明するための波形
図である。

第７図および第８図に示されるように、インバータ７１
．７２およびＨＡＮＤゲート７３により入力信号Ｊに対
する信号下が提供され、また、インバータ７４゜７５お
よびＮＯＲゲート７６により入力信号Ｊに対する信号Ｔ
゛が提供される。さらに、これらの信号ＴおよびＴ”を
インバータにより反転することで、信号■および■°が
提供される。すなわち、第７図に示す回路により、第６
図の制御信号Ｔ、Ｔ’。

■およびＩｏを発生することができる。

第９図は本発明のバッファ回路の第３実施例を示す回路
図である。同図に示す本発明の第３実施例は、上述した
第１実施例におけるパイラテラルゲート３１．３２およ
び３３を省略し、第１．第２および第３のスイッチング
手段をトランジスタで構成したものである。

第９図に示されるように、本第３実施例のバッファ回路
において、入力（Ａ）は、Ｐ型ＭＩＳトランジスタ９２
１とＮ型ＭＩＳ）ランジスタ９２２で構成されたインバ
ータ９２の共通ゲートに供給されると共に、インバータ
９６を介してＰ型ＭＩＳ）ランジスタ９１１とＮ型ＭＩ
ＳＩ−ランジスタ９１２で構成されたインバータ９１の
共通ゲートに供給されている。トランジスタ９１１およ
びトランジスタ９２１のソースは、Ｖｃｃがソースに供
給されたＰ型ＭＩＳトランジスタ９５のドレインに接続
され、また、トランジスタ９１２およびトランジスタ９
２２のソースは、Ｖｓｓにソースが接続されたＮ型ＭＩ
Ｓ）ランジスタ９３のドレインに接続されている。さら
に、クロック信号ＣＬに４は、トランジスタ９３のゲー
トに供給されると共に、インバータ９４を介してトラン
ジスタ９５のゲートに供給されている。そして、トラン
ジスタ９１１と９１２との接続個所から相補信号の一方
の信号Ａが信号線９４を介して出力され、また、トラン
ジスタ９２１と９２２との接続個所から相補信号の他方
の信号τが信号線９５を介して出力されるようになされ
ている。これらの信号線９４および９５には配線容量Ｃ
が付加されている。

第１Ｏ図は第９図のバッファ回路の動作を説明するため
の波形図である。

まず、入力（Ａ）が高レベルＶｃｃから低レベルＶｓｓ
へ変化するとき、すなわち、相補信号の一方の信号Ａが
高レベルＶｃｃから低レベルＶｓｓへ変化し、他方の信
号−人−が低レベルＶｓｓから高レベルＶｃｃへ変化す
るとき、クロック信号ＣＬＫ、が高レベルから低レベル
に変化して、トランジスタ９５およびトランジスタ９３
がオフとなり、インバータ９１および９２がＶｃｃおよ
びＶｓｓから切り離される。この状態で入力が変化する
と、すなわち、インバータ９１の入力が低レベルから高
レベルへ立ち上がり、インバータ９２の入力が高レベル
から低レベルへ立ち下がると、各インバータを構成して
いるトランジスタ９１１．９１２およびトランジスタ９
２１，９２２が共にオン状態となる期間（ショート期間
）が発生し、このショート期間において、信号線９４と
９５とが接続されて、両信号線のレベルが等しくなる。

そして、クロック信号ＣＬＫ＆が低レベルから高レベル
に戻ると、トランジスタ９５およびトランジスタ９３が
オンとなり、インバータ９１および９２にはＶｃｃおよ
びＶｓｓが供給される。

上述した本発明の第３実施例のバッファ回路において、
入力が低レベルから高レベルへ変化する場合、および、
その他の動作については前述した第１および第２実施例
の説明と同様であるので説明を省略する。また、本第３
実施例の変形例としては、トランジスタ９５および９３
を常時オンさせて抵抗骨として使用するものがある。本
変形例では、入力の変化によりトランジスタ９１１，９
１２，９２１，９２２が過渡的にオン状態となって信号
線９４および９５が接ｍ（ショート）される動作と、常
時オン状態となっているトランジスタ９５を介してのＶ
ｃｃによる充電動作およびトランジスタ９３を介しての
Ｖｓｓによる放電動作とが同時に行われることになるた
め、消費される電荷量はＣＶｃｃよりは多くなる。しか
し、消費される電荷量は、２ＣＶＣＣよりは少ないこと
になるので、消費電力の低減の効果は尚存在する。そし
て、この変形例の場合には、クロック信号ＣＬＫ、が不
要で回路構成が簡単となる。

第１１図は本発明のバッファ回路の第４実施例を示す回
路図である。同図に示す本発明の第４実施例は、上述し
た第１実施例におけるパイラテラルゲート３１．３２お
よび３３を省略し、且つ、クロック信号を不要としたも
のである。

第１１図に示されるように、本第４実施例のバッファ回
路は、相補信号の一方の信号Ａが供給される信号線１４
および他方の信号τが供給される信号線１５を備え、そ
れらの相補信号線には、それぞれ配線容量Ｃが付加され
ている。信号Ａは入力信号を２つのインバータ１７．１
８で２回反転して作成され、また、信号τは入力信号（
Ａ）をインバータ１６で反転して作成される。信号線１
４および信号線１５の間には、直列接続された２つのＮ
型ＭＩＳ）ランジスタ１３１．１３２および直列接続さ
れた２つのＮ型Ｍｉｓ）ランジスタ１３３．１３４が設
けられている。そして、トランジスタ１３１のゲートは
該トランジスタのドレインと共に信号線１４に接続され
、トランジスタ１３１のソースにドレインが接続された
トランジスタ１３２のソースは信号線１５に接続され、
そして、トランジスタ１３２のゲートにはインバータ１
７により反転された入力信号が供給されている。また、
トランジスタ１３４のゲートは該トランジスタのソース
と共に信号線１５に接続され、トランジスタ１３４のド
レインにソースが接続されたトランジスタ１３３のドレ
インは信号＆’ｉ１４に接続され、そして、トランジス
タ１３３のゲートには入力信号が供給されている。ここ
で、インバータ１７とインバータ１８との間をノードＮ
とする。

第１２図は第１１図のバッファ回路の動作を説明するた
めの波形図である。最初に、入力（Ａ）が高レベルＶｃ
ｃから低レベルＶｓｓへ変化するとき、すなわち、相補
信号の一方の信号Ａが高レベルＶｃｃから低レベルＶｓ
ｓへ変化し、他方の信号τが低レベルＶｓｓから高レベ
ルＶｃｃへ変化するときを説明する。

入力が高レベルＶｃｃから低レベルＶｓｓへ変化すると
、ノードＮは低レベルから高レベルへ変化し、トランジ
スタ１３２は期間Ｔ、の間オン状態が保持される。この
とき、トランジスタ（ダイオードとして使用される）１
３１は、信号Ａが信号τより高レベルにある期間Ｔ２だ
けオンとなるので、信号線１４と１５はトランジスタ１
３１および１３２を介して接続される。これにより、信
号線１４から信号線１５に対して電荷が供給され、両信
号線のレベルが等しくなる。この後、信号Ａが信号τよ
り低レベルへ変化すると、トランジスタ１３１はオフと
なり、信号線１４と１５との接続が遮断される。

従って、インバータ１８および１６による相補信号Ａ、
Ｔの駆動は、信号Ａのレベルが信号τより下がれば、信
号Ａと信号τは切り離される（信号綿１４と１５との接
続が遮断される）ので、妨害されることはない、このと
き、トランジスタ１３４は、信号Ａが信号τより低レベ
ルへ変化するとオンとなるが、トランジスタ１３３はゲ
ートに供給される信号が低レベルとなるのでオフ状態に
保持されているので問題とはならない。

次に、入力（Ａ）が低レベルＶｓｓから高レベルＶＣＣ
へ変化するとき、すなわち、相補信号の一方の信号Ａが
低レベルＶｓｓから高レベルＶｃｃへ変化し、他方の信
号τが高レベルＶｃｃから低レベルＶｓｓへ変化すると
きを説明する。

入力が低レベルＶｓｓから高レベルＶｃｃへ変化すると
、トランジスタ１３３は期間ＴＳの間オン状態が保持さ
れる。このとき、トランジスタ（ダイオードとして使用
）１３４は、信号Ａが信号τより低レベルにある期間Ｔ
４だけオンとなるので、信号線１４と１５はトランジス
タ１３３および１３４を介して接続される。これにより
、信号線１５から信号線１４に対して電荷が供給され、
両信号線のレベルが等しくなる。この後、信号Ａが信号
τより高レベルへ変化すると、トランジスタ１３４はオ
フとなり、信号線１４と１５との接続が遮断される。こ
こで、前述したように、インバータ１８および１６によ
る相補信号Ａ、−人一の駆動は、妨害されることはない
。

上述した本発明の第４実施例の変形例としては、インバ
ータ１６および１８各々に対し、Ｖｃｃとの間およびＶ
ｓｓとの間に、第９図に示すトランジスタ９５および９
３を挿入し、クロック信号ＣＬＫ、およびインバータ９
４を使用して制御するように構成したものが考えられる
。

第１３図は本発明のバッファ回路の第５実施例を示す回
路図である。同図に示す本発明の第５実施例は、上述し
た第４実施例を１／４デコーダに応用したものであり、
２ｍの相補信号Ａ、−λ′およびＢ。

丁を使用したものである。

同図に示されるように、本第５実施例のバッファ回路は
、４つのＮＡＮＤゲート２０〜２３．インバータ２４〜
２７．Ｐ型ＭＩＳトランジスタ４０〜４３．信号線Ｘ　
ｏ　””　Ｘ　３およびＮ型ＭＩＳトランジスタ４４〜
４７を備えている。ここで、信号ＡはＮＡＮＯゲート２
１．２３の一方の入力に供給され、信号ＡはＮＡＮＯゲ
ート２０゜２２の一方の入力に供給され、信号ＢはＮＡ
ＮＤゲート２２．２３の他方の入力に供給され、そして
、信号−Ｂ−はＮＡＮＤゲー）　２０．２１の他方の入
力に供給されている。また、４つの信号線Ｘ０〜Ｘ、に
は、それぞれ配線容量Ｃが付加されている。

ＮＡＮＤゲート２０の出力はインバータ２４およびトラ
ンジスタ４０のゲートに供給され、インバータ２４の出
力およびトランジスタ４０のソースは信号線Ｘ０に接続
されている。−また、信号線Ｘ０にはトランジスタ４４
のゲートおよびドレインが接続されている。さらに、ト
ランジスタ４０のドレインは、トランジスタ４４のソー
スに接続されている。ＮＡＮＤゲート２１．インバータ
２５およびトランジスタ４１，４５、ＮＡＮＤゲート２
２．インバータ２６オよびトランジスタ４２．４６、並
びに、ＮＡＮＤゲート２３．インバータ２７およびトラ
ンジスタ４３．４７の接続関係は、ＮＡＮＤゲ−ト２０
．インバータ２４およびトランジスタ４０．４４と同様
である。そして、トランジスタ４０のドレインとトラン
ジスタ４４のソースとの接続個所は、トランジスタ４１
のドレインとトランジスタ４５のソース。

トランジスタ４２のドレインとトランジスタ４６のソー
ス、および、トランジスタ４３のドレインとトランジス
タ４７のソースの各接続個所と共通接続されている。こ
こで、上記共通接続をノードＮ０とする。

第１４図は第１３図のバッファ回路の動作を説明するた
めの波形図である。

まず、第２の相補信号の一方の信号Ｂが高レベルＶｃｃ
を保持し、他方の信号丁が低レベルＶｓｓを保持してい
る状態で、第１の相補信号の一方の信号Ａが高レベルＶ
ｃｃから低レベルＶｓｓへ変化し、他方の信号τが低レ
ベルＶｓｓから高レベルＶｃｃへ変化するとき、ＮＡＮ
Ｏゲート２２の出力であるノードＮ２は高レベルから低
レベルへ変化し、また、ＮＡＮＤゲート２３の出力であ
るノードＮ、は低レベルから高レベルへ変化する。そし
て、トランジスタ４２はオン状態となり、また、トラン
ジスタ４７はインバータ２７の出力（信号ｗＡｘ　ｓの
レベル）がインバータ２６の出力（信号線Ｘ２のレベル
）より高レベルにある期間だけオンとなる。これにより
、信号線Ｘ、の電荷は、トランジスタ４７．ノードＮ０
．トランジスタ４２を介して信号線Ｘ２に供給される。

さらに、信号線Ｘ、が信号線Ｘ！より低レベルになると
、トランジスタ４７はオフとなり、代わりにトランジス
タ４６がオンとなるが、トランジスタ４３はオフ状態な
ので、信号ｎｘｚおよびＸ、のレベルは、妨害されるこ
となくインバータ２６および２７により駆動されてそれ
ぞれ高レベルおよび低レベルとなる。

次に、第２の相補信号の一方の信号Ｂが高レベルＶｃｃ
を保持し、他方の信号丁が低レベルＶｓｓを保持してい
る状態で、第１の相補信号の一方の信号Ａが低レベルＶ
ｓｓから高レベルＶｃｃへ変化し、他方の信号τが高レ
ベルＶｃｃから低レベルＶｓｓへ変化するとき、ノード
Ｎ２は低レベルから高レベルへ変化し、また、ノードＮ
、は高レベルから低レベルへ変化する。すると、トラン
ジスタ４３はオン状態となり、また、トランジスタ４６
は信号線Ｘ２が信号線Ｘ、より高レベルにある期間だけ
オンとなる。これにより、信号線Ｘ寞の電荷は、トラン
ジスタ４６．ノードＮ、、トランジスタ４３を介して信
号線Ｘ３に供給される。

さらに、信号’ａｘｔが信号線Ｘｓより低レベルになる
と、トランジスタ４６はオフとなり、代わりにトランジ
スタ４７がオンとなるが、トランジスタ４２はオフ状態
なので、信号線Ｘ２およびＸ、のレベルは、妨害される
ことなくインバータ２６および２７により駆動されてそ
れぞれ低レベルおよび高レベルとなる。

上述したように、本発明のバッファ回路の実施例は、信
号のスイッチング時の電荷移動を従来の２ＣＶＣＣから
ＣＶｃｃもしくはＣＶｃｃ＋ｃｒに低減することができ
る。

（発明の効果〕 以上、詳述したように、本発明に係るバッファ回路は、
相補信号のレベルが変化するとき、一方の高レベル信号
側の電荷を他方の低レベル信号側に供給することによっ
て、相補信号のレベル変化時における消費電力を低減す
ることができる。

【図面の簡単な説明】

第１図は本発明に係るバッファ回路の原理を示す図、 第２図は第１図のバッファ回路の動作を説明するための
波形図、 第３図は本発明のバッファ回路の第１実施例を示す回路
図、 第４図は第３図のバッファ回路の動作を説明するための
波形図、 第５図は本発明のバッファ回路の第２実施例を示す回路
図、 第６図は第５図のバッファ回路の動作を説明するための
波形図、 第７図は第６図の制御信号を作成する回路の一例を示す
図、 第８図は第７図の回路を説明するための波形図、第９図
は本発明のバッファ回路の第３実施例を示す回路図、 第１０図は第９図のバッファ回路の動作を説明するため
の波形図、 第１１図は本発明のバッファ回路の第４実施例を示す回
路図、 第１２図は第１１図のバッファ回路の動作を説明するた
めの波形図、 第１３図は本発明のバッファ回路の第５実施例を示す回
路図、 第１４図は第１３図のバッファ回路の動作を説明するた
めの波形図、 第１５図は従来の相補信号線を示す図、第１６図は従来
技術における課題を説明するための波形図である。 （符号の説明） １・・・第１のスイッチング手段、 ２・・・第２のスイッチング手段、 ３・・・第３のスイッチング手段、 ４．５・・・相補信号線、 Ａ、τ・・・相補信号。

Claims (1)

1. 【特許請求の範囲】 １、相補信号が供給される第１および第２の信号線（４
   、５）と、 前記相補信号のレベルが変化するとき、前記第１および
   第２の信号線に供給される信号をそれぞれ遮断する第１
   および第２のスイッチング手段（１、２）と、 該第１および第２のスイッチング手段により前記第１お
   よび第２の信号線に対する前記相補信号の供給を遮断し
   た後、該第１の信号線と該第２の信号線とを接続して両
   信号線のレベルを等しくする第３のスイッチング手段（
   ３）とを具備し、前記第３のスイッチング手段により前
   記第１および第２の信号線のレベルを等しくした後、該
   第３のスイッチング手段により前記第１の信号線と前記
   第２の信号線との接続を遮断すると共に、前記第１およ
   び第２のスイッチング手段を接続状態として前記相補信
   号を前記第１および第２の信号線に供給することを特徴
   とするバッファ回路。 ２、相補信号を用いたバッファ回路であって、前記相補
   信号のレベルが変化するとき、一方の高レベル信号側の
   電荷を他方の低レベル信号側に供給し、該相補信号のレ
   ベルを変化させるために電源から供給される電荷量を低
   減するようにしたことを特徴とするバッファ回路。