JPH02214187A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH02214187A JPH02214187A JP3525289A JP3525289A JPH02214187A JP H02214187 A JPH02214187 A JP H02214187A JP 3525289 A JP3525289 A JP 3525289A JP 3525289 A JP3525289 A JP 3525289A JP H02214187 A JPH02214187 A JP H02214187A
- Authority
- JP
- Japan
- Prior art keywords
- circuits
- substrate
- circuit
- wiring board
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 229920005989 resin Polymers 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 239000011888 foil Substances 0.000 abstract description 13
- 238000009413 insulation Methods 0.000 abstract description 9
- 238000010521 absorption reaction Methods 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 abstract 1
- 239000004593 Epoxy Substances 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、電子素子を実装するパフケークとして用いら
れるプリント配線板に関するものである７
れるプリント配線板に関するものである７
ＰＧＡ、ＰＬＤＣＣｌＰＬＣＣなどとして用いられる電
子素子実装用のパフケークにおいては、プリント配線板
で形成するようにしたものが主流である。すなわち、銅
張り〃ラス基材エポキシａｔ脂積層板など金属箔を基板
１である積層板に＠屑した金属箔張り積層板を用い、金
Ｉ！４箔をエツチング処理等して回路として必要のない
部分を除去することによって、第３図に示すように基板
１の表面に多数本の回路２，２・・・を設けて形成され
るプリント配線板Ａを電子素子を実装するためのパーケ
ークとして用いるのである。第３図において７はＩＣな
どの電子素子を実装するためのキャビティ用パッド、８
はメツキリード用線であり、これＣ７は金属箔の一部を
残して形成してある。また第：２図においてイの符号で
示す線は、最終的に切り離すための線であり、線イの内
側が製品（パフケージ）となる。 そして上記のようなプリント配線板Ａにあっで、基板１
に設けられる各回路２．２・・・は回路としての必要な
幅のみを有する細い線状に形成されており、金属箔をエ
ツチング除去した回路２，２・・・以外の部分が基板１
の表面において占める面積の側合が大きくなっている。
子素子実装用のパフケークにおいては、プリント配線板
で形成するようにしたものが主流である。すなわち、銅
張り〃ラス基材エポキシａｔ脂積層板など金属箔を基板
１である積層板に＠屑した金属箔張り積層板を用い、金
Ｉ！４箔をエツチング処理等して回路として必要のない
部分を除去することによって、第３図に示すように基板
１の表面に多数本の回路２，２・・・を設けて形成され
るプリント配線板Ａを電子素子を実装するためのパーケ
ークとして用いるのである。第３図において７はＩＣな
どの電子素子を実装するためのキャビティ用パッド、８
はメツキリード用線であり、これＣ７は金属箔の一部を
残して形成してある。また第：２図においてイの符号で
示す線は、最終的に切り離すための線であり、線イの内
側が製品（パフケージ）となる。 そして上記のようなプリント配線板Ａにあっで、基板１
に設けられる各回路２．２・・・は回路としての必要な
幅のみを有する細い線状に形成されており、金属箔をエ
ツチング除去した回路２，２・・・以外の部分が基板１
の表面において占める面積の側合が大きくなっている。
しかしこのように回路２，２・・・以外の部分が基板１
の表面において占める面積の割合が大きくなるというこ
とは、基板１の表面のうち回路２，２・・・で覆われず
露出する部分の面積が大きくなるということである。従
って、金属箔を張った状態では金属箔で湿気を遮断でき
るために基板１には吸湿は殆ど発生しないが、このよう
に金属箔をエツチング処理して回路２．２・・・を形成
してプリント配線板Ａに加工すると、回路２，２・・・
で覆われず露出する表面から基板１が吸湿し、基板１の
絶縁性能が劣化するという問題があった。 本発明は上記の点に鑑みて為されたものであり、基板の
吸湿を低減することがで外、基板の絶縁性能が劣化する
ようなおそれがないプリント配線板を提供することを目
的とするものである。
の表面において占める面積の割合が大きくなるというこ
とは、基板１の表面のうち回路２，２・・・で覆われず
露出する部分の面積が大きくなるということである。従
って、金属箔を張った状態では金属箔で湿気を遮断でき
るために基板１には吸湿は殆ど発生しないが、このよう
に金属箔をエツチング処理して回路２．２・・・を形成
してプリント配線板Ａに加工すると、回路２，２・・・
で覆われず露出する表面から基板１が吸湿し、基板１の
絶縁性能が劣化するという問題があった。 本発明は上記の点に鑑みて為されたものであり、基板の
吸湿を低減することがで外、基板の絶縁性能が劣化する
ようなおそれがないプリント配線板を提供することを目
的とするものである。
本発明は、樹脂を主体とする基板１の表面に金属導体で
多数本の回路２．２・・・を設けて形成されるプリント
配線板において、隣合う回路２闇に回路を分離するのに
必要な間隙３のみを設けて、基板１の表面のほぼ全面に
回路２，２・・・を形成して成ることを特徴とするもの
である。
多数本の回路２．２・・・を設けて形成されるプリント
配線板において、隣合う回路２闇に回路を分離するのに
必要な間隙３のみを設けて、基板１の表面のほぼ全面に
回路２，２・・・を形成して成ることを特徴とするもの
である。
本発明にあっては、隣合う回路２間に回路を分離するの
に必要な間隙３のみを設けて、基板１の表面のほぼ全面
に回路２，２・・・を形成するようにしたために、基板
１の表面のうち回路２，２・・・で覆われず露出する部
分の面積を小さくすることができ、基板１が吸湿するこ
とを低減することができる。
に必要な間隙３のみを設けて、基板１の表面のほぼ全面
に回路２，２・・・を形成するようにしたために、基板
１の表面のうち回路２，２・・・で覆われず露出する部
分の面積を小さくすることができ、基板１が吸湿するこ
とを低減することができる。
以下本発明を実施例によって詳述する。
プリント配線板Ａは樹脂を主体とする積層板などの基板
１の表面に金属箔を張ったものを加工して形成すること
ができる。例えば銅張り〃う六基材エポキシ樹脂積層板
など金属箔を基板１である積層板に積層した金属箔張り
積層板を用ν１、金属箔をエツチング処理等して回路２
，２・・・となる箇所を残して回路２として必要のない
部分を除去することによって、基板１に回路２．２・・
・を形成してプリント配線＠Ａを作成することができる
ものである。そして本発明にあっては、第１図（第１図
においては金属箔のうちエツチングしないで残す部分を
斜線で示す）に示すように隣合う回路２闇の闇ＰＪＩＩ
３が回路２を絶縁分離するのに必要な狭い幅となるよう
にして形成するものである。すなわち、各回路２，２・
・・をできるだけ幅広く形成するようにして、金属箔を
エツチング除去することによって形成される各回路２間
の間隙３をできるだけ幅狭（するようにしたのである、
従って、第１図より明らかなように基板１の表面のうち
回路２．２・・・で覆われず露出する部分の面積が小さ
くなる。このように基板１の表面に多数本の回路２゜２
・・・を設けて形成されるプリント配線板Ａを電子素子
を実装するためのパフケーノとして用いるのである。 第１図において７はＩＣなどの電子素子を実装するため
のキャビティ用パッド、８はメツキリード用線−であっ
て、これらは金属箔の一部を残して形成してあり、基板
１に設ける回路２．２・・・は−端がキャビティ用パッ
ド７の近傍に位置すると共に他端がメツキリード用線８
に連続するように放射状に形成してある。また９は各回
路２に設けたランドであり、このランド９の部分にスル
ーホールを設けることによって接続用のピンを取り付け
ることができる。また第１図においてイの符号で示す線
は、最終的に切り離すための線であり、線イめ内側が東
品（パフケーノ）となる。尚、本発明は、両面プリント
配線板や多層プリント配線板など任意のものに適用する
ことができる。 上記のようにして形成されるプリント配線板Ａにあって
は、基板１の表面のうち回路２，２・・・で覆われず露
出する部分、すなわち回路２間の間隙３の面積を小さく
することができるために、この露出する表面から基板１
が吸湿することを低減することができるものである。ち
なみに、第１図のもの（実施例）と第３図のもの（従来
例）について、１２１℃、２気圧の条件でプレッシャー
クツカーテストをおこない、その絶縁抵抗（層開厚み０
．４−輪としたときの層間抵抗と回路間０．２ｍ鴫とじ
たときの内層回路量抵抗とからなる）とプレッシャーク
ツカー処理時間との関係を測定すると、第２図のグラフ
に示すような結果が得られる。第２図のグラフにみられ
るように、第１図の実施例のものは第３図の従来例のも
のに比べて絶縁性能の劣化が遅く、吸湿のスピードを遅
くすることができることが確認される。
１の表面に金属箔を張ったものを加工して形成すること
ができる。例えば銅張り〃う六基材エポキシ樹脂積層板
など金属箔を基板１である積層板に積層した金属箔張り
積層板を用ν１、金属箔をエツチング処理等して回路２
，２・・・となる箇所を残して回路２として必要のない
部分を除去することによって、基板１に回路２．２・・
・を形成してプリント配線＠Ａを作成することができる
ものである。そして本発明にあっては、第１図（第１図
においては金属箔のうちエツチングしないで残す部分を
斜線で示す）に示すように隣合う回路２闇の闇ＰＪＩＩ
３が回路２を絶縁分離するのに必要な狭い幅となるよう
にして形成するものである。すなわち、各回路２，２・
・・をできるだけ幅広く形成するようにして、金属箔を
エツチング除去することによって形成される各回路２間
の間隙３をできるだけ幅狭（するようにしたのである、
従って、第１図より明らかなように基板１の表面のうち
回路２．２・・・で覆われず露出する部分の面積が小さ
くなる。このように基板１の表面に多数本の回路２゜２
・・・を設けて形成されるプリント配線板Ａを電子素子
を実装するためのパフケーノとして用いるのである。 第１図において７はＩＣなどの電子素子を実装するため
のキャビティ用パッド、８はメツキリード用線−であっ
て、これらは金属箔の一部を残して形成してあり、基板
１に設ける回路２．２・・・は−端がキャビティ用パッ
ド７の近傍に位置すると共に他端がメツキリード用線８
に連続するように放射状に形成してある。また９は各回
路２に設けたランドであり、このランド９の部分にスル
ーホールを設けることによって接続用のピンを取り付け
ることができる。また第１図においてイの符号で示す線
は、最終的に切り離すための線であり、線イめ内側が東
品（パフケーノ）となる。尚、本発明は、両面プリント
配線板や多層プリント配線板など任意のものに適用する
ことができる。 上記のようにして形成されるプリント配線板Ａにあって
は、基板１の表面のうち回路２，２・・・で覆われず露
出する部分、すなわち回路２間の間隙３の面積を小さく
することができるために、この露出する表面から基板１
が吸湿することを低減することができるものである。ち
なみに、第１図のもの（実施例）と第３図のもの（従来
例）について、１２１℃、２気圧の条件でプレッシャー
クツカーテストをおこない、その絶縁抵抗（層開厚み０
．４−輪としたときの層間抵抗と回路間０．２ｍ鴫とじ
たときの内層回路量抵抗とからなる）とプレッシャーク
ツカー処理時間との関係を測定すると、第２図のグラフ
に示すような結果が得られる。第２図のグラフにみられ
るように、第１図の実施例のものは第３図の従来例のも
のに比べて絶縁性能の劣化が遅く、吸湿のスピードを遅
くすることができることが確認される。
上述のように本発明にあっては、隣合う回路間に回路を
分離するのに必要な間隙のみを設けて、基板の表面のほ
ぼ全面に回路を形成するようにしたので、基板の表面の
うち回路で覆われず露出する部分の面積を小さくするこ
とができるものであり、基板の多くの面積を金属の回路
で遮蔽して基板が吸湿することを低減することができ、
基板に絶縁劣化が生じることを防ぐことができるもので
ある。
分離するのに必要な間隙のみを設けて、基板の表面のほ
ぼ全面に回路を形成するようにしたので、基板の表面の
うち回路で覆われず露出する部分の面積を小さくするこ
とができるものであり、基板の多くの面積を金属の回路
で遮蔽して基板が吸湿することを低減することができ、
基板に絶縁劣化が生じることを防ぐことができるもので
ある。
第１図は本発明の一実施例を示す平面図、第２図は絶縁
抵抗とプレッシャークツカー処理時間との関係を示すグ
ラフ、 第３図は従来例の平面図で ある。 １は基板、 ２は回路、 ３は回路間の間隙である
抵抗とプレッシャークツカー処理時間との関係を示すグ
ラフ、 第３図は従来例の平面図で ある。 １は基板、 ２は回路、 ３は回路間の間隙である
Claims (1)
- （１）樹脂を主体とする基板の表面に金属導体で多数本
の回路を設けて形成されるプリント配線板において、隣
合う回路間に回路を分離するのに必要な間隙のみを設け
て、基板の表面のほぼ全面に回路を形成して成ることを
特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1035252A JPH0793477B2 (ja) | 1989-02-15 | 1989-02-15 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1035252A JPH0793477B2 (ja) | 1989-02-15 | 1989-02-15 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02214187A true JPH02214187A (ja) | 1990-08-27 |
| JPH0793477B2 JPH0793477B2 (ja) | 1995-10-09 |
Family
ID=12436634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1035252A Expired - Lifetime JPH0793477B2 (ja) | 1989-02-15 | 1989-02-15 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793477B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140627U (ja) * | 1987-03-07 | 1988-09-16 | ||
| JPS6459985A (en) * | 1987-08-31 | 1989-03-07 | Ibiden Co Ltd | Printed wiring board for ic card |
| JPH01129861U (ja) * | 1988-02-25 | 1989-09-04 |
-
1989
- 1989-02-15 JP JP1035252A patent/JPH0793477B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140627U (ja) * | 1987-03-07 | 1988-09-16 | ||
| JPS6459985A (en) * | 1987-08-31 | 1989-03-07 | Ibiden Co Ltd | Printed wiring board for ic card |
| JPH01129861U (ja) * | 1988-02-25 | 1989-09-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793477B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07135376A (ja) | 複合プリント回路板とその製造方法 | |
| TW201703598A (zh) | 電路板及其製作方法 | |
| JPH05327211A (ja) | 多層フレキシブルプリント基板およびその製法 | |
| JPS6124295A (ja) | 配線基板 | |
| JPH02214187A (ja) | プリント配線板 | |
| JPH1093213A (ja) | 回路基板、回路装置および装置 | |
| JPH08204312A (ja) | チップオンボード基板の製造方法 | |
| JP2773288B2 (ja) | プリント配線板 | |
| JPH06334067A (ja) | 多層プリント配線板とその製造方法 | |
| JP2891122B2 (ja) | プリント配線板 | |
| JP2749685B2 (ja) | 回路基板の製造方法 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JPH03178193A (ja) | 多層プリント基板 | |
| JP2007294932A (ja) | メタルコアプリント配線板及びその製造方法 | |
| JP2851148B2 (ja) | 印刷配線板 | |
| JPH05218598A (ja) | プリント配線板 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPS57193051A (en) | Multilayer circuit board | |
| JP3688940B2 (ja) | 可撓性回路基板の配線パタ−ン形成法 | |
| JPH06196832A (ja) | スルホール付き絶縁基板 | |
| JP3774932B2 (ja) | プリント配線板の製造方法 | |
| JPH05235200A (ja) | 電子部品搭載用基板 | |
| JP2000058987A (ja) | 回路基板 | |
| KR101073066B1 (ko) | 단층인쇄회로기판 및 그 제조방법 |