JPH02214091A - 半導体記憶装置用リフレッシュタイマ - Google Patents
半導体記憶装置用リフレッシュタイマInfo
- Publication number
- JPH02214091A JPH02214091A JP1033388A JP3338889A JPH02214091A JP H02214091 A JPH02214091 A JP H02214091A JP 1033388 A JP1033388 A JP 1033388A JP 3338889 A JP3338889 A JP 3338889A JP H02214091 A JPH02214091 A JP H02214091A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- interval
- temperature
- timer
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、定期的に情報の再書込み動作（以下、リフ
しツシュと呼ぶ）が必要な読出し、書込み可能な半導体
記憶装置（ダイナミックＲＡＭ。
しツシュと呼ぶ）が必要な読出し、書込み可能な半導体
記憶装置（ダイナミックＲＡＭ。
以下、Ｄ−ＲＡＭと称す）においてリフレッシュ間隔時
間を設定するタイマ回路に関するものである。
間を設定するタイマ回路に関するものである。
ＤＲＡＭの中にはリフレッシュ動作を外部からの信号に
よらず、チップ内蔵のタイマ及びカウンタを用いてデバ
イス自身で自動的に行なうタイプのものがあり、仮想Ｓ
ＲＡＭなどと呼ばれている。
よらず、チップ内蔵のタイマ及びカウンタを用いてデバ
イス自身で自動的に行なうタイプのものがあり、仮想Ｓ
ＲＡＭなどと呼ばれている。
このようなタイプのＤＲＡＭにおいて、タイマ回路とし
て第２図及び第３図に示すようなものが多く使われてい
た。第２図に示すものはいわゆるＣＲ時定数回路であり
、コンデンサに充電された電荷を抵抗を通じて放電する
間を設定時間とするものである。また、第３図に示すも
のはいわゆるチャージポンプ方式によるものであり、大
きい方のコンデンサに充電された電荷を小さい方のコン
デンサで汲み出すときの間を設定時間とするものである
。
て第２図及び第３図に示すようなものが多く使われてい
た。第２図に示すものはいわゆるＣＲ時定数回路であり
、コンデンサに充電された電荷を抵抗を通じて放電する
間を設定時間とするものである。また、第３図に示すも
のはいわゆるチャージポンプ方式によるものであり、大
きい方のコンデンサに充電された電荷を小さい方のコン
デンサで汲み出すときの間を設定時間とするものである
。
即ち、第２図において、スイッチ２０１はスタンバイ時
等にコンデンサ２０２にチャージを充電するためのもの
で、動作に入るとオフとするものである。また、リフレ
ッシュが完了したら再度−定期間オンしてやる必要があ
る。このスイッチ２０１は例えばＭＯＳ ＦＥＴのよ
うな単純なトランジスタで構成されている。全体の動作
はコンデンサ２０２にチャージされた電荷が抵抗２０３
を通じてＧＮＤへ放電され続ける時トランジスタ２０４
．２０５で構成されるインバータゲート２１２の電位が
下がってトランジスタ２０６〜２０９からなるラッチ２
１３が反転する電位になるとリフレッシュ要求信号が活
性化されるというものである。従って、リフレッシュ間
隔は主にコンデンサ２０２のチャージ量と抵抗２０３に
よる放電にかかる時間とで決まり、ランチのバランスに
も依存する。
等にコンデンサ２０２にチャージを充電するためのもの
で、動作に入るとオフとするものである。また、リフレ
ッシュが完了したら再度−定期間オンしてやる必要があ
る。このスイッチ２０１は例えばＭＯＳ ＦＥＴのよ
うな単純なトランジスタで構成されている。全体の動作
はコンデンサ２０２にチャージされた電荷が抵抗２０３
を通じてＧＮＤへ放電され続ける時トランジスタ２０４
．２０５で構成されるインバータゲート２１２の電位が
下がってトランジスタ２０６〜２０９からなるラッチ２
１３が反転する電位になるとリフレッシュ要求信号が活
性化されるというものである。従って、リフレッシュ間
隔は主にコンデンサ２０２のチャージ量と抵抗２０３に
よる放電にかかる時間とで決まり、ランチのバランスに
も依存する。
また第３図のものにおいて、スイッチ３０４は第２図の
２０１と同様のもので、内部制御信号により制御され、
キャパシタ３０５を充電するためのものである。そして
その全体の動作は、コンデンサ３０１をクロック信号φ
でたたくとトランジスタ３０３は定期的にオン、オフを
繰返す、このときトランジスタ３０３がオンする期間で
コンデンサ３０５の電荷がトランジスタ３０２により放
電され、少しずつノードＮ３２の電位が下がってトラン
ジスタ３０８〜３１１で構成されるラッチ３１４が反転
してリフレッシュ要求信号が活性化される。そしてその
リフレッシュ間隔はコンデンサ３０１と３０５のバラン
ス間隔で主に決まるというものである。
２０１と同様のもので、内部制御信号により制御され、
キャパシタ３０５を充電するためのものである。そして
その全体の動作は、コンデンサ３０１をクロック信号φ
でたたくとトランジスタ３０３は定期的にオン、オフを
繰返す、このときトランジスタ３０３がオンする期間で
コンデンサ３０５の電荷がトランジスタ３０２により放
電され、少しずつノードＮ３２の電位が下がってトラン
ジスタ３０８〜３１１で構成されるラッチ３１４が反転
してリフレッシュ要求信号が活性化される。そしてその
リフレッシュ間隔はコンデンサ３０１と３０５のバラン
ス間隔で主に決まるというものである。
ところで、通常ＤＲＡＭにおいては温度が高くなる程、
基板中の電子やホールの動きが活発になるため、基板に
設けられたコンデンサに対する電子の注入が多くなり、
リフレッシュを行なう間隔を短くする必要がある。この
ことを考慮すると、前述のタイマ回路では以下に述べる
ような問題点があった。
基板中の電子やホールの動きが活発になるため、基板に
設けられたコンデンサに対する電子の注入が多くなり、
リフレッシュを行なう間隔を短くする必要がある。この
ことを考慮すると、前述のタイマ回路では以下に述べる
ような問題点があった。
即ち、第２図に示したＣＲ時定数によるタイプのもので
は、高温になる程抵抗値が大きくなるが、これはリフレ
ッシュ間隔はむしろ高温の方が短くなってしまうという
ＤＲＡＭのリフレッシュ特性とは相反する致命的な問題
点がある。また、第３図に示したチャージポンプ方式の
ものでは温度による依存性は小さいものの高温も低温も
ほぼ同間隔でリフレッシュを行なうため、低温の時には
不必要にリフレッシュ間隔が短くなり、電源電流の消費
が増えるという問題点がある。
は、高温になる程抵抗値が大きくなるが、これはリフレ
ッシュ間隔はむしろ高温の方が短くなってしまうという
ＤＲＡＭのリフレッシュ特性とは相反する致命的な問題
点がある。また、第３図に示したチャージポンプ方式の
ものでは温度による依存性は小さいものの高温も低温も
ほぼ同間隔でリフレッシュを行なうため、低温の時には
不必要にリフレッシュ間隔が短くなり、電源電流の消費
が増えるという問題点がある。
この発明は、上記のような従来のものの問題点を解消す
るためになされたもので、メモリセルのリフレッシュ温
度特性に合致したリフレッシュ間隔を得ることができる
半導体記憶装置用リフレッシュタイマを得ることを目的
としている。
るためになされたもので、メモリセルのリフレッシュ温
度特性に合致したリフレッシュ間隔を得ることができる
半導体記憶装置用リフレッシュタイマを得ることを目的
としている。
本発明に係る半導体記憶装置用リフレッシュタイマは、
従来、ＣＲ時定数やチャージポンプ方式により設定され
ていたリフレッシュ間隔を基板電位の変動をモニタする
ことにより設定するようにしたものである。
従来、ＣＲ時定数やチャージポンプ方式により設定され
ていたリフレッシュ間隔を基板電位の変動をモニタする
ことにより設定するようにしたものである。
この発明においては、上述のように構成したので、デバ
イスのリフレッシュ温度特性と全く一致した温度特性を
示すタイマ回路を実現できる。
イスのリフレッシュ温度特性と全く一致した温度特性を
示すタイマ回路を実現できる。
以下、この発明の実施例を図について説明する。
第１図はこの発明の一実施例による半導体記憶装置用リ
フレッシュタイマを示し、図において、１０１．１０２
，１０３，１０５．１０７，１０９゜１１１はｎ−ｃｈ
型ＭＯ３Ｉ−ランジスタ、１０４゜１０６．１０８．１
１０はｐ−ｃｈ型ＭＯ３）ランジスタ、１２０は上記各
トランジスタ１０１〜１１１および抵抗Ｒ１からなるタ
イマ本体である。
フレッシュタイマを示し、図において、１０１．１０２
，１０３，１０５．１０７，１０９゜１１１はｎ−ｃｈ
型ＭＯ３Ｉ−ランジスタ、１０４゜１０６．１０８．１
１０はｐ−ｃｈ型ＭＯ３）ランジスタ、１２０は上記各
トランジスタ１０１〜１１１および抵抗Ｒ１からなるタ
イマ本体である。
第４図に本実施例によるタイマ回路の動作例を示す、基
板電位であるＶ□は間欠動作のため■□発生回路が動作
を開始するレベル（この例では一２Ｖ）と動作を停止す
るレベル（この例では一３Ｖ）とをある間隔で往き来す
る。これをトランジスタ１０１〜１０３によりこの形の
ままレベルシフトしてトランジスタ１０４〜１０９から
なるラッチ部１２１の入力とすると、ラッチの出力Ｎ１
３はこのＶ□が変動する間隔に追随する形で５■４−０
■の変動を繰返す、もちろん、トランジスタサイズによ
る最適な設定は必要である。この出力によりリフレッシ
ュ要求信号を取り出せば、■、−の変化に追随する形の
信号が得られるというものである。第４図の例ではリフ
レッシュ要求信号のし一４Ｈの立上りエツジを動作開始
としたが、Ｈ−Ｌの立下りを動作開始としても構わない
、それはリフレッシュのやり方により自由に設定可能で
ある。
板電位であるＶ□は間欠動作のため■□発生回路が動作
を開始するレベル（この例では一２Ｖ）と動作を停止す
るレベル（この例では一３Ｖ）とをある間隔で往き来す
る。これをトランジスタ１０１〜１０３によりこの形の
ままレベルシフトしてトランジスタ１０４〜１０９から
なるラッチ部１２１の入力とすると、ラッチの出力Ｎ１
３はこのＶ□が変動する間隔に追随する形で５■４−０
■の変動を繰返す、もちろん、トランジスタサイズによ
る最適な設定は必要である。この出力によりリフレッシ
ュ要求信号を取り出せば、■、−の変化に追随する形の
信号が得られるというものである。第４図の例ではリフ
レッシュ要求信号のし一４Ｈの立上りエツジを動作開始
としたが、Ｈ−Ｌの立下りを動作開始としても構わない
、それはリフレッシュのやり方により自由に設定可能で
ある。
特にこの回路の優れている点は高温になった時に基板中
へのホールの注入がより激しくおこるため、Ｖｌｌレベ
ルが変化する間隔が短くなり、それによりリフレッシュ
要求信号も発生間隔が短くなって、ＤＲＡＭ型メモリセ
ルのリフレッシュ温度特性と一致する点である。即ち、
リフレッシュ時間は高温時はど短い間隔にする必要があ
るが、従来のＣＲ法では高温の方が逆に間隔が長（なり
、又、チャージポンプ法では高温時にあわせて間隔設定
するため、低温時、電流をむだに消費していたが、この
回路では低温時リフレッシュ間隔を長く、高温時は短く
という設定が簡単に行えるため上記の欠点を解消するこ
とができる。
へのホールの注入がより激しくおこるため、Ｖｌｌレベ
ルが変化する間隔が短くなり、それによりリフレッシュ
要求信号も発生間隔が短くなって、ＤＲＡＭ型メモリセ
ルのリフレッシュ温度特性と一致する点である。即ち、
リフレッシュ時間は高温時はど短い間隔にする必要があ
るが、従来のＣＲ法では高温の方が逆に間隔が長（なり
、又、チャージポンプ法では高温時にあわせて間隔設定
するため、低温時、電流をむだに消費していたが、この
回路では低温時リフレッシュ間隔を長く、高温時は短く
という設定が簡単に行えるため上記の欠点を解消するこ
とができる。
但し、このタイマ回路は基板電位の発生回路自身が最近
見られるような低消費電力を目的とした間欠動作をする
タイプのものである必要がある。
見られるような低消費電力を目的とした間欠動作をする
タイプのものである必要がある。
第７図はこの種の■０発生回路７２０の構成を示し、そ
の動作はＶ□自身をモニタしてトランジスタ７０３〜７
０５での設定により決まるあるレベルよりも■□が浅い
（ＯＶに近い）時はノードＮ７２がＨレベルとなって、
リングオシレータ（発振器）７００出力がコンデンサＣ
７に伝わり、チャージポンプ回路が動作するのに対し、
あるレベルよりもＶｌｍが深い（マイナス方向）時はノ
ードＮ７２がＬレベルになってオシレータ出力はコンデ
ンサに伝わらないため、チャージポンプ回路が動作しな
いというものである。温度が高くなる程、■□の浅くな
り方は激しくなるため、動作と動作停止の間隔は短くな
り、その結果、第４図に示したようなＶ□波形が得られ
ることになる。
の動作はＶ□自身をモニタしてトランジスタ７０３〜７
０５での設定により決まるあるレベルよりも■□が浅い
（ＯＶに近い）時はノードＮ７２がＨレベルとなって、
リングオシレータ（発振器）７００出力がコンデンサＣ
７に伝わり、チャージポンプ回路が動作するのに対し、
あるレベルよりもＶｌｍが深い（マイナス方向）時はノ
ードＮ７２がＬレベルになってオシレータ出力はコンデ
ンサに伝わらないため、チャージポンプ回路が動作しな
いというものである。温度が高くなる程、■□の浅くな
り方は激しくなるため、動作と動作停止の間隔は短くな
り、その結果、第４図に示したようなＶ□波形が得られ
ることになる。
以上のように、この発明に係る半導体記憶装置用リフレ
ッシュタイマによれば、間欠動作の基板電位発生回路に
よる、温度に応じて発生間隔が変化する基板電位を検出
し、その基板電位に応じてリフレッシュ時間間隔を調整
するようにしたので、デバイスのリフレッシュ温度特性
と全く一致した温度特性を持つタイマ回路を実現できる
効果がある。
ッシュタイマによれば、間欠動作の基板電位発生回路に
よる、温度に応じて発生間隔が変化する基板電位を検出
し、その基板電位に応じてリフレッシュ時間間隔を調整
するようにしたので、デバイスのリフレッシュ温度特性
と全く一致した温度特性を持つタイマ回路を実現できる
効果がある。
第１図はこの発明の一実施例によるタイマ回路を示す図
、第２図はＣＲ時定数による従来のタイマ回路の一例を
示す図、第３図はチャージポンプ方式による従来のタイ
マ回路の一例を示す図、第４図は第１図のタイマ回路の
動作例を示す図、第５図は第２図の従来回路の動作例を
示す図、第６図は第３図の従来回路の動作例を示す図、
第７図は本発明よるタイマ回路を実現可能とする、間欠
動作を行なうＶ。発生回路の一例を示す図である。 図において、１２０はリフレッシュタイマ本体、２０１
はスイッチ、２０２はコンデンサ、２０３は抵抗、２０
４，２０６，２０８．２１０はｐ−ｃｈ型ＭＯ３）ラン
ジスタ、２０５．２０７，２０９．２１１はｎ−ｃｈ型
ＭＯＳトランジスタ、３０１は小さい方のコンデンサ、
３０２，３０３゜３０７．３０９，３１１，３１３はｎ
−ａｈ型ＭＯＳトランジスタ、３０５は大きい方のコン
デンサ、３０４はコンデンサ３０５の充電用スイッチ、
３０６．３０８，３１０．３１２はｐ−ｃｈ型ＭｏＳト
ランジスタ、７０１，７０６．７０８はｐ−ｃｈ型ＭＯ
Ｓトランジスタ、７０２，７０３゜７０４．７０５，７
０７，７０９，７１１，７１０はｎ−ｃｈ型ＭｏＳトラ
ンジスタ、７２０はＶ■発生回路である。
、第２図はＣＲ時定数による従来のタイマ回路の一例を
示す図、第３図はチャージポンプ方式による従来のタイ
マ回路の一例を示す図、第４図は第１図のタイマ回路の
動作例を示す図、第５図は第２図の従来回路の動作例を
示す図、第６図は第３図の従来回路の動作例を示す図、
第７図は本発明よるタイマ回路を実現可能とする、間欠
動作を行なうＶ。発生回路の一例を示す図である。 図において、１２０はリフレッシュタイマ本体、２０１
はスイッチ、２０２はコンデンサ、２０３は抵抗、２０
４，２０６，２０８．２１０はｐ−ｃｈ型ＭＯ３）ラン
ジスタ、２０５．２０７，２０９．２１１はｎ−ｃｈ型
ＭＯＳトランジスタ、３０１は小さい方のコンデンサ、
３０２，３０３゜３０７．３０９，３１１，３１３はｎ
−ａｈ型ＭＯＳトランジスタ、３０５は大きい方のコン
デンサ、３０４はコンデンサ３０５の充電用スイッチ、
３０６．３０８，３１０．３１２はｐ−ｃｈ型ＭｏＳト
ランジスタ、７０１，７０６．７０８はｐ−ｃｈ型ＭＯ
Ｓトランジスタ、７０２，７０３゜７０４．７０５，７
０７，７０９，７１１，７１０はｎ−ｃｈ型ＭｏＳトラ
ンジスタ、７２０はＶ■発生回路である。
Claims (1)
- （１）定期的に情報の再書込みが必要な、読出し、書込
み可能な半導体記憶装置に内蔵され、 該半導体記憶装置に内蔵されたアドレス・カウンタとと
もに情報の再書込み動作を行なうリフレッシュタイマに
おいて、 温度に応じた間欠動作で基板電位を発生する基板電位発
生回路と、 その基板電位を検出することによって情報の再書込みを
行なう時間間隔を調整するリフレッシュタイマ本体とを
備えたことを特徴とする半導体記憶装置用リフレッシュ
タイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1033388A JPH02214091A (ja) | 1989-02-13 | 1989-02-13 | 半導体記憶装置用リフレッシュタイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1033388A JPH02214091A (ja) | 1989-02-13 | 1989-02-13 | 半導体記憶装置用リフレッシュタイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02214091A true JPH02214091A (ja) | 1990-08-27 |
Family
ID=12385209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1033388A Pending JPH02214091A (ja) | 1989-02-13 | 1989-02-13 | 半導体記憶装置用リフレッシュタイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02214091A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006518532A (ja) * | 2003-02-19 | 2006-08-10 | フリースケール セミコンダクター インコーポレイテッド | 可変リフレッシュ制御を有するメモリおよびその方法 |
| JP2010539627A (ja) * | 2007-09-14 | 2010-12-16 | モサイド・テクノロジーズ・インコーポレーテッド | 複数のチャージポンプ回路を用いて昇圧された電圧を生成する装置および方法 |
-
1989
- 1989-02-13 JP JP1033388A patent/JPH02214091A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006518532A (ja) * | 2003-02-19 | 2006-08-10 | フリースケール セミコンダクター インコーポレイテッド | 可変リフレッシュ制御を有するメモリおよびその方法 |
| JP4778889B2 (ja) * | 2003-02-19 | 2011-09-21 | フリースケール セミコンダクター インコーポレイテッド | 可変リフレッシュ制御を有するメモリおよびその方法 |
| JP2010539627A (ja) * | 2007-09-14 | 2010-12-16 | モサイド・テクノロジーズ・インコーポレーテッド | 複数のチャージポンプ回路を用いて昇圧された電圧を生成する装置および方法 |
| US8526260B2 (en) | 2007-09-14 | 2013-09-03 | Mosaid Technologies Incorporated | Dynamic random access memory and boosted voltage producer therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7471136B2 (en) | Temperature compensated self-refresh circuit | |
| US4682306A (en) | Self-refresh control circuit for dynamic semiconductor memory device | |
| KR20050050206A (ko) | 셀프 리프래쉬용 오실레이터 | |
| JPH0229992A (ja) | ダイナミックｒａｍ用サブストレートバイアス発生器 | |
| US4479097A (en) | Low voltage, low power RC oscillator circuit | |
| US7260013B2 (en) | Power supply device in semiconductor memory | |
| US10832755B2 (en) | Memory devices and methods of controlling an auto-refresh operation of the memory devices | |
| KR20050033913A (ko) | 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로 | |
| JPH08212781A (ja) | 昇圧回路 | |
| US6879537B2 (en) | Semiconductor storage device having a plurality of operation modes | |
| JPH0151093B2 (ja) | ||
| JPH02214091A (ja) | 半導体記憶装置用リフレッシュタイマ | |
| US4914323A (en) | Boot-strap type signal generating circuit | |
| JP3293584B2 (ja) | 基準電圧発生装置および方法 | |
| JPH0261890A (ja) | ダイナミック型半導体記憶装置 | |
| JPS6166295A (ja) | 半導体メモリ | |
| JPH02312095A (ja) | 半導体記憶装置 | |
| JP2771158B2 (ja) | クロックジェネレータ | |
| US6317007B1 (en) | Delayed start oscillator circuit | |
| JPS6050000B2 (ja) | Ｍｉｓ電界効果型半導体回路装置 | |
| JPH0673237B2 (ja) | 半導体集積回路装置 | |
| JPH01235095A (ja) | ダイナミック型半導体記憶装置 | |
| JPH0311659A (ja) | 基板バイアス電圧発生回路 | |
| JPH0349157B2 (ja) | ||
| JPS61193514A (ja) | タイマ回路 |