JPH02213152A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体集積回路装置の製造方法に係ゆ、特に半
導体集積回路における素子間の分離法に関するものであ
る。

（従来の技ｍ） 半導体集積回路装置の素子分離は、古くはＰＮ接合分離
法によっていたが、素子が微細化され集積度が増大する
につれて、酸化膜分離法所謂アイソブレーナに移行して
いった。しかし、近年、素子の微細化が更に進み、高集
積化のためには更に分離領域の面積を縮小する必要が生
じている。

最近になって、基板面に対して垂直に膜をエツチングす
る異方性エツチング技術である反応性イオンエツチング
（Ｒｅａｃｔｉｖｅ　ｆａｎ　ＥｔｅｈｉｎｇＨ以下、
Ｒ，１，Ｅ。

と略記する。）が実用化され、酸化膜分離法に代わる新
たな素子分離域が開発されている。従来提案された新分
離技術の中で、特に注目を集め、実用化が進められてい
る技術としてＲ，１，Ｅ技術を用いたトレンチ分離法が
挙げられろ。

次に、従来の素子分離技術としてトレンチ分離法の基本
工程を、第３図を参照して説明する。

まず、第３回置に示すように、シリコン基板３０１上に
熱酸化法あるいはＣＶＤ法によりシリコン酸化膜３０２
を形成し、公知のフォトリソグラフィ技術を用いてフォ
トレジストｙＩ３０３をマスクとして、素子分離領域と
なるべき領域に開口部３０４を設けろ。

次に第３図（５）に示すように、フォトレジスト膜３０
３を除去した後、シリコン酸化Ｍ３０２をマスクとして
、Ｒ，１，Ｅ、によ１シリコン基板３０１をほぼ垂直に
エツチングし、溝３０５を形成する。

次に第３図（６）に示すように、シリコン酸化膜３０２
を除去した後、熱酸化法により全表面にシリコン酸化ｌ
１３０６を形成する。この時、必要があればシリコン酸
化膜３０６上にさらに耐酸化性のシリコン窒化膜を重ね
て形成してもよい。

次に第３図（２）に示すように、全表面に多結晶シリコ
ン層３０７を厚く堆積し、溝３０５を完全に埋め戻す。

次に第３図（６）に示すように、公知のエツチング技術
により多結晶シリコン層３０７をエッチバックし、表面
を平坦化した後、多結晶シリコン層３０７の表面をシリ
コン酸化膜３０８に変換し、素子形成領域３０９上のシ
リコン酸化膜３０６を除去して分離工程を終了する。

以上説明したように、トレンチ分離法はＲ，１，Ｅによ
り溝３０５をほぼ垂直に形成し、Ｆ１１４３０５の内壁
のシリコン酸化Ｆｓ３０６が比較的に薄いため、分離領
域の幅は、公知のフォトリソグラフィ技術によって規定
される幅にほぼ等しくなる。従って、酸化膜分離法に比
較して、より黴細な分離領域の形成を可能にする。更に
、ｍ３０５の深さは任意に決定できろため、素子分離以
外にも、容量を縦方向に形成するトレンチキャパシタへ
の応用や、０ＭＯ３素子での寄生バイポーラ型トランジ
スタによるラッチアップ対策への応用も考えられ、実用
化が進められている。

しかしながら上記の方法では、多結晶シリコン層３０７
により溝３０５を埋め戻す際、第４図（５）に示すよう
に多結晶シリコンは溝３０５の側壁及び底面から成長し
、中央部で接することにより溝３０５を埋め戻す。しか
し、多結晶シリコン層３０７の溝中央部の多結晶シリコ
ン接触部の結合力は他の部分のそれに比較して弱い。こ
のため多結晶シリコン層３０７のエッチバックによる平
坦化の際、この部分のエツチングレートが高くなってし
まい、大きなくぼみが発生する。又、ｍ３０５の形状に
よっては、内部に儲が発生し、後のエッチバックによる
平坦化の際、第を回向に示すように多結晶シリコン層３
０７の表面上に朔が開口する。くぼみ及び髭が表面に出
現した場合、平坦化が損なわれ、金属配線の品質及び歩
留りの低下を招くばかりでなく、フォトレジスト等の残
留物が溜まり、素子形成の汚染源になり、素子特性を劣
化させろ。

又、特に餡が開口した場合、後に多結晶シリコンの表面
を酸化する際、溝内部にも同時に酸化されろため、体＊
ｍ張によ抄内部応力が発生し、近接する素子形成領域に
結晶欠陥を誘起する。

又、多結晶シリコン層のエッチバックの際）完全な平坦
面を得るために、フォトレジスト等を第４装置の状態の
ウェハ上に塗布し、フォトレジスト等と多結晶シリコン
層３０７との間のエツチング選択比を等しくしなければ
ならない。更に、素子形成領域表面と溝３０５内部に埋
め込まれた多結晶シリコン層３０７の表面が、概ね等し
いレベルになるようにエツチングを停止することが必要
である。その際のエツチング終点の検出は極めて困難で
あり、必らずしも平坦な表面が得られない。

この他にも例えば特開昭５４−５９０号公報、待σσ昭
５５−１３８２５１号公報に開示されているように、溝
の底面のみに多結晶シリコン膜を残存させ、この残存し
た多結晶シリコン膜を種として多結晶シリコンを底面か
ら成長させて上記溝を埋め戻すトレンチ分離法がある。

この素子分離法は、溝の底面から多結晶シリコンを成長
させろために餡が発生せず、又、成長後にエッチバック
する必要がないために製造し易い利点がある。以下に、
この素子分離法について第５図、第６図を参照し、て説
明する。

まず、第５図（５）に示すように、シリコン基板５０１
に）１９５０２を形成した後、全面を酸化してシリコン
酸化ｌＬｉ５０３を形成し、さらにその全面上にＳｉＨ
，を用いた化学蒸着法で６５０℃、３分間のデボジシア
ンを行ない、多結晶シリコン膜５０４を形成する。そし
て、フォトレジスト膜５０５をＦｔＩ１５０２の底部の
み残し、２５０℃、１０分間の加熱によりフォトレジス
トＭｓｏｓを流動化させて溝５０２の底部だけフォトレ
ジスト膜を形成する。

次に第５図（ハ）に示すように、そのフォトレジスト膜
をマスクにして多結晶シリコン膜５０４をケミカルエツ
チングすることにより導５０２の底部だけに多結晶シリ
コン膜５０４を残し、プラズマエツチングにて７７９５
０２の底部に残存しているフォトレジスト膜を除去する
。

次に第５図（６）に示すように、９００℃、２０分の選
択成長を行ない多結晶シリコン膜５０４を成長核として
溝５０２を埋め戻し、素子分離ができあがる。

次に第６図を参照して他の素子分離法について説明する
。

まず、第６図（５）に示すように、シリコン基板６０１
上に熱酸化ＦＩ！４６０２とシリコン窒化膜６０３を形
成した後、開口し、溝６０４を形成する。この溝６０４
上に上記２１ｗ膜がひさし状に突出するようにＦ！４６
０４は形成されろ。

次に第６図（５）に示すように、溝６０４内に熱酸化Ｆ
Ｉｊ６０５を形成し、この後＄６０４の底部及びシリコ
ン窒化１ｓ６０３上に真空蒸着法により多結晶シリコン
Ｍ６０６、アルミニウムｆｉ６０７Ｇ形成する。引続い
て、陽極酸化法により溝６０４の底部上のアルミニウム
膜６０７の表ｉのみｅａ化して陽極酸化ｙ！６０８を形
成し、これをマスクとしてシリコン窒化膜６０３上のア
ルミニウム膜６０７と多結晶シリコン膜６０６を除去し
、更に溝６０４底部上の陽極酸化１１１６０８とアルミ
ニウムＭ６０７を除去する。

次に第６図ｑに示すようにＪ１６０４底部上に残存した
多結晶シリコン！ｌ６０６を成長核として多結晶シリコ
ンを選択成長させて溝６０４を多結晶シリコン膜６０６
により埋め戻して、素子分離が完成する。

（発明が解決しようとする課題） しかし、以上述べた方法であっても第３図に示した素子
分離法では上記のようにくぼみ及びａの発生により平坦
化等が損なわれ、上記のような種々の課題が発生し、又
、多結晶シリコン層をエッチバックする時の終点の検出
が難かしい等の製造上の難しさがある。この点で、第５
図、第６図に示した素子分Ｒ法ではくぼみ及び蛎が発生
することがなく、又、エッチバックする必要もないので
第３図に示した素子分＃法より多くの利点を有するが反
面以下に述べろような課題がある。

第５図に示した素子分離法では、溝底面上のフォトレジ
スト膜をマスクにしてケミカルエツチングすると溝側壁
の多結晶シリコン膜のエツチングが進んでフォトレジス
ト膜周縁部下の多結晶シリコン膜化エツチングし、実際
には第５図（Ｂ）の点線で多結晶シリコン護を示すよう
に溝底部のコーナ一部に多結晶シリコン膜が残らなくな
る。このため溝底部のコーナ一部には溝を埋め戻した多
結晶シリコン膜によろ空胴が発生し易い。

第６図に示した素子分離法では、アルミニウム膜を真空
蒸着法により形成しているが、このアルミニラム膜は溝
底面に一様に付着しに＜＜、最悪の場合にはアルミニウ
ム膜が付着していない部分が発生し、特に熱酸化膜やシ
リコン窒化膜が溝上にひさし状に突出しているために溝
のコーナ一部にアルミニウム膜を形成し難い。アルミニ
ウム膜が形成されなかった溝底部ではその部分がマスク
の役割を果せなくなるために多結晶シリコン膜を残存で
きなく、溝を多結晶シリコン膜により埋め戻してもその
部分に空胴が発生し易い。

上記のような空胴が発生すると溝を埋め戻した多結晶シ
リコン膜表面が平坦にならず、金属配線の品質及び歩留
りの低下を招くばかりでなくその後の７オトレジスト等
の残留物が溜まり、素子形成の汚染源になり、素子特性
を劣化させる課題があった。又、特に最悪の場合、空胴
が表面に露出し、多結晶シリコン膜の表面を酸化する際
、溝内部も同時に酸化されるため、体積膨張により内部
応力が発生し、近接する素子形成領域に結晶欠陥を誘起
する等の課題があった。

本発明は、以上述べた溝底部全面に成長核となる多結晶
シリコン膜が残存しにくい課題を除去し、平坦化に優れ
且つ結晶欠陥を誘起することのない半導体集積回路装置
の製造方法を提供することを目的とする。

（課題を解決するための手段） 本発明の半導体集積＠略装置の製造方法は、半導体基体
の一主面に６１壁が概ね垂直な溝を形成し、全面に第１
の絶縁膜とＮ型不純物を含む第２の絶縁膜を形成し、次
に溝側壁を除く全面に多結晶半導体膜を選択的に形成し
、この多結晶半導体膜表面にＰ型不純物を導入し、この
後、Ｐ型不純物が溝底部の多結晶半導体膜の上層部に、
又、Ｎ型不純物をその下層部に拡散させ、次に陽極化成
処理によゆ溝底部の多結晶半導体膜の上層部を多孔質半
導体膜に変換し、変換後、熱酸化により素子形成領域の
多結晶半導体膜の表面と多孔質半導体膜全てを酸化膜と
多孔質酸化膜に変換し、次にその酸化膜を除去して素子
形成領域の多結晶半導体膜と溝底部に残存した多孔質酸
化膜を順次に除去し、更に溝底部に露出した多結晶半導
体膜を成長核として多結晶半導体を選択成長して溝を埋
め戻すようにしたものである。

（作　刷 本発明におけろ半導体集積回路装置の製造方法は、溝底
部に形成された多結晶シリコン膜の上層部にＰ型不純物
を、又、その下層部に第２の絶縁膜からのＮ型不純物を
拡散させ、その上層部を陽極化成処理により多孔質半導
体膜に変換し、素子形成領域の多結晶半導体膜表面とそ
の多孔質半導体膜全てを酸化すると多孔質酸化膜の方が
多孔質故に比較的に厚く形成することができ、その後素
子形成領域の酸化膜を除去しても多孔質酸化膜の一部は
溝底部全面に残存し、この多孔質酸化膜を除去すると、
溝底部全面に多結晶半導体膜を残存させろことができ、
この後にそれを成長核として溝を完全に埋め戻せる。

（実施例） 以下、本発明の一実施例を図面に基づいて詳細に説明す
る。第１図囚〜（Ｉ）は−本発明の一実施例による半導
体集積回路装置の工程図である。

まず、第１囚人に示すように、シリコン基板１０１の全
面に熱酸化法あるいはＣＶＤ法によって０．５〜１．０
ｐｍｇ程度のシリコン酸化ｌ５１０２を形成し、公知の
フォトリソグラフィ技術を用いてフォトレジスト膜１０
３をマスクとして、素子分離領域となるべき領域にシリ
コン酸化＠１０２の開口部１０４を設ける。ここで、素
子分離領域となるべき領域は、ウニ八面内で全て接続さ
れろことを特徴とする。このとき、シリコン酸化膜１０
２は異方性エツチングにより、その側壁が概ね垂直とな
るようにする。

次に第１図（ハ）に示すように、フォトレジスト膜１０
３を除去した後、シリコン酸化膜１０２をマスクとして
、シリコン基板１０１に対して異方性エツチングを行な
い、深さ２〜４μｍｉ１度で側壁が概ね垂直な溝１０５
を形成する。その後、シリコン酸化膜１０２を暖間弗化
水素酸水溶液等でエツチングして除去する。

続いて第１図（Ｃ１に示すように、熱酸化法にょ口、溝
１０５の内壁を含めた全表面に０．０５〜０１μｍ変化
度のシリコン酸化Ｍ１０６を形成する。この時、後述の
ように多結晶レリフン膜の成長後にその表面を酸化する
ためのマスクとして用いろためにシリコン酸化［１０６
上に更にｊｉｓ１１１化性のシリコン窒化膜を重ねて形
成しても良い。

次に第１図日に示すように、溝１０５の内壁を含めた全
表面にＮ型不純物である例えばリン等を含むリン・レリ
ケート・ガラス膜（以下、ＰＳＧ膜と略記する。）１０
７をＣＶＤ法により０．２〜０．３μｍＪ！Ｘ程度に形
成する。

この後、第１ｒＩ！Ｊ閲に示すように、溝１０５の内壁
を含めた全表面に多結晶シリコン１１１０８を例えば電
子ビーム蒸着又はスパッタ法等の蒸着により０３〜０．
５μｍ厚程変化形成する。このとき、多結晶シリコン膜
１０８は、ＦＩ４１０５の内部においては、その側壁へ
の被覆性が悪いために溝１０５の６１１壁にはほとんど
形成されない。この後、硝弗＊液を用いた公知の等方性
エツチングにより溝１０５側壁にわずかに形成されてい
る多結晶シリコンをエツチングにより除去して、素子形
成領域となる１ｌｊ１０５外側とその底部の多結晶シリ
コン膜１０８を切離した状態に形成する。そしてこの後
、１素等のＰ全不純物１０９を公知のイオン注入法によ
って多結晶シリコンｆｉ１０８の全表面に導入する。

次に第１図（Ｆ、）及び（Ｆ２）に示すように、導１０
５の底部の多結晶シリコン膜１０８内にその上層部には
Ｐ型不純物が、また、その下層部にはＰＳＧｌ［１０７
からのＮ型不純物が均一に拡散されるように、短時間の
熱処理を行なう。この後、弗化水素酸水溶液中で陽極化
成を行なうことによ）Ｊ、Ｗｌｌ　０５底部のＰ型不純
物を含む多結晶シリコン［ｌ［１０８の上層部をその多
結昂シリコン膜１０８厚の半分強の多孔質シリコン層１
１０に変換する。

この時、分離領域にある溝１０５の底部は、つエバ面内
で全て接続されているので、Ｓ極化成反応によって、導
１０５の底部の多結晶シリコン膜１０８の領域のみにお
いて、選択的に反応が進行する。

この陽極化成処理は第２図に示すように、上記短時間熱
処理後のウェハ２０１と白金電ａＦ＋２０２とを対向さ
せて弗化水素酸水溶液２０３に浸漬させ、ウェハ２０１
を（ト）極側に、白金電極２０２を一極側に直流電源２
０４に接続させて行なうものである。

続いて、第１図β）に示すように、熱酸化法によって、
素子形成領域の多結晶シリコン膜１０８の表面をシリコ
ン酸化膜１１２に、多孔質シリコン＠１１０を全て多孔
質シリコン酸化膜１１１に変換する。この時、多孔質シ
リコン酸化膜１１１は酸素の通りが良好なために素子形
成領域のシリコン酸化５１１１１２よφも比較的に厚く
形成される。

次に第１図日に示すように、公知のエツチング技術例え
ば弗ｌｌＩｗ！Ｌによろつエツトエツチングにより素子
形成領域のシリコン酸化＄１１２を完全に除去する。こ
の時に、多孔質シリコン酸化［１１１１はシリコン酸化
膜１１２より比較的に厚く形成されているためにシリコ
ン酸化１１ｊｌ１２を完全に除去するエツチング量でも
溝１０５の底部全面に残存する。この後、ＦＩ４１０５
底部に残存した多孔質シリコン酸化膜１１１をマスクと
して素子形成領域の多結晶シリコン膜１０８を例えばヒ
ドラジン等を用いた公知のエツチング技術によって除去
し、更に、ＦＩＩ１１０５底部の多孔質シリコン酸化膜
１１１も公知の異方性エツチング技術によって除去する
。

更に、第１図ｉｌｌに示すように、溝１０５底部全面に
露出した多結晶シリコン膜１０８の表面に対し、公知の
技術である選択ＣＶＤ法を実施し、その多結晶シリコン
Ｍ１０８を成長核として素子形成領域１１３表面と概ね
等しいレベル迄溝１０５を多結晶シリコン＠ｉｏｓで埋
め戻す。なお、選択ＣＶＤ法による多結晶シリコンは、
成長温度１０・００℃以下、成長圧力１００Ｔｏｒｒ以
下の条件下で、ソースガスであるＳ目（、Ｃｊ２ガスを
１％以下含んだＨ２ガス流中にＨＣＪガスを０．５〜２
０１％添加することで容易に成長を実現できろ。この後
、埋め戻した多結晶シリコン膜１０８の表面を熱酸化し
てシリコン酸化１１９１１４を生成し、表面の平坦なト
レンチ分離構造を得ろことができる。

（発明の効果） 以上、詳細に説明したように本発明によれば半導体基体
の溝底部に多結晶半導体膜を形成し、その上層部にＰ型
不純物を、その上層部にＮ型不純物を拡散させ、陽極化
成処理によりその膜上層部を多孔質半導体層に変換した
後に酸化し、素子形成領域の多結晶半導体膜を除去する
時のマスク膜として用い、その後、溝底部の多孔質酸化
膜を除去して多結晶半導体膜を溝底部全面に露出させ、
選択成長させて溝を埋め戻すようにしたものである。よ
って、１ｎ底部全面に多結晶半導体膜を残すことができ
、これを成長核として成長させて溝を埋め戻しているｔ
：めにくぼみ、緒や空胴が生じろ事がなく、寮坦性に優
れ、金属配線の品質及び歩留りの向上が期待でき、しか
も素子形成の汚染源とならないために素子特性を劣化さ
せることがない。更に、溝内部の酸化がなくなり酸化に
よる体ＷＩ膨張も起きないために内部応力が発生しにく
く、従って素子形成領域に結晶欠陥を誘起することがな
く高品質、高信頼性の素子が得られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体集積回路装置の
製造方法の工程図、第２図は陽極化成処理の配線を示す
説明図、第３図は従来の素子分離法の一例を示す工程図
、第４図は第３図に示した従来方法による鮎の発生過程
を示す部分拡大工程図、第５図及び第６図は従来の素子
分離の各側を示す工程図である。 図中、１０１・・・シリコン基板、１０２・・・シリコ
ンｌ［？［，１０３・・・フォトレジスＩ−膜、１０４
開口部、１０５・・溝、１０６・・・シリコン酸化膜、
１０７・・・ＰＳＧＭｌ　１０８・・・多結晶シリコン
膜、１０９・・・Ｐ型不純物、１１０・多孔質シリコン
層、１１１・・・多孔質シリコン酸化膜、１１２・・・
シリコン酸化膜、１１３・・・素子形成領域。 しツー゛ 第 図 第２ 図 侯１．船′ｆ金麺３扛の工程口 第５図 第 図 侵采１→・≧麺；し倉１つ 第６図

Claims (1)

1. 【特許請求の範囲】 半導体基体の一主面に概ね垂直な側壁を有する溝を形成
   する第１の工程と、 前記溝内部を含む全表面に第１の絶縁膜とＮ型の不純物
   を含む第２の絶縁膜を順次に形成する第２の工程と、 前記溝の側壁部を除く全表面に多結晶半導体膜を選択的
   に形成する第３の工程と、 前記多結晶半導体膜表面にＰ型の不純物を導入する第４
   の工程と、 前記溝の底部の前記多結晶半導体膜の上層部には前記Ｐ
   型の不純物を、その下層部には前記第２の絶縁膜からの
   前記Ｎ型の不純物を均一に拡散する第５の工程と、 前記溝底部の前記多結晶半導体膜の上層部を陽極化成処
   理して多孔質半導体層に変換する第６の工程と、 前記多孔質半導体層の全てと前記溝外側の素子形成領域
   の前記多結晶半導体膜の表面を熱酸化して多孔質酸化膜
   と酸化膜にそれぞれ変換する第７の工程と、 前記素子形成領域の前記酸化膜の全てと前記溝底部の前
   記多孔質酸化膜の一部を同時に除去して前記溝底部全面
   に前記多孔質酸化膜を残存させる第８の工程と、 前記素子形成領域の前記多結晶半導体膜と前記溝底部の
   多孔質酸化膜を順次に除去する第９の工程と、 前記溝底部に露出している前記多結晶半導体膜を成長核
   として多結晶半導体の選択成長を行なって前記溝を埋め
   戻す第１０の工程と、 を備えた半導体集積回路装置の製造方法。