JPH02211064A - インバータ制御装置 - Google Patents
インバータ制御装置Info
- Publication number
- JPH02211064A JPH02211064A JP1030221A JP3022189A JPH02211064A JP H02211064 A JPH02211064 A JP H02211064A JP 1030221 A JP1030221 A JP 1030221A JP 3022189 A JP3022189 A JP 3022189A JP H02211064 A JPH02211064 A JP H02211064A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- microprocessor
- program
- connector
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 230000006870 function Effects 0.000 claims description 9
- 238000012360 testing method Methods 0.000 abstract description 30
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔ａ業上の利用分野〕
この発明は、インバータ制御装置に関するもので、特に
チェック機能を備えたものに関する。
チェック機能を備えたものに関する。
従来、この種の装置として、例えば特開昭５７−６５２
０１号公報、特開昭５８−１８８１６０号公報、特開昭
５９−１１７８３号公報及び特開昭６１−８６６６１号
公報に示すものがある。
０１号公報、特開昭５８−１８８１６０号公報、特開昭
５９−１１７８３号公報及び特開昭６１−８６６６１号
公報に示すものがある。
第６図は例えばインバータ装置の製造後出荷テストを行
う従来の構成図で、（１）は商用交流電源、（２）は商
用交流電源（１）を−旦直流電圧に変換した後、再び可
変周波数、可変電圧の交流電源に変換して出力するイン
バータの主回路部、（３）はインバータの主回路部（２
）を制御する制御手段としてのマイクロプロセッサ、（
４）は負荷であるモータ、（５）は外部スイッチ端子の
状態を入力するＩ１０回路、（６）はマイクロプロセッ
サ（３）の外部ＲＯＩ１１ 、 （７）は上記インバー
タ主回路部（２）、マイクロプロセッサ（３） １１
０回路（５）及び外部ＲＯＭ （６）からなるインバー
タ装置、（８）は外部からインバータ制御動作の指令を
与えるスイッチ、（９） はインバータ装置の出力周波
数を観測するための周波数メータである。
う従来の構成図で、（１）は商用交流電源、（２）は商
用交流電源（１）を−旦直流電圧に変換した後、再び可
変周波数、可変電圧の交流電源に変換して出力するイン
バータの主回路部、（３）はインバータの主回路部（２
）を制御する制御手段としてのマイクロプロセッサ、（
４）は負荷であるモータ、（５）は外部スイッチ端子の
状態を入力するＩ１０回路、（６）はマイクロプロセッ
サ（３）の外部ＲＯＩ１１ 、 （７）は上記インバー
タ主回路部（２）、マイクロプロセッサ（３） １１
０回路（５）及び外部ＲＯＭ （６）からなるインバー
タ装置、（８）は外部からインバータ制御動作の指令を
与えるスイッチ、（９） はインバータ装置の出力周波
数を観測するための周波数メータである。
上記構成において、インバータ装置の製品製作後テスト
を行う場合は、外部スイッチ（８）よりインバータ動作
信号を入力することにより１１０回路（５）を介してマ
イクロプロセッサ（３）に到達した信号に応じてインバ
ータ主回路部（２）が制御され、その結果出力された周
波数を周波数メータ（９）により観測することによって
、正しい動作を行うことを確認して１１０回路（５）、
マイクロプロセッサ（３）などの周辺ハード回路が正し
いとする出荷試験を行っていた。
を行う場合は、外部スイッチ（８）よりインバータ動作
信号を入力することにより１１０回路（５）を介してマ
イクロプロセッサ（３）に到達した信号に応じてインバ
ータ主回路部（２）が制御され、その結果出力された周
波数を周波数メータ（９）により観測することによって
、正しい動作を行うことを確認して１１０回路（５）、
マイクロプロセッサ（３）などの周辺ハード回路が正し
いとする出荷試験を行っていた。
つまり、インバータ装置の製品を出荷するに当っての試
験では、インバータ動作の機能をチェックすることによ
り各回路が正しく製作されていることを確認していた。
験では、インバータ動作の機能をチェックすることによ
り各回路が正しく製作されていることを確認していた。
また同様に第７図は運転指令装置（１１）として、指令
入力用キーボード（ＩＩＡ） と表示器（１１Ｂ）を備
えると共に、記憶手段として、マイクロプロセッサ（３
）のプログラムを格納したＲＯＭ （６＾）、データを
格納したＲＡＭ （６Ｂ）及びＥ２ＲＯＭ（８Ｇ）を備
えた従来のインバータ制御装置（なお、（１０）はマイ
クロプロセッサ（３）の制御信号を増幅する増幅器であ
る）を示すものである。
入力用キーボード（ＩＩＡ） と表示器（１１Ｂ）を備
えると共に、記憶手段として、マイクロプロセッサ（３
）のプログラムを格納したＲＯＭ （６＾）、データを
格納したＲＡＭ （６Ｂ）及びＥ２ＲＯＭ（８Ｇ）を備
えた従来のインバータ制御装置（なお、（１０）はマイ
クロプロセッサ（３）の制御信号を増幅する増幅器であ
る）を示すものである。
上記構成において、インバータのマイクロプロセッサ（
３）は、ＲＯＭ （６＾）に格納されているプログラム
に従い動作するようになされ、また運転指令を運転指令
装置（１１）より設定することにより、逆変換の動作を
させる信号が増幅器（ｌＯ）を通してインバータに与え
られインバータの運転がなされる。
３）は、ＲＯＭ （６＾）に格納されているプログラム
に従い動作するようになされ、また運転指令を運転指令
装置（１１）より設定することにより、逆変換の動作を
させる信号が増幅器（ｌＯ）を通してインバータに与え
られインバータの運転がなされる。
上記インバータのプログラムとしては第８図のものを採
用する。まず、電源ＯＮによりプログラムが起動し、運
転指令装置（１１）との交信が行なわれ（５８０） 、
インバータの運転指令が読み込まれる。
用する。まず、電源ＯＮによりプログラムが起動し、運
転指令装置（１１）との交信が行なわれ（５８０） 、
インバータの運転指令が読み込まれる。
この指令により、インバータの速度処理（５８１）及び
電圧処理（Ｓ８２）が行なわれ、インバータを動作させ
る。これらの処理５８０〜Ｓ８２を繰り返し行なう。
電圧処理（Ｓ８２）が行なわれ、インバータを動作させ
る。これらの処理５８０〜Ｓ８２を繰り返し行なう。
従来のインバータ制御装置は以上の様に構成されている
ので、第６図の場合、周辺ハードの出荷テストを行う場
合には、各動作についてスイッチ（８）による各々の指
令を入力して、その動作を１つずつ確認しなければなら
ないため非常に時間がかかっていた。また、入力に対す
るインバータ機能（出力）をチェックしているため、結
果が正しくないとき、どの部分が悪いのかを限定するこ
とができなかった。
ので、第６図の場合、周辺ハードの出荷テストを行う場
合には、各動作についてスイッチ（８）による各々の指
令を入力して、その動作を１つずつ確認しなければなら
ないため非常に時間がかかっていた。また、入力に対す
るインバータ機能（出力）をチェックしているため、結
果が正しくないとき、どの部分が悪いのかを限定するこ
とができなかった。
また、第７図の場合には、記憶手段としてのＲＯＭ（８
Ａ） 、ＲＡＭ（６Ｂ）及びＥ２ＲＯＭ （６Ｇ）をそ
れ単体としてチェックする機能はなく、従って、インバ
ータの組立後においては、インバータの機能全体をチェ
ックするととで個々の部品は正常であると見做しており
、それぞれ記憶手段の単体としてチェックは行われなか
った。
Ａ） 、ＲＡＭ（６Ｂ）及びＥ２ＲＯＭ （６Ｇ）をそ
れ単体としてチェックする機能はなく、従って、インバ
ータの組立後においては、インバータの機能全体をチェ
ックするととで個々の部品は正常であると見做しており
、それぞれ記憶手段の単体としてチェックは行われなか
った。
第１の発明は上記の様な問題点を解決するためになされ
たもので、制御回路としてのマイクロプロセッサの周辺
ハードに関して各々のインバータ動作をさせなくても出
荷テストを行うことができるインバータ制御装置を得る
ことを目的とする。
たもので、制御回路としてのマイクロプロセッサの周辺
ハードに関して各々のインバータ動作をさせなくても出
荷テストを行うことができるインバータ制御装置を得る
ことを目的とする。
また、第２の発明は、簡単に各記憶手段の機能をチェッ
クできるインバータ制御装置を得ることを目的とする。
クできるインバータ制御装置を得ることを目的とする。
第１の発明に係るインバータ制御装置は、マイクロプロ
セッサ°の制御に基づいて直流電圧を可変周波数可変電
圧の交流に変換するインバータ制御装置において、上記
マイクロプロセッサと外部装置との間で信号を送受信す
るためのコネクタを備えると共に、上記マイクロプロセ
ッサのプログラムとして、インバータ動作を行う制御プ
ログラムの他に、マイクロプロセッサの周辺回路のチェ
ックができる周辺回路チェックプログラムを内蔵したも
のである。
セッサ°の制御に基づいて直流電圧を可変周波数可変電
圧の交流に変換するインバータ制御装置において、上記
マイクロプロセッサと外部装置との間で信号を送受信す
るためのコネクタを備えると共に、上記マイクロプロセ
ッサのプログラムとして、インバータ動作を行う制御プ
ログラムの他に、マイクロプロセッサの周辺回路のチェ
ックができる周辺回路チェックプログラムを内蔵したも
のである。
また、第２の発明に係るインバータ制御装置は、マイク
ロプロセッサの制御に基づいて直流電圧を可変周波数可
変電圧の交流に変換するインバータ制御装置において、
上記マイクロプロセッサの制御プログラムを格納したＲ
ＯＭと、データの格納を行なうＲＡＭ及びＥ２ＲＯＭを
備えてなり、上記ＲＯＭとＥ２ＲＯＭの内容とＲＡＭの
機能をチェックするメモリチェックプログラムを上記Ｒ
ＯＭに格納したものである。
ロプロセッサの制御に基づいて直流電圧を可変周波数可
変電圧の交流に変換するインバータ制御装置において、
上記マイクロプロセッサの制御プログラムを格納したＲ
ＯＭと、データの格納を行なうＲＡＭ及びＥ２ＲＯＭを
備えてなり、上記ＲＯＭとＥ２ＲＯＭの内容とＲＡＭの
機能をチェックするメモリチェックプログラムを上記Ｒ
ＯＭに格納したものである。
第１の発明に係るインバータ制御装置においては、周辺
回路チェックプログラムに基づき入力ポートから入力し
た信号を他のコネクタに出力することで周辺回路におけ
る信号の流れの正否を確認できる。
回路チェックプログラムに基づき入力ポートから入力し
た信号を他のコネクタに出力することで周辺回路におけ
る信号の流れの正否を確認できる。
第２の発明に係るインバータ制御装置においては、イン
バータ運転の他に、メモリチェックをするプログラムを
内蔵しており、テストモードとして外部よりパソコンな
どのコンピュータを通して指令を入力することによりプ
ログラムメモリ及びデータメモリをチェックすることが
できる。
バータ運転の他に、メモリチェックをするプログラムを
内蔵しており、テストモードとして外部よりパソコンな
どのコンピュータを通して指令を入力することによりプ
ログラムメモリ及びデータメモリをチェックすることが
できる。
第１図は第１の発明に係る構成図で、第６図の従来例に
対応し、同一符号は同一部分を示す。同図において、
（１２）はインバータ装置外部のパソコンなどのコンピ
ュータと結合できるコネクタ、（１３）は信号をラッチ
してマイクロプロセッサ（３）に出力する回路、（１４
）はインバータ主回路部（２）、マイクロプロセッサ（
３） １１０回路（５） 外部ＲＯＭ （６）
コネクタ（１２）、ラッチ回路（１３）からなるインバ
ータ装置で、マイクロプロセッサ（３）のプログラムと
して、インバータ動作を行う制御プログラムの他に、マ
イクロプロセッサの周辺回路のチェックができる周辺回
路チェックプログラムを内蔵し、その周辺回路チェック
プログラムとしては、各入力ポートの状態を上記コネク
タ（１２）を通してインバータ外部の装置にてそのデー
タを読むことができると共に各出力ボートの状態をコネ
クタ（１２）を通して外部装置より切換することができ
るようになされ、プログラムメモリのすべてのアドレス
に書込まれたデータの総和を計算し、そのデータの下位
１６ビツトをコネクタを通して外部の装置に出力するよ
うになされていて、人力ボートから入力した信号を他の
コネクタに出力することで信号の流れの正否を確認する
ことによりインバータ装置製造後の出荷確認テストとし
て、各々インバータ動作をさせなくても短時間で周辺ハ
ード回路の試験を行うことができるようになっている。
対応し、同一符号は同一部分を示す。同図において、
（１２）はインバータ装置外部のパソコンなどのコンピ
ュータと結合できるコネクタ、（１３）は信号をラッチ
してマイクロプロセッサ（３）に出力する回路、（１４
）はインバータ主回路部（２）、マイクロプロセッサ（
３） １１０回路（５） 外部ＲＯＭ （６）
コネクタ（１２）、ラッチ回路（１３）からなるインバ
ータ装置で、マイクロプロセッサ（３）のプログラムと
して、インバータ動作を行う制御プログラムの他に、マ
イクロプロセッサの周辺回路のチェックができる周辺回
路チェックプログラムを内蔵し、その周辺回路チェック
プログラムとしては、各入力ポートの状態を上記コネク
タ（１２）を通してインバータ外部の装置にてそのデー
タを読むことができると共に各出力ボートの状態をコネ
クタ（１２）を通して外部装置より切換することができ
るようになされ、プログラムメモリのすべてのアドレス
に書込まれたデータの総和を計算し、そのデータの下位
１６ビツトをコネクタを通して外部の装置に出力するよ
うになされていて、人力ボートから入力した信号を他の
コネクタに出力することで信号の流れの正否を確認する
ことによりインバータ装置製造後の出荷確認テストとし
て、各々インバータ動作をさせなくても短時間で周辺ハ
ード回路の試験を行うことができるようになっている。
第２図は概略の信号の流れを示すブロック図であり、又
第３図はそのフローチャートである。
第３図はそのフローチャートである。
次に動作について説明する。第２図に示されるようにコ
ネクタ（１２）から入力されたテストモードの指令はラ
ッチ回路（１３）を介してマイクロプロセッサ（３）に
入力される。マイクロプロセッサ（３）はテストそ−ド
の指令に基づき外部のコンピュータから端子に入力され
た信号を１１０回路（５）を介して入力し処理する。あ
るいは外部ＲＯＭ（６）の内容を読込んで総和を計算し
サムデータを作成する。その後６、データをコネクタ（
１２）に出力する。出荷テスト時には外部のコンピュー
タにより端子に入力した信号とコネクタ（１２）に出力
されたデータとが一致していることを確認し、また予め
分かっているＲＯＭのサムデータと、コネクタ（１２）
に出力されたデータとが一致していることを確認するこ
とによって、信号が正しく流れているとし、周辺ハード
のチェックを行う。
ネクタ（１２）から入力されたテストモードの指令はラ
ッチ回路（１３）を介してマイクロプロセッサ（３）に
入力される。マイクロプロセッサ（３）はテストそ−ド
の指令に基づき外部のコンピュータから端子に入力され
た信号を１１０回路（５）を介して入力し処理する。あ
るいは外部ＲＯＭ（６）の内容を読込んで総和を計算し
サムデータを作成する。その後６、データをコネクタ（
１２）に出力する。出荷テスト時には外部のコンピュー
タにより端子に入力した信号とコネクタ（１２）に出力
されたデータとが一致していることを確認し、また予め
分かっているＲＯＭのサムデータと、コネクタ（１２）
に出力されたデータとが一致していることを確認するこ
とによって、信号が正しく流れているとし、周辺ハード
のチェックを行う。
以下にその詳細の処理動作を第３図を用いて説明する。
先ず、コネクタ（１２）からのモード入力によって、テ
ストモードであるかどうかの判断を行い（５３０） 、
テストモードでなければ速度処理（５３１） 、電圧処
理（５３２）を行って通常のインバータ動作を行う、テ
ストモードであればテストモードの内容を判断しく５３
３） 、端子入力のテストモードであれば端子より信号
を入力してデータを作成する（Ｓ３４） また、ＲＯ
ＭテストモードであればＲＯＭの内容を入力してサムデ
ータを作成する（Ｓ３５） 、各テストモードに応じて
作成したデータをコネクタ（１２）に出力しく５３６）
、再びテストモードを判定しに行く０以上の様にして
端子に人力された信号゛あるいはＲＯＭの内容はデータ
としてハード回路を介してコネクタに出力される。
ストモードであるかどうかの判断を行い（５３０） 、
テストモードでなければ速度処理（５３１） 、電圧処
理（５３２）を行って通常のインバータ動作を行う、テ
ストモードであればテストモードの内容を判断しく５３
３） 、端子入力のテストモードであれば端子より信号
を入力してデータを作成する（Ｓ３４） また、ＲＯ
ＭテストモードであればＲＯＭの内容を入力してサムデ
ータを作成する（Ｓ３５） 、各テストモードに応じて
作成したデータをコネクタ（１２）に出力しく５３６）
、再びテストモードを判定しに行く０以上の様にして
端子に人力された信号゛あるいはＲＯＭの内容はデータ
としてハード回路を介してコネクタに出力される。
従って、上記実施例によれば、端子からの入力信号、あ
るいはＲＯＭのサムデータをコネクタに出力できるよう
に構成したので、出荷テストを行う際には端子にあるデ
ータを入力し、コネクタからの出力データをチェックす
ることによって、−度に端子からのハード回路をチェッ
クすることができ、１つずつのインバータ動作を行って
確認する必要がない、また、外部ＲＯＭなどの周辺ハー
ドにおいても、サムチェックを行わせることによって短
時間で確認できるという効果がある。
るいはＲＯＭのサムデータをコネクタに出力できるよう
に構成したので、出荷テストを行う際には端子にあるデ
ータを入力し、コネクタからの出力データをチェックす
ることによって、−度に端子からのハード回路をチェッ
クすることができ、１つずつのインバータ動作を行って
確認する必要がない、また、外部ＲＯＭなどの周辺ハー
ドにおいても、サムチェックを行わせることによって短
時間で確認できるという効果がある。
次に、第４図と第５図は第２の実施例に係る一実施例に
よる構成図とフローチャートを示す。
よる構成図とフローチャートを示す。
まず、第７図と同一部分は同一符号を付して示す第４図
において、（１５）はインバータ装置外部のパソコンな
どのコンピュータでなる外部運転指令装置（３０）と結
合できるコネクタ、（１６）はボタンキー、（１７）は
キー人力を判定してこれに応じた出力を送出するキー人
力手段、（１８）はその内容を送信手段（１９）と表示
内容出力手段（２１）に与える指令内容指令値判断手段
、（２０）はインバータ運転装置の状態を表示する表示
器、（２２）は送信手段（１９）より送られた内容に対
しインバータより返答される内容を受取り、表示内容出
力手段（２１）へ出力する受信手段である。また、第５
図はインバータのプログラムメモリの内容を示す。
において、（１５）はインバータ装置外部のパソコンな
どのコンピュータでなる外部運転指令装置（３０）と結
合できるコネクタ、（１６）はボタンキー、（１７）は
キー人力を判定してこれに応じた出力を送出するキー人
力手段、（１８）はその内容を送信手段（１９）と表示
内容出力手段（２１）に与える指令内容指令値判断手段
、（２０）はインバータ運転装置の状態を表示する表示
器、（２２）は送信手段（１９）より送られた内容に対
しインバータより返答される内容を受取り、表示内容出
力手段（２１）へ出力する受信手段である。また、第５
図はインバータのプログラムメモリの内容を示す。
ここで、上記第４図構成において、ＲＯＭ （６Ａ）に
はインバータを制御するマイクロプロセッサの制御プロ
グラムの他に、ＲＯＭ（８＾）とデータを格納してなる
ＲＡＭ （６Ｂ）及びＥ２ＲＯＭ （６Ｃ）の機能をチ
ェックするチェックプログラムが内蔵され、ＲＯＭ （
６Ａ）の１つのアドレスに、その他すべてのアドレスに
書込まれたデータの和の下位８ビツトを格納し、または
Ｅ２ＲＯＭ （８Ｃ）のすべてのアドレスに書込むべき
データの和の下位８ビツトを格納するようになされてい
る。そして、コネクタ（１５）に接続された外部パソコ
ンなどコンピュータを通して指令を入力することにより
プログラムメモリまたはデータメモリをチェックするこ
とができるようになされている。
はインバータを制御するマイクロプロセッサの制御プロ
グラムの他に、ＲＯＭ（８＾）とデータを格納してなる
ＲＡＭ （６Ｂ）及びＥ２ＲＯＭ （６Ｃ）の機能をチ
ェックするチェックプログラムが内蔵され、ＲＯＭ （
６Ａ）の１つのアドレスに、その他すべてのアドレスに
書込まれたデータの和の下位８ビツトを格納し、または
Ｅ２ＲＯＭ （８Ｃ）のすべてのアドレスに書込むべき
データの和の下位８ビツトを格納するようになされてい
る。そして、コネクタ（１５）に接続された外部パソコ
ンなどコンピュータを通して指令を入力することにより
プログラムメモリまたはデータメモリをチェックするこ
とができるようになされている。
次に動作について第５図を用いて説明する。まず、電源
オンにてマイクロプロセッサが動作を開始する。ステッ
プ５５０では外部運転指令装置（３０）より送られてく
る内容を解読してステップ５５１によりテストモードで
あるか否か釜判別する。テストモードでない場合は第７
図と同様に、インバータの運転（Ｓ５２） 、 （Ｓ５
３）を繰り返し行なう。次にテストモードの指令時には
、ステップ５５１より５５４へ移り、ステップＳ５４に
てテスト内容がＲＡＭ （６Ｂ） 。
オンにてマイクロプロセッサが動作を開始する。ステッ
プ５５０では外部運転指令装置（３０）より送られてく
る内容を解読してステップ５５１によりテストモードで
あるか否か釜判別する。テストモードでない場合は第７
図と同様に、インバータの運転（Ｓ５２） 、 （Ｓ５
３）を繰り返し行なう。次にテストモードの指令時には
、ステップ５５１より５５４へ移り、ステップＳ５４に
てテスト内容がＲＡＭ （６Ｂ） 。
ＲＯＭ （８Ａ）またはＥ２ＲＯＭ（６Ｃ）かを判別す
る。ＲＯＭ（６Ａ）についてはステップ５５５へ移り、
ＲＯＭ （６＾）のデータのうち特定の１アドレスのデ
ータ（ここには、このアドレスを除くデータの全部の和
が格納されている）を除きデータの和を計算する。次に
、データの和の格納されている特定１アドレスのデータ
との比較をステップ５５６で行ない、一致している場合
はＧＯＯＤをステップＳ５９より出力する。一致しない
場合は、ＮＧをステップＳ６０より出力する。またＲＡ
Ｍ（−６Ｂ）の場合にはステップＳ５７において各アド
レスに対し数値の書込み、読出しを行ない、正しく書け
たかチェックを行ないステップ５５８でＯＫの場合はス
テップ５５９にてＧｏｏｏを出力する。 Ｅ２ＲＯＭ（
６Ｃ）のチェックの場合は、Ｅ２ＲＯＭ（６Ｃ）の各デ
ータの和を作り（５５８） そのデータがあらかじめ
書込んだ値と一致しているかをステップＳ５６にて比較
し、０にの場合はステップ５５９にてＧＯＯＤを出力す
る。
る。ＲＯＭ（６Ａ）についてはステップ５５５へ移り、
ＲＯＭ （６＾）のデータのうち特定の１アドレスのデ
ータ（ここには、このアドレスを除くデータの全部の和
が格納されている）を除きデータの和を計算する。次に
、データの和の格納されている特定１アドレスのデータ
との比較をステップ５５６で行ない、一致している場合
はＧＯＯＤをステップＳ５９より出力する。一致しない
場合は、ＮＧをステップＳ６０より出力する。またＲＡ
Ｍ（−６Ｂ）の場合にはステップＳ５７において各アド
レスに対し数値の書込み、読出しを行ない、正しく書け
たかチェックを行ないステップ５５８でＯＫの場合はス
テップ５５９にてＧｏｏｏを出力する。 Ｅ２ＲＯＭ（
６Ｃ）のチェックの場合は、Ｅ２ＲＯＭ（６Ｃ）の各デ
ータの和を作り（５５８） そのデータがあらかじめ
書込んだ値と一致しているかをステップＳ５６にて比較
し、０にの場合はステップ５５９にてＧＯＯＤを出力す
る。
従って、上記実施例によれば、メモリ自体をチェックす
るプログラムをＲＯＭに入れたため、メモリのチェック
を簡単に行なうことができ、特に製品出荷時のテストと
して使用することができ、時間の短縮を図ることができ
る。
るプログラムをＲＯＭに入れたため、メモリのチェック
を簡単に行なうことができ、特に製品出荷時のテストと
して使用することができ、時間の短縮を図ることができ
る。
〔発明の効果〕
以上のように、第１の発明によれば、周辺回路チェック
プログラムに基づき入力ボートから入力した信号を他の
コネクタに出力することで周辺回路における信号の流れ
の正否を確認できるようにしたので、インバータ装置製
造後の出荷確認テストとして、各々のインバータ動作を
させなくても、短時間で周辺ハード回路の試験を行うこ
とができる。
プログラムに基づき入力ボートから入力した信号を他の
コネクタに出力することで周辺回路における信号の流れ
の正否を確認できるようにしたので、インバータ装置製
造後の出荷確認テストとして、各々のインバータ動作を
させなくても、短時間で周辺ハード回路の試験を行うこ
とができる。
また、第２の発明によれば、メモリチェックプログラム
に基づきプログラム及びデータを格納したメモリ自体を
チェックすることにより、出荷時テストを簡単にしかも
短時間に行うことができる。
に基づきプログラム及びデータを格納したメモリ自体を
チェックすることにより、出荷時テストを簡単にしかも
短時間に行うことができる。
第１図ないし第３図は第１の発明を説明するもので、第
１図はこの発明の一実施例によるＣＰｕを内蔵したイン
バータ制御装置の構成図、第２図は信号の流れを示すブ
ロック図、第３図は動作フローチャートである。 また、第４図と第５図は第２の発明を説明するもので、
第４図は第２の発明の一実施例による構成図、第５図は
その動作フローチャートである。 さらに、第６図ないし第８図は従来例を説明するもので
、第６図は第１図に対応する従来例の構成図、第７図は
第４図に対応する従来例の構成図、第８図はその動作フ
ローチャートである。 （２）・・・インバータ主回路、 （３）・・・マイクロプロセッサ、 （６）・・・メモリ、 （６Ａ）・・・ＲＯＭ （６Ｂ）・・・ＲＡＭ 。 （６Ｃ）・・・Ｅ２ＲＯＭ 。 （１２）・・・コネクタ、 （３０）・・・外部運転指令装置。 なお、各図中同一符号は同−又は相当部分を示す。
１図はこの発明の一実施例によるＣＰｕを内蔵したイン
バータ制御装置の構成図、第２図は信号の流れを示すブ
ロック図、第３図は動作フローチャートである。 また、第４図と第５図は第２の発明を説明するもので、
第４図は第２の発明の一実施例による構成図、第５図は
その動作フローチャートである。 さらに、第６図ないし第８図は従来例を説明するもので
、第６図は第１図に対応する従来例の構成図、第７図は
第４図に対応する従来例の構成図、第８図はその動作フ
ローチャートである。 （２）・・・インバータ主回路、 （３）・・・マイクロプロセッサ、 （６）・・・メモリ、 （６Ａ）・・・ＲＯＭ （６Ｂ）・・・ＲＡＭ 。 （６Ｃ）・・・Ｅ２ＲＯＭ 。 （１２）・・・コネクタ、 （３０）・・・外部運転指令装置。 なお、各図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）マイクロプロセッサの制御に基づいて直流電圧を
可変周波数可変電圧の交流に変換するインバータ制御装
置において、上記マイクロプロセッサと外部装置との間
で信号を送受信するためのコネクタを備えると共に、上
記マイクロプロセッサのプログラムとして、インバータ
動作を行う制御プログラムの他に、マイクロプロセッサ
の周辺回路のチェックができる周辺回路チェックプログ
ラムを内蔵したことを特徴とするインバータ制御装置。 - （２）マイクロプロセッサの制御に基づいて直流電圧を
可変周波数可変電圧の交流に変換するインバータ制御装
置において、上記マイクロプロセッサの制御プログラム
を格納したＲＯＭと、データの格納を行なうＲＡＭ及び
Ｅ＾２ＲＯＭを備えてなり、上記ＲＯＭとＥ＾２ＲＯＭ
の内容とＲＡＭの機能をチェックするメモリチェックプ
ログラムを上記ＲＯＭに格納したことを特徴とするイン
バータ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1030221A JPH02211064A (ja) | 1989-02-09 | 1989-02-09 | インバータ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1030221A JPH02211064A (ja) | 1989-02-09 | 1989-02-09 | インバータ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02211064A true JPH02211064A (ja) | 1990-08-22 |
Family
ID=12297664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1030221A Pending JPH02211064A (ja) | 1989-02-09 | 1989-02-09 | インバータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02211064A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017221338A1 (ja) * | 2016-06-22 | 2017-12-28 | 株式会社日立産機システム | 電力変換装置 |
-
1989
- 1989-02-09 JP JP1030221A patent/JPH02211064A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017221338A1 (ja) * | 2016-06-22 | 2017-12-28 | 株式会社日立産機システム | 電力変換装置 |
| CN108604854A (zh) * | 2016-06-22 | 2018-09-28 | 株式会社日立产机系统 | 电力转换装置 |
| JPWO2017221338A1 (ja) * | 2016-06-22 | 2018-10-04 | 株式会社日立産機システム | 電力変換装置 |
| EP3477834A4 (en) * | 2016-06-22 | 2020-02-12 | Hitachi Industrial Equipment Systems Co., Ltd. | POWER CONVERSION DEVICE |
| CN108604854B (zh) * | 2016-06-22 | 2020-07-24 | 株式会社日立产机系统 | 电力转换装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02211064A (ja) | インバータ制御装置 | |
| US20180129176A1 (en) | Real-tiem simulation system | |
| JPH0238979A (ja) | 試験装置 | |
| JP3033338B2 (ja) | バーコードリーダ試験装置 | |
| JP4622432B2 (ja) | タッチパネル用制御ユニット | |
| JP2962239B2 (ja) | 半導体集積回路検査装置およびその検査方法 | |
| CN112147971A (zh) | 电子门控制器、及其调试方法和装置、存储介质和车辆 | |
| KR100250597B1 (ko) | 컴퓨터 기능검사 방법 및 이를 수행하기 위한 장치 | |
| JPH0721819B2 (ja) | Ｉｃカード | |
| JPH02150735A (ja) | 漏液検知装置 | |
| WO2022234619A1 (ja) | 入出力モジュール及び制御システム | |
| TWI258587B (en) | Multi-functional printed circuit board testing apparatus, method thereof and circuit board to be tested capable of using bed of nails to conduct functional test | |
| JPH11103307A (ja) | トリガ機能を持つ伝送システム及びその入出力信号の時間間隔測定方法 | |
| JPS61155779A (ja) | 多機能型試験機 | |
| KR19990047434A (ko) | 자기 진단 상황을 음성으로 출력하는 컴퓨터 시스템 및 그 방법 | |
| JP2002311104A (ja) | 集積回路装置のテスト回路及びテスト方法 | |
| JP2865118B2 (ja) | Ｉｃテスタおよびテストパタン最適化方法 | |
| JPH05324150A (ja) | キー入力操作確認装置 | |
| JPH10133717A (ja) | シーケンサ用シミュレータ | |
| JPS6010187A (ja) | 集積回路試験装置 | |
| JPS63103985A (ja) | 集積回路素子検査装置 | |
| JPH0670763B2 (ja) | 制御装置の自己診断装置 | |
| KR20010027871A (ko) | 인버터 시스템의 피드백 기판（ｐｃｂ）의 자기진단 구현을 위한 장치와 방법 | |
| JPH0588929A (ja) | 画像処理装置 | |
| JP2006170773A (ja) | 電子機器 |