JPH022043A - メモリアクセス制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分計） この発明は、１回の静電プロセスで色別の印字を行うた
めの色別可視化情報を色別に記憶するバッファを複数有
する可視化装置に係り、特に各バッファに記憶された色
別可視化情報の読出しを制御するメモリアクセス制御回
路に関するものである。

（従来の技術） 第４図は従来の多色印字装置の構成を説明する断面図で
あり、３１は感光ドラムで、図示しない駆動モータによ
り矢印方向に一定速度で回転される。３２は一次帯電器
で、感光ドラム３１の表面を一様に帯電させる。３３は
第１色用レーザビームで、図示しないレーザユニットに
出力される赤色ビデオ信号に基づいて出力され、感光ド
ラム３１上を図示しないポリゴンミラーを介して水平に
偏向走査して、赤色に現像される静電潜像を形成する。

３４は第１現像ユニツトで、感光ドラム３１に形成され
た赤色の静電潜像を赤色に現像する赤色トナーを収容し
ている。

３５は帯電器で、赤色トナーで現像された感光ドラム３
１を黒色画像形成前に、再度潜像形成に備えて一定レベ
ルに帯電させる。３６は第２色用レーザビームで、図示
しないレーザユニットに出力される黒色ビデオ信号に基
づいて出力され、感光ドラム３１上を図示しないポリゴ
ンミラーを介して水平に偏向走査して、黒色に現像され
る静電潜像を形成する。３７は第２現像ユニツトで、感
光ドラム３１に形成された黒色の静電潜像を黒色に現像
する黒色トナーを収容している。３日は記録紙で、感光
ドラム３１に色別現像された多色画像が転写帯電器３９
により転写され、多色画像が転写された記録紙３８は分
’ｆｌ＝！ｌｆ電器４０により感光ドラム３１より分店
「される。

４１は定着器で、記録紙３８に転写された多色画像を記
録紙３８に熱加圧により定着させる。

なお、第１色用レーザビーム３３と第２色用レーザビー
ム３６との感光ドラム３１表面上の描画位置距離はぶで
ある。

次に第５図を参照しながら第４図に示した多色印字装置
における多色画像データ処理動作について説明する。

第５図は、第４図に示した第１色用レーザビーム３３と
第２色用レーザビーム３６との走査タイミングを説明す
る模式図であり、第４図と同一のものには同じ符号を付
しである。

この図において、ＢＤＩは第１色水平同期信号で、図示
しないセンサ出力から得られる信号に基づいて生成され
る。ＰＥＩは第１色ページ終了信号で、この第１色ペー
ジ終了信号ＰＥＩがＬレベルとなった時点で、記録紙３
８に対する第１色の画像描画が終了する。

ＢＤ２は第２色水平同期信号で、図示しないセンサ出力
から得られる信号に基づいて生成される。ＰＥ２は第２
色ページ終了信号で、この第２色ページ終了信号ＰＥ２
がＬレベルとなった時点で、記録紙３８に対する第２色
の画像描画が終了する。Ｔは第１色水平同期信号ＢＤＩ
と第２色水平同期信号ＢＤ２との出力開始差分時間（遅
れ時間）を示し、この出力開始差分時間Ｔを経過する間
に第１色用レーザビーム３３が描画した感光ドラム３１
上の位置が第２色用レーザビーム３６による描画位置に
到達する時間に対応する。

ＢＤＩＩは第１色水平同期信号で、第１色水平同期信号
ＢＤＩの１パルス分に対応し、この第１色水平同期信号
ＢＤＩＩに同期して１走査線上に描画する第１色ビデオ
データＶＩＤＥＯＩがビデオクロックＶＣＬＫＩに同期
して図示しない第１色用バッファメモリから出力され、
この第１色ビデオデータＶＩＤＥＯＩがＬレベルの時に
第１色用の潜像が形成され、第１色ドツトＤ１が記録紙
３Ｂに転写される。

ＢＤ２２は第２色水平同期信号で、第２色水平同期信号
ＢＤ２の１パルス分に対応し、この第２色水平同期信号
ＢＤ２２に同期して１走査線上に描画する第２色ビデオ
データＶＩＤＥＯ２がビデオクロックＶＣＬＫ２に同期
して図示しない第２色用バッファメモリから出力され、
この第２色ビデオデータＶＩＤＥＯ２がＬレベルの時に
第２色用の潜像が形成され、第２色ドツトＤ２が記録紙
３８に転写される。

第４図および第５図から分かるように、第１色用レーザ
ビーム３３と第２色用レーザビーム３６が走査する感光
ドラム３１との描画位置距離はｌあるため、第２色ビデ
オデータＶＩＤＥＯ２と第１色ビデオデータＶＩＤＥＯ
Ｉとの出力タイミングは出力開始差分時間Ｔを考慮して
、第２色ビデオデータＶＩＤＥＯ２を第１色ビデオデー
タＶＩＤＥＯＩの出力開始タイミングから遅延したタイ
ミングで出力する必要がある。

そこで、従来の印字装置においては、１回の水平走査で
１個出力される第２色水平同期信号ＢＤ２２をカウント
して、あらかじめ設定された個数の第２色水平同期信号
ＢＤ２２をカウントした時点で第２色ビデオデータＶＩ
ＤＥＯ２を送出するように制御していた。

〔発明が解決しようとする課題〕 このため、第２色水平同期信号ＢＤ２２をカウントを処
理する、例えばＣＰＵ等のコントローラの負担が大きく
、コントローラの処理効率を著しく阻害してしまう重大
な問題点があった。

この発明は、上記の問題点を解決するためになされたも
ので、色別の画像情報を記憶するバッファメモリに対す
る展開アドレスを色別に可変するとともに、色別の画像
情報を記憶するバッファメモリに対する読出しアドレス
を一定に設定することにより、コントローラによる色別
画像情報出力タイミング監視から独立したタイミングで
、各バッファメモリに展開された色別の画像情報を所定
時間差をもって印字部に出力できるメモリアクセス制御
回路を得ることを目的とする。

（課題を解決するための手段） この発明に係るメモリアクセス制御回路は、色別の可視
化情報記憶手段に対する各可視化情報の展開アドレスを
色別に可変設定するとともに、色別の可視化情報記憶手
段に色別に展開された各可視化情報の読み出しアドレス
を一定に設定するアドレス設定手段を設けたものである
。

〔作用〕

この発明においては、コントローラから色別の可視化情
報記憶手段に対する展開アドレスが出力されると、アド
レス設定手段が色別の可視化情報記憶手段に対する各可
視化情報の展開アドレスを色別に可変設定する。また、
コントローラから色別の可視化情報記憶手段に対する読
出しアドレスが出力されると、色別の可視化情報記憶手
段に色別に展開された各可視化情報の読み出しアドレス
を一定に設定し、各色別の可視化情報記憶手段に対する
各可視化情報を所定の時間差を持ちながら可視化部に転
送する。

〔実施例〕

第１図はこの発明の一実施例を示すメモリアクセス制御
回路の構成を説明するブロック図であり、１はコントロ
ーラとなるＣＰＵで、ＲＯＭ１ａに記憶された制御プロ
グラムに準じて各部を制御する。２はページバッファで
、ホストコンピュータ等の上位装置を介して入力される
、例えば文字コード、制御コード等から構成される印字
情報５を１ペ一ジ分記憶する。３は文字発生器で、ベー
ジバッファ２に記憶された文字コードを解析して、文字
コードに対応する文字フォントパターンを発生させる。

４はメモリアクセス制御部で、色別の可視化情報となる
印字情報を１ペ一ジ分ビットマツプに記憶する可視化情
報記憶部、ＣＰＵ１から出力される展開アドレスを色別
に可変出力するとともに、ＣＰＵ　１から出力される同
一の読出しアドレスを各可視化情報記憶部に同時に出力
するアドレス設定部等から構成されている（詳細は後述
する）。

メモリアクセス制御部４は、色別の印字情報が１頁分ビ
ットマツプに展開されると、プリンタ部から出力される
タイミング信号７に同期して色別のビデオ信号６ａ、６
ｂを出力する。

第２図は、第１図に示したメモリアクセス制御部４の構
成を説明する詳細ブロック図であり、第１図と同一のも
のには同じ符合を付しである。

この図において、１１は第１色用の印字情報記憶部とな
るＲＡＭで、第１色のドツトパターンを１頁分記憶する
。１２は第２色用の印字情報記憶部となるＲＡＭで、第
２色のドツトパターンを１頁分記憶する。１３は加算器
で、ＣＰＵ　１のアドレスバス２ｏに出力される展開ア
ドレスＡＤＩをデータバス２１を介してレジスタ１４に
セットされるオフセットデータｎとを加算して、ＲＡＭ
１２に対する展開アドレスＡＤ２を出力するとともに、
ＣＰＵ　１のアドレスバス２０に出力される読出しアド
レスＲＤＩをそのままＲＡＭ１２に出力する。１５．１
６はトライステートバッファで、ＣＰＵＩからデータバ
ス２１に出力されるデータに基づいてリード／ライト信
号（Ｒ／Ｗ信号）２２．２３をＨレベルまたはＬレベル
に設定する。

なお、リード／ライト信号（Ｒ／Ｗ信号）２２゜２３が
Ｈレベルの場合にＲＡＭ１１，１２が読出し状態となり
、Ｌレベルの場合にＲＡＭ１１゜１２が書込み状態（展
開状態）となる。

１７．１８はシフトレジスタで、シフトレジスタ１７は
ＲＡＭ１１に展開された第１色用のパラレル印字情報を
ロード信号２５に同期して取り込み、ビデオクロック信
号２６に同期してシリアルな第１ビデオ信号（第１色ビ
デオデータ）２８に変換してプリンタ部に出力し、シフ
トレジスタ１８はＲＡＭ　１２に展開された第２色用の
パラレル印字情報をロード信号２５に同期して取り込み
、ビデオクロック信号２７に同期してシリアルな第２ビ
デオ信号（第２色ビデオデータ）２９に変換してプリン
タ部に出力する。１９はリセット信号で、ＲＡＭ１２が
読出しとなる直前にＣＰＵＩから出力され、レジスタ１
４にセットされるオフセットデータｎをクリアする。２
４はラッチ信号で、データバス２１に出力されたオフセ
ットデータｎをレジスタ１４にラッチさせる場合にＣＰ
Ｕ１から出力される。

まず、ＣＰＵ１は上位装置から送出され、ページバッフ
ァ２に格納された文字コードデータ２ａを解析し、各色
毎のドツトパターンに変換し、ＲＡＭ１１．１２に展開
する。すなわち、ＣＰＵ　１はアドレスバス２ｏにアド
レス情報を出力するとともに、データバス２１を介して
ドツトパターン（印字データ）を出力する。その際、リ
ード／ライト信号２２をＬレベルとすることにより、ト
ライステートバッファ１５が動作して、ＲＡＭ　１１．
１２は書き込み状態となって、データバス２１上のドツ
トパターン情報がＲＡＭｌ１．１２に展開されることと
なる。

しかしながら、この書き込みに直前に、ＣＰＵ１からレ
ジスタ１４に対してデータバス２１を介しである値（オ
フセットデータｎ）をラッチ信号２４によりセットする
。ここで、設定されたオフセットデータｎは第１色と第
２色の遅れ時間Ｔの間にプリンタ部に転送されるバイト
数に相当する。このため、ＣＰＵ１がアドレスバス２０
にアドレス情報を出力するとともに、データバス２１を
介して第２色のドツトパターン（印字データ）を出力し
た場合には、加算器１３によりアドレスバス２０上のア
ドレス情報とオフセットデータｎとの加算アドレスがＲ
ＡＭ　１２に出力され、この加算アドレスに基づいて第
２色のドツトパターンがＲＡＭ１２に展開される。

このようにして、第１色および第２色のドツトパターン
がＲＡＭＩＩおよびＲＡＭ１２に展開（ただし、第２色
のドツトパターンは第１色のドツトパターンに対してオ
フセットデータ１分シフトされたアドレスから展開され
ている）され、必要な量（例えば１頁分）のドツトパタ
ーンが展開されると、プリンタ部からの水平同期信号で
タイミングをとり、色別に展開された各ドツトパターン
をシフトレジスタ１７．１８にロードする。

すなわち、アドレスバス２０にアドレス信号を出力し、
リード／ライト信号２２をＨレベルにすると、ＲＡＭ１
１．１２はリード動作となり、各色に対応するドツトパ
ターンが出力される。然る後、ロード信号２５をＬレベ
ルにすることにより、ＲＡＭＩＩおよびＲＡＭ１２に展
開されたデータがシフトレジスタ１７．１８にロードさ
れる。その際、レジスタ１４には「０」を設定し、オフ
セットデータｎをクリアしておく。

従って、ＲＡＭ１１．１２に与えられるアドレス情報は
同じものとなる。そして、シフトレジスタ１７は第１色
用のビデオクロック信号２６に同期してロードされたド
ツトパターンをシリアル信号に変換し、第１色ビデオデ
ータ２８をプリンタ部に送出する。同様に、シフトレジ
スタ１８は、第２色用のビデオクロック信号２７に同期
して第２色ビデオデータ２９を送出する。以後、順次シ
フトレジスタ１７．１８にＲＡＭｌ１．１２の１ペ一ジ
分のデータをロードすることにより、プリントが終了す
る。

ここで、ＲＡＭｌ１．１２へのアドレス情報が、例えば
「０」番地から開始されたとすると、ＲＡＭＩＩ、１２
ではドツトパターンが展開されているアドレスがオフセ
ットデータ１分ずれているため、ドツトパターンの読み
出し処理時に、アドレス情報が０〜（ｎ−１）までは、
ＲＡＭ　１２のデータは全て「０」であり、第２色ビデ
オデータ２９は全て「０」が出力される。

そして、アドレスがｎ番地になった時に初めて第２色ビ
デオ信号２９の送出が開始される。

従って、ＣＰＵ１からアドレスバス２１に対して共通に
出力されるアドレスにより、第２色ビデオ信号２９の出
力タイミングを所定時間（遅れ時間Ｔ）遅延させること
ができ、ＣＰＵ１の第２色ビデオ信号２９の出力タイミ
ング管理処理が省略できる。

次に第３図を参照しながらこの発明による色別印字デー
タ書込み／読込み処理動作について説明する。

第３図はこの発明による色別印字データ書込み／読込み
処理の一例を説明するフローチャートである。なお、（
１）〜（１１）は各ステップを示す。

先ず、ＣＰＵ１は色別の印字情報を受信する前に、ＲＡ
Ｍ１１．１２等の初期化を実行する（１）。次いで、ペ
ージバッファ２に格納された文字コードデータ２ａを解
析しく２）、各色毎のドツトパターンに変換する（３）
。

そして、アドレスバス２０を介してＲＡＭ１１に対する
書込みアドレスを出力して第１色のドツトパターン情報
をＲＡＭ１１に展開する（４）。次いで、データバス２
１を介してオフセットデータｎを送出するとともに、ラ
ッチ信号２４を出力して、レジスタ１４にオフセットデ
ータｎをセットする（５） 次いで、アドレスバス２０を介してＲＡＭ　１２に対す
る書込みアドレスが出力されたら、加算器１３がオフセ
ットデータｎと書込みアドレスとから加算アドレスをＲ
ＡＭ１２に出力する（６）そして、データバス２１に出
力された第２色のドツトパターン情報をＲＡＭ１２に遅
延展開する（７）。

次いで、レジスタ１４をクリアしく８）　　　ＲＡＭ１
１．１２を読出し状態としく９）、順次共通読出しアド
レスに従ってシフトレジスタ１７．１８に対して色別の
ドツトパターンを同時に出力する（１０）。次いで、所
定量、例えば１頁分の色別のドツトパターンが終了する
のを待機しく１１）、１頁分の色別のドツトパターンが
終了したら、処理を終了する。

なお、上記実施例では２色の印字情報をそれぞれプリン
タ部に出力する場合について説明したが、３色以上であ
ってもこの発明を適用できる。

すなわち、基準となる色印字情報に対する遅延時間を個
別にセットすることにより、ＣＰＵＩの管理から独立し
て、所定のタイミングで各色の印字情報をプリンタ部に
遅延出力することができる。

また、上記実施例においては、可視化情報として印字情
報を処理する場合について説明したが、ドツト情報を可
視化表示するデイスプレィ装置等にもこの発明を適用で
きる。

（発明の効果） 以上説明したように、この発明は色別の可視化情報記憶
手段に対する各可視化情報の展開アドレスを色別に可変
設定するとともに、色別の可視化情報記憶手段に色別に
展開された各可視化情報の読み出しアドレスを一定に設
定するアドレス設定手段を設けたので、各色の印字情報
出力をＣＰＵの管理から独立して実行できるため、色別
印字処理におけるＣＰＵ等のコントローラの監視処理を
簡素化でき、この間にコントローラに他の処理を実行さ
せることが可能となる。

従りて、コントローラの処理効率を大幅に向上でき、印
字情報処理中に、他の制御を実行させることができる等
の効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すメモリアクセス制御
回路の構成を説明するブロック図、第２図は、第１図に
示したメモリアクセス制御部の構成を説明する詳細ブロ
ック図、第３図はこの発明による色別印字データ書込み
／読込み処理の一例を説明するフローチャート、第４図
は従来の多色印字装置の構成を説明する断面図、第５図
は、第４図に示した第１色用レーザビームと第２色用レ
ーザビームとの走査タイミングを説明する模式図である
。 図中、１はＣＰＵ、２はページバッファ、３は文字発生
器、４はメモリアクセス制御部、１１゜１２はＲＡＭ、
１３は加算器、１４はレジスタである。 第 図 第 図 第 図 ＬＯＩＥ

Claims (1)

【特許請求の範囲】
1. ホストから入力される色別の可視化情報を色別の可視化
   情報記憶手段にそれぞれ独立して展開する展開手段を有
   し、この展開手段により前記可視化情報記憶手段にそれ
   ぞれ個別に記憶された色別の印字情報を読み出して可視
   化部に出力するデータ転送手段とを有するメモリアクセ
   ス制御回路において、前記色別の可視化情報記憶手段に
   対する各可視化情報の展開アドレスを色別に可変設定す
   るとともに、前記色別の可視化情報記憶手段に色別に展
   開された各可視化情報の読み出しアドレスを一定に設定
   するアドレス設定手段を具備したことを特徴とするメモ
   リアクセス制御回路。