JPH02203524A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02203524A
JPH02203524A JP2416589A JP2416589A JPH02203524A JP H02203524 A JPH02203524 A JP H02203524A JP 2416589 A JP2416589 A JP 2416589A JP 2416589 A JP2416589 A JP 2416589A JP H02203524 A JPH02203524 A JP H02203524A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
contact
semiconductor device
semiconductor substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2416589A
Other languages
English (en)
Inventor
Takehiro Hirai
健裕 平井
Akihiro Kanda
神田 彰弘
Mitsuo Tanaka
光男 田中
Yoshiro Fujita
藤田 良郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2416589A priority Critical patent/JPH02203524A/ja
Publication of JPH02203524A publication Critical patent/JPH02203524A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置及びそれらを多数同一半導体基板
上に集積した集積回路装置のコンタクトに関するもので
ある。
従来の技術 従来のコンタクト形成技術は、第3図に示すように、半
導体基板1の一主面上に絶縁膜4を形成し、半導体基板
1とコンタクトを取りたい部分の絶縁膜4の部分にコン
タクト窓を形成した後、そのコンタクト窓を覆うように
、多結晶シリコン5を堆積し、ウェットエツチングで多
結晶シリコンをコンタクト窓に埋め込み、多結晶シリコ
ン5に不純物を導入して熱処理した後、多結晶シリコン
5に接触するように金属電極6を形成するものであった
発明が解決しようとする課題 従来の方法では、第4図に示すように、絶縁膜4によっ
て形成されたコンタクト窓部を覆うように多結晶シリコ
ン5を堆積すると、図のようにグレイン7の成長方向が
、コンタクト窓部と、それ以外の所で異なる。この状態
で、ウェットエツチングを行うと、ウェットエツチング
は、多結晶シリコンの粒界8に沿って進行するので、グ
レイン7の成長方向はエツチングが速く、成長方向に垂
直な方向はエツチングが遅いこととなって、選択的に多
結晶シリコン5をエツチングしてコンタクト窓部に埋め
込むことができるのであるが、多結晶シリコン5を堆積
した直後に、ウェットエツチングで埋め込むため、第5
図に示すように、グレイン7の成長が十分でなく、グレ
イン7の成長方向とそれに垂直な方向でのエツチングの
選択性が悪かった。このため、コンタクト窓部に埋め込
まれた多結晶シリコン5の膜厚が非常にばらつき、かつ
段差も生じるので、コンタクト抵抗のばらつきとなるだ
けでなく、アルミ等の配線のオーブン、ショートが生じ
る。また、多結晶シリコン5を、バイポーラトランジス
タのエミッタとした場合には、電流増幅率、Vbeのば
らつきとなるために問題となっていた。
本発明は、上述の問題点に鑑みて試されたもので、コン
タクト窓部に埋め込んだ多結晶シリコンの膜厚がばらつ
かず、かつ、それによる段差を生じることなく、コンタ
クト窓部に多結晶シリコンを埋め込むことにより、コン
タクト抵抗のばらつき、ひいては、半導体装置の特性の
ばらつきの低減ができつつ、半導体装置の表面平坦化が
実現でき得る半導体装置の製造方法を提供することを目
的とする。
課題を解決するための手段 本発明は、上述の課題を解決するため、半導体基板の一
主面上に形成された絶縁膜に、前記半導体基板にコンタ
クトを取るための窓があけられた半導体装置において、
前記コンタクト窓部を覆うように多結晶シリコンを堆積
する工程と、引き続いて前記多結晶シリコンを高温熱処
理する工程と、ウェットエツチングを用いて、前記多結
晶シリコンを前記コンタクト窓部に埋め込む工程と、前
記多結晶シリコンに不純物を拡散する工程と、前記多結
晶シリコンに接触し配線を形成する工程とを少なくとも
有し、ウェットエツチングによる多結晶シリコンのエツ
チングの選択性を向上させるという構成を備えたもので
ある。
作用 本発明は、前記した構成により、多結晶シリコンをウェ
ットエツチングする前に、高温の熱処理を行うため、多
結晶シリコンのグレインが大きく成長するので、熱処理
を行わない場合に比べて、グレインの成長方向に垂直な
方向の粒界が減少する。
その後、ウェットエツチングを行うと、エツチングは多
結晶シリコンの粒界に沿って進行するので、熱処理を行
わない場合に比べて、グレイン成長方向とそれに垂直な
方向でのエツチングの選択性を大きく向上させることが
可能となる。
実施例 本発明の製造方法についての一実施例を第1図A〜Dに
沿って述べる。
[A1半導体基板lの一主面上に、絶縁膜4を形成する
[B]半導体基板1とコンタクトを取りたい部分の絶縁
膜4をフォト工程とエツチングによって窓あけし、その
コンタクト窓を覆うように多結晶シリコン5を十分な厚
さ堆積した後、高温の熱処理、例えば、900℃ 60
 m i nを施し、多結晶シリコンのグレインを大き
く成長させる。
[C]多結晶シリコン5をウェットエツチング(例えば
、エツチング液として弗硝酸のl: 100の混合液を
用いる)によって、コンタクト窓部に埋め込み、多結晶
シリコンに不純物を導入し、熱処理を行う。
[D]多結晶シリコン5に接触するように、金属電極6
を形成する。
尚、[B]において、多結晶シリコンを堆積する際、多
結晶シリコンを低温、例えば、550℃でアモルファス
状態で堆積した後、高温熱処理、例えば、900℃60
m1nを施してグレインを大きく成長させても良い。
また、[C]においてコンタクト窓に埋め込んだ多結晶
シリコンを、バイポーラトランジスタのエミッタとして
用いてもよい。その際、不純物の多結晶シリコンへの導
入は、 [B]において、多結晶シリコンを堆積した直
後でも、その後の熱処理直後でも、また[C]において
、ウェットエツチングした後でもよい。この場合、多結
晶シリコンから不純物を半導体基板1に拡散してエミッ
タを形成することとなる。さらに、多結晶シリコンを前
述のようにコンタクトとして用いるときも多結晶シリコ
ンへの不純物の導入時期は前記のエミッタの場合と同様
である。
発明の効果 以上の説明から明らかなように、本発明は、半導体基板
の一主面上に形成された絶縁膜に、前記半導体基板にコ
ンタクトを取るための窓があけられた半導体装置におい
て、前記コンタクト窓部を覆うように多結晶シリコンを
堆積する工程と、引き続いて前記多結晶シリコンを高温
熱処理する工程と、ウェットエツチングを用いて、前記
多結晶シリコンを前記コンタクト窓部に埋め込む工程と
、前記多結晶シリコンに不純物を拡散する工程と、前記
多結晶シリコンに接触し配線を形成する工程とを少なく
とも有するという構成を取ることにより、多結晶シリコ
ンをウェットエツチングする前に、高温の熱処理を行う
ため、多結晶シリコンのグレインが大きく成長するので
、熱処理を行わない場合に比べて、グレインの成長方向
に垂直な方向の粒界が減少する。その後、ウェットエツ
チングを行うと、エツチングは多結晶シリコンの粒界に
沿って進行するので、熱処理を行わない場合に比べて、
グレイン成長方向とそれに垂直な方向でのエツチングの
選択性を大きく向上させることが可能となり、下記の効
果を有するものである。
第一に、エツチングの選択性を大きく向上させられるこ
とにより、多結晶シリコンをコンタクト窓部に段差なく
埋め込むことができるので、表面を非常に平坦にでき、
第一層目の金属電極を容易に形成できるだけでなく、第
一層目、第二層目等の配線をオーブン、ショートなく形
成でき、多層配線を形成する場合にも非常に有利である
。また、多結晶シリコンのエツチングの選択性が非常に
大きいので、コンタクト窓部に埋め込んだ多結晶シリコ
ンの膜厚を非常に精度良く制御でき、コンタクト抵抗の
ばらつきが小さくなるだけでなく、この方法を、バイポ
ーラトランジスタのエミッタに適用した場合には、電流
増幅率、Vbeのばらつきも非常に小さくできる。
以上説明したように、本発明による実用的効果は大きい
【図面の簡単な説明】
第1図は本発明の一実施例の製造工程断面図、第2図は
本発明の概略を示す多結晶シリコン5の断面構造図、第
3図は従来例の半導体装置の断面構造図、第4図は従来
例の半導体装置のコンタクト部分の多結晶シリプン5の
状態を示す断面構造図、第5図は従来例の多結晶シリコ
ン5の状態を示す断面構造図である。 l・・・第1導電型半導体基板、2・・・第2導電型半
導体層、3・・・第1導電型半導体層、4・・・絶縁膜
、5・・・多結晶シリコン、6・・・金属電極、7・・
・多結晶シリコンのプレイン、 8争・ ・多結晶シリコンの粒界。 代理・人の氏名

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板の一主面上に形成された絶縁膜に、前
    記半導体基板にコンタクトを取るための窓があけられた
    半導体装置において、前記コンタクト窓部を覆うように
    多結晶シリコンを堆積する工程と、引き続いて前記多結
    晶シリコンを高温熱処理する工程と、ウェットエッチン
    グを用いて、前記多結晶シリコンを前記コンタクト窓部
    に埋め込む工程と、前記多結晶シリコンに不純物を拡散
    する工程と、前記多結晶シリコンに接触し配線を形成す
    る工程とを少なくとも有する半導体装置の製造方法。
  2. (2)半導体基板の一主面上に形成された絶縁膜に、前
    記半導体基板とエミッタコンタクトを取るための窓があ
    けられた半導体装置において、前記エミッタコンタクト
    窓部を覆うように多結晶シリコンを堆積する工程と、前
    記多結晶シリコンに不純物を導入し、熱処理によって前
    記多結晶シリコンから不純物を前記半導体基板表面に拡
    散してエミッタを形成する工程と、ウェットエッチング
    を用いて、前記多結晶シリコンを前記エミッタコンタク
    ト窓部に埋め込む工程と、前記多結晶シリコンに接触し
    配線を形成する工程とを少なくとも有する半導体装置の
    製造方法。
  3. (3)半導体基板の一主面上に形成された絶縁膜に、前
    記半導体基板とエミッタコンタクトを取るための窓があ
    けられた半導体装置において、前記エミッタコンタクト
    窓部を覆うように多結晶シリコンを堆積する工程と、引
    き続いて前記多結晶シリコンを高温熱処理する工程と、
    ウェットエッチングを用いて、前記多結晶シリコンを前
    記エミッタコンタクト窓部に埋め込む工程と、前記多結
    晶シリコンに不純物を導入し、前記多結晶シリコンから
    不純物を前記半導体基板表面に拡散してエミッタを形成
    する工程と、前記多結晶シリコンに接触し配線を形成す
    る工程とを少なくとも有する半導体装置の製造方法。
JP2416589A 1989-02-02 1989-02-02 半導体装置の製造方法 Pending JPH02203524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2416589A JPH02203524A (ja) 1989-02-02 1989-02-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2416589A JPH02203524A (ja) 1989-02-02 1989-02-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02203524A true JPH02203524A (ja) 1990-08-13

Family

ID=12130735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2416589A Pending JPH02203524A (ja) 1989-02-02 1989-02-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02203524A (ja)

Similar Documents

Publication Publication Date Title
JP2615390B2 (ja) 炭化シリコン電界効果トランジスタの製造方法
JPH05109737A (ja) 薄膜トランジスタの製造方法
JPS60201666A (ja) 半導体装置
JPS6252963A (ja) バイポ−ラトランジスタの製造方法
JPH02203524A (ja) 半導体装置の製造方法
JPS60127755A (ja) 半導体装置の製法
JPH0682668B2 (ja) 半導体装置の製造方法
JPS60258964A (ja) 半導体装置の製造方法
JPS6220711B2 (ja)
JPS6188543A (ja) 半導体装置の製造方法
JP2611454B2 (ja) 半導体装置の製造方法
JPS6222437A (ja) コンタクト穴の形成方法
JPS63124520A (ja) 半導体装置の製造方法
JPH061803B2 (ja) 半導体集積回路の製造方法
JPS5885529A (ja) 半導体装置の製造方法
JPH03165515A (ja) コンタクトの形成方法
JPS6120154B2 (ja)
JPS60169135A (ja) ポリシリコン電極形成方法
JPS6060752A (ja) 高抵抗ポリシリコンの製造方法
JPS63169743A (ja) 半導体装置の製造方法
JPH01100971A (ja) 半導体装置の製造方法
JPS6133260B2 (ja)
JPS59112616A (ja) 半導体装置の製造方法
JPH0656835B2 (ja) 半導体への不純物拡散方法
JPH0334322A (ja) 半導体装置の製造方法