JPS60169135A - ポリシリコン電極形成方法 - Google Patents
ポリシリコン電極形成方法Info
- Publication number
- JPS60169135A JPS60169135A JP2592584A JP2592584A JPS60169135A JP S60169135 A JPS60169135 A JP S60169135A JP 2592584 A JP2592584 A JP 2592584A JP 2592584 A JP2592584 A JP 2592584A JP S60169135 A JPS60169135 A JP S60169135A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- electrode
- polysilicon electrode
- polysilicon film
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 51
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 51
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、バリキャップダイオード等の半導体装置に好
適するポリシリコン電極形成方法に関する。
適するポリシリコン電極形成方法に関する。
従来、例えば、バリキャップダイオードの半導体ペレッ
トにポリシリコン電極を形成する場合には、シリコン基
板等の半導体基板の表面に半導体の接合特性を決める不
純物（ボロン、リン等）を拡散してジャンクション用拡
散層を形成し、該ジャンクション用拡散層上に６００℃
程度の温度で抵抗値を下げるための不純物、例えばボロ
ンをドープしてポリシリコン膜を成長させ、その後１０
００℃程度の温度で熱処理することによって前記ボロン
を活性化し、これによってポリシリコン膜の抵抗値を下
げてポリシリコン電極とし、さらにこのポリシリコン電
極上に電極用メタル層を形成している。
トにポリシリコン電極を形成する場合には、シリコン基
板等の半導体基板の表面に半導体の接合特性を決める不
純物（ボロン、リン等）を拡散してジャンクション用拡
散層を形成し、該ジャンクション用拡散層上に６００℃
程度の温度で抵抗値を下げるための不純物、例えばボロ
ンをドープしてポリシリコン膜を成長させ、その後１０
００℃程度の温度で熱処理することによって前記ボロン
を活性化し、これによってポリシリコン膜の抵抗値を下
げてポリシリコン電極とし、さらにこのポリシリコン電
極上に電極用メタル層を形成している。
このような従来例のポリシリコン電極の形成方法では、
ポリシリコン電極の抵抗値を充分に下げるためには、ボ
ロンを活性化するための前記１０００℃程度の熱処理を
さらに高温で長時間材なう必要がある。しかしながら、
この熱処理をあまり高温で長時間材なうと、特にバリキ
ャップダイオード等の浅い接合を有する素子においては
ジャンクション用拡散層の深さと不純物の濃度が変化し
て半導体接合の特性が変化してしまう。このため、従来
では、ポリシリコン電極の抵抗値を充分に下げることが
困難であった。
ポリシリコン電極の抵抗値を充分に下げるためには、ボ
ロンを活性化するための前記１０００℃程度の熱処理を
さらに高温で長時間材なう必要がある。しかしながら、
この熱処理をあまり高温で長時間材なうと、特にバリキ
ャップダイオード等の浅い接合を有する素子においては
ジャンクション用拡散層の深さと不純物の濃度が変化し
て半導体接合の特性が変化してしまう。このため、従来
では、ポリシリコン電極の抵抗値を充分に下げることが
困難であった。
本発明は、上述の点に鑑みて成されたものであって、ポ
リシリコン電極の抵抗値を充分に下げることを目的とす
る。
リシリコン電極の抵抗値を充分に下げることを目的とす
る。
以下、図面によって本発明の実施例について詳細に説明
する。第１図は、本発明を適用したバリキャップダイオ
ードの半導体ペレットの構造り面図である。同図におい
て、ｔｌ＋は半導体基板、例えばｎ形のシリコン基板、
２は、半導体基板１の表面に不純物（ボロン）を拡散し
て形成したジャンクション用拡散層である。このジャン
クション用拡散層２上には、後述のように本発明に従う
方法によってポリシリコン電極３が形成され、さらにこ
のポリシリコン電極３上には、例えば蒸着により電極用
メタル層４が形成される。ポリシリコン電極３は、電極
用メタル層４の半導体素子組立時の加熱による拡散層へ
の突抜けを防止する機能を有する。５は銀（Ａｇ）等の
バンプであり、６はシリコン酸化物（ＳｉＯ２）から成
る絶縁膜である。
する。第１図は、本発明を適用したバリキャップダイオ
ードの半導体ペレットの構造り面図である。同図におい
て、ｔｌ＋は半導体基板、例えばｎ形のシリコン基板、
２は、半導体基板１の表面に不純物（ボロン）を拡散し
て形成したジャンクション用拡散層である。このジャン
クション用拡散層２上には、後述のように本発明に従う
方法によってポリシリコン電極３が形成され、さらにこ
のポリシリコン電極３上には、例えば蒸着により電極用
メタル層４が形成される。ポリシリコン電極３は、電極
用メタル層４の半導体素子組立時の加熱による拡散層へ
の突抜けを防止する機能を有する。５は銀（Ａｇ）等の
バンプであり、６はシリコン酸化物（ＳｉＯ２）から成
る絶縁膜である。
本発明に従うポリシリコン電極形成方法では、先ず半導
体基板１の表面に半導体接合の特性を決定する不純物（
この実施例ではボロン）を拡散してジャンクション用拡
散層２を形成し、このジャンクション用拡散脂２上に抵
抗値を下げるための不純物、例えばボロンをドープさせ
て７００℃を越えて、かつ９００℃以下の温度でポリシ
リコン膜を例えばＣＶＤ法によって成長させ、その後成
長したポリシリコン膜を１０００℃程度の温度で熱処理
することによってドープさせた不純物を活性化して抵抗
値を下げ、ポリシリコン電極３としている。
体基板１の表面に半導体接合の特性を決定する不純物（
この実施例ではボロン）を拡散してジャンクション用拡
散層２を形成し、このジャンクション用拡散脂２上に抵
抗値を下げるための不純物、例えばボロンをドープさせ
て７００℃を越えて、かつ９００℃以下の温度でポリシ
リコン膜を例えばＣＶＤ法によって成長させ、その後成
長したポリシリコン膜を１０００℃程度の温度で熱処理
することによってドープさせた不純物を活性化して抵抗
値を下げ、ポリシリコン電極３としている。
本件発明者は、このようにポリシリコン膜を成長させる
際の温度を従来技術の約６００℃に代えて、７００℃を
越えて９００℃以下に設定することによって、ポリシリ
コン膜成長後の熱処理条件は変えることなく第２図に示
されるようにポリシリコン電極３の抵抗値を充分に下げ
ることができることを見出して本発明を完成した。この
ポリシリコン膜を成長させる際の温度が７００℃以下の
場合には、ポリシリコン電極３の抵抗値を充分に下げる
ことが出来ず、逆に９００℃を越えるとポリシリコン膜
の成長の再現性がなくなり、いずれも好ましくない。
際の温度を従来技術の約６００℃に代えて、７００℃を
越えて９００℃以下に設定することによって、ポリシリ
コン膜成長後の熱処理条件は変えることなく第２図に示
されるようにポリシリコン電極３の抵抗値を充分に下げ
ることができることを見出して本発明を完成した。この
ポリシリコン膜を成長させる際の温度が７００℃以下の
場合には、ポリシリコン電極３の抵抗値を充分に下げる
ことが出来ず、逆に９００℃を越えるとポリシリコン膜
の成長の再現性がなくなり、いずれも好ましくない。
第２図は、本発明の方法で形成されたポリシリコン電極
の膜厚と高周波抵抗値の関係を従来技術と比較して示す
線図である。従来技術、即ち、６００℃でポリシリコン
膜を成長させた場合及び本発明の一実施例、即ち８００
℃でポリシリコン膜を成長させた場合の測定結果は実線
及び破線でそれぞれプロットされており、これらのプロ
ットからそれぞれの特性を示すライン人及びラインＣＢ
＋をめている。なお、いづれの場合も、ポリシリコン膜
成長後の熱処理条件は同一である。第２図に明らかなよ
うに本発明のポリシリコン電極形成方法（ラインＢ）は
、従来技術（ラインＡ）に比べて、ポリシリコン電極の
抵抗値を充分下げることが可能である。
の膜厚と高周波抵抗値の関係を従来技術と比較して示す
線図である。従来技術、即ち、６００℃でポリシリコン
膜を成長させた場合及び本発明の一実施例、即ち８００
℃でポリシリコン膜を成長させた場合の測定結果は実線
及び破線でそれぞれプロットされており、これらのプロ
ットからそれぞれの特性を示すライン人及びラインＣＢ
＋をめている。なお、いづれの場合も、ポリシリコン膜
成長後の熱処理条件は同一である。第２図に明らかなよ
うに本発明のポリシリコン電極形成方法（ラインＢ）は
、従来技術（ラインＡ）に比べて、ポリシリコン電極の
抵抗値を充分下げることが可能である。
さらに本発明によれば、ポリシリコン電極３の表面濃度
が高くなり、電極用メタル層４との電気的接触が良くな
り、また、従来技術に比べてポリシリコン膜成長後の熱
処理の時間を短かくしても所望の抵抗値にすることが出
来るので、半導体接合への熱処理による影響を小さくす
ることが可能となる。
が高くなり、電極用メタル層４との電気的接触が良くな
り、また、従来技術に比べてポリシリコン膜成長後の熱
処理の時間を短かくしても所望の抵抗値にすることが出
来るので、半導体接合への熱処理による影響を小さくす
ることが可能となる。
１１１述の実施例では、本発明をバリキャップダイオー
ドに適用して説明したけれども、本発明の他の実施例と
してトランジスタやＩＣ等に適用してよいのはもちろん
である。
ドに適用して説明したけれども、本発明の他の実施例と
してトランジスタやＩＣ等に適用してよいのはもちろん
である。
以上のように、本発明によれば、不純物をドープさせて
ポリシリコン膜を成長させる際の温度を７００℃を越え
て９００℃以下に設定したので、ポリシリコン膜成長後
の熱処理条件を半導体接合の特性を変化させるような高
温、長時間の条件で行なうことなく、ポリシリコン電極
の抵抗値を充分低くすることが可能である。
ポリシリコン膜を成長させる際の温度を７００℃を越え
て９００℃以下に設定したので、ポリシリコン膜成長後
の熱処理条件を半導体接合の特性を変化させるような高
温、長時間の条件で行なうことなく、ポリシリコン電極
の抵抗値を充分低くすることが可能である。
第１図は、本発明の一実施例を適用したバリキャップダ
イオードの構造断面図、第２図は本発明の一実施例の方
法で形成されたポリシリコン電極の膜厚と高周波抵抗値
の関係を従、末技術と比較して示す線図である。 １・・・・・・半導体基板、２・・・・・・ジャンクシ
ョン用拡散層、３・・・・・・ポリシリコン電極、４・
・・・・・電極用メタル層。 出願人 ローム４、株式会社 代理人 弁理士間 田和秀 第２図 Ｗ１°リシリコン暖厚しａｍ）
イオードの構造断面図、第２図は本発明の一実施例の方
法で形成されたポリシリコン電極の膜厚と高周波抵抗値
の関係を従、末技術と比較して示す線図である。 １・・・・・・半導体基板、２・・・・・・ジャンクシ
ョン用拡散層、３・・・・・・ポリシリコン電極、４・
・・・・・電極用メタル層。 出願人 ローム４、株式会社 代理人 弁理士間 田和秀 第２図 Ｗ１°リシリコン暖厚しａｍ）
Claims (1)
- （１）半導体基板の表面に不純物を拡散してジャンクシ
ョン用拡散層を形成し該ジャンクション用拡散層上に、
抵抗値を下げるための不純物をドープさせてポリシリコ
ン膜を成長させ、その後成長したポリシリコン膜を熱処
理してポリシリコン電極とするポリシリコン電極の形成
方法であって、前記ポリシリコン膜を成長させる際の温
度を７００℃を越えて９００℃以下に設定することを特
徴とするポリシリコン電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2592584A JPS60169135A (ja) | 1984-02-13 | 1984-02-13 | ポリシリコン電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2592584A JPS60169135A (ja) | 1984-02-13 | 1984-02-13 | ポリシリコン電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60169135A true JPS60169135A (ja) | 1985-09-02 |
Family
ID=12179348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2592584A Pending JPS60169135A (ja) | 1984-02-13 | 1984-02-13 | ポリシリコン電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169135A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353470A (ja) * | 2001-05-23 | 2002-12-06 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
-
1984
- 1984-02-13 JP JP2592584A patent/JPS60169135A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353470A (ja) * | 2001-05-23 | 2002-12-06 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057439A (en) | Method of fabricating polysilicon emitters for solar cells | |
| US4505759A (en) | Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals | |
| US2974073A (en) | Method of making phosphorus diffused silicon semiconductor devices | |
| US3933540A (en) | Method of manufacturing semiconductor device | |
| US5308789A (en) | Method of preparing diffused silicon device substrate | |
| JPH08124945A (ja) | 半導体素子のコンタクト導電層形成方法 | |
| US3951693A (en) | Ion-implanted self-aligned transistor device including the fabrication method therefor | |
| US4050967A (en) | Method of selective aluminum diffusion | |
| JPS60169135A (ja) | ポリシリコン電極形成方法 | |
| US4725564A (en) | Method of manufacturing a semiconductor device, in which a dopant is diffused from its oxide into a semiconductor body | |
| US3771028A (en) | High gain, low saturation transistor | |
| US3457125A (en) | Passivation of semiconductor devices | |
| JPS60154638A (ja) | 半導体装置の製造方法 | |
| KR930010675B1 (ko) | Mbe를 이용한 반도체 소자 제조방법 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| KR960002081B1 (ko) | 얕은 접합을 형성하는 반도체 제조방법 | |
| JPH023916A (ja) | 半導体装置の製造方法 | |
| JPS59112616A (ja) | 半導体装置の製造方法 | |
| JPH01105532A (ja) | 半導体装置の製造方法 | |
| KR850001097B1 (ko) | 고주파 반도체 소자의 제조방법 | |
| JP2538600B2 (ja) | 半導体装置の製造方法 | |
| JPS59124717A (ja) | ポリシリコン電極形成方法 | |
| JPH02203524A (ja) | 半導体装置の製造方法 | |
| JPH03135030A (ja) | 半導体装置およびその製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 |