JPS6133260B2 - - Google Patents
Info
- Publication number
- JPS6133260B2 JPS6133260B2 JP52036285A JP3628577A JPS6133260B2 JP S6133260 B2 JPS6133260 B2 JP S6133260B2 JP 52036285 A JP52036285 A JP 52036285A JP 3628577 A JP3628577 A JP 3628577A JP S6133260 B2 JPS6133260 B2 JP S6133260B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- polycrystalline silicon
- resistance value
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、半導体基板に不純物を導入して低抵
抗値の領域を形成したい場合に用いて好適な半導
体装置の製造方法に関する。
抗値の領域を形成したい場合に用いて好適な半導
体装置の製造方法に関する。
一般に、半導体装置に於いては、限られた条件
の下に形成された不純物拡散領域の抵抗値を低く
したい場合は多い。例えば抵抗素子、ノン・バツ
ト・コンタクト（Non Butt Contact）部等がそ
れである。
の下に形成された不純物拡散領域の抵抗値を低く
したい場合は多い。例えば抵抗素子、ノン・バツ
ト・コンタクト（Non Butt Contact）部等がそ
れである。
第１図乃至第３図は抵抗素子を形成する工程を
説明するものである。
説明するものである。
第１図参照
(1) シリコン半導体基板１上の二酸化シリコン層
２をパターニングして開口２Ａを形成する。
２をパターニングして開口２Ａを形成する。
第２図参照
(2) 燐を気相拡散して抵抗領域３を形成する。
第３図参照
(3) 燐硅酸ガラス層４を化学気相成長法で成長さ
せる。
せる。
(4) 燐硅酸ガラス層４をパターニングして電極コ
ンタクト窓を形成する。
ンタクト窓を形成する。
(5) アルミニウムの蒸着を行なつて形成したアル
ミニウム層をパターニングして電極５，６を形
成する。
ミニウム層をパターニングして電極５，６を形
成する。
ところで、前記工程(2)で説明した抵抗領域の形
成は、例えばシリコン・ゲートMIS構造半導体装
置のソース領域及びドレイン領域の形成工程を利
用することが普通である。従つて、その抵抗値は
ソース領域及びドレイン領域の形成条件に左右さ
れる。しかも、近年、この種半導体装置では、ス
イツチング・スピードの向上を目指し、接合を浅
く形成する努力がなされている。このようにした
場合、当然のことながら抵抗領域４の抵抗値を低
くすることはできない。
成は、例えばシリコン・ゲートMIS構造半導体装
置のソース領域及びドレイン領域の形成工程を利
用することが普通である。従つて、その抵抗値は
ソース領域及びドレイン領域の形成条件に左右さ
れる。しかも、近年、この種半導体装置では、ス
イツチング・スピードの向上を目指し、接合を浅
く形成する努力がなされている。このようにした
場合、当然のことながら抵抗領域４の抵抗値を低
くすることはできない。
本発明は、半導体装置の製造工程を増すことな
く、低抵抗値の不純物導入領域を形成できるよう
にするものであり、以下これを詳細に説明する。
く、低抵抗値の不純物導入領域を形成できるよう
にするものであり、以下これを詳細に説明する。
本発明者等は、実験の結果、通常、単結晶シリ
コンに対しては拡散係数が小さいとされ、浅い接
合を形成するのに多用されている砒素（As）が
多結晶シリコン層を介して単結晶シリコンに拡散
された場合には著しくその拡散が速くなり、その
拡散層抵抗値が低くなることを見出した。その理
由については未だ不分明な点が多く存在するが、
いずれにせよ、本発明に依れば、能動素子に用い
る接合は浅く、例えば抵抗領域の接合は深く、し
かも、これ等接合を同時に形成することが可能に
なる。
コンに対しては拡散係数が小さいとされ、浅い接
合を形成するのに多用されている砒素（As）が
多結晶シリコン層を介して単結晶シリコンに拡散
された場合には著しくその拡散が速くなり、その
拡散層抵抗値が低くなることを見出した。その理
由については未だ不分明な点が多く存在するが、
いずれにせよ、本発明に依れば、能動素子に用い
る接合は浅く、例えば抵抗領域の接合は深く、し
かも、これ等接合を同時に形成することが可能に
なる。
第４図乃至第７図は本発明一実施例の工程説明
図であり、次にこれ等の図を参照しつつその工程
について記述する。
図であり、次にこれ等の図を参照しつつその工程
について記述する。
第４図参照
(1) シリコン半導体基板１１上の絶縁層１２に通
常のフオト・リソグラフイを適用してパターニ
ングを行ない開口１２Ａを形成する。尚、この
工程はソース領域及びドレイン領域形成用窓を
開ける工程を利用して良い。
常のフオト・リソグラフイを適用してパターニ
ングを行ない開口１２Ａを形成する。尚、この
工程はソース領域及びドレイン領域形成用窓を
開ける工程を利用して良い。
第５図参照
(2) 例えば化学気相成長法を適用して多結晶シリ
コン層１３を例えば厚さ500〜8000〔Å〕に成
長させる。
コン層１３を例えば厚さ500〜8000〔Å〕に成
長させる。
(3) 通常のフオト・リソグラフイを適用して多結
晶シリコン層１３のパターニングを行なう。
晶シリコン層１３のパターニングを行なう。
第６図参照
(4) 例えば気相拡散法を適用して砒素を多結晶シ
リコン層１３を介してシリコン半導体基板１１
中に導入して抵抗領域１４を形成する。尚、こ
の工程はソース領域及びドレイン領域の形成工
程に共通させて良い。抵抗領域１４の拡散はソ
ース領域及びドレイン領域の拡散に比較し著し
く深くなされる。
リコン層１３を介してシリコン半導体基板１１
中に導入して抵抗領域１４を形成する。尚、こ
の工程はソース領域及びドレイン領域の形成工
程に共通させて良い。抵抗領域１４の拡散はソ
ース領域及びドレイン領域の拡散に比較し著し
く深くなされる。
第７図参照
(5) 例えば化学気相成長法を適用して燐硅酸ガラ
ス層１５を例えば厚さ1000〜20000〔Å〕に成
長させる。
ス層１５を例えば厚さ1000〜20000〔Å〕に成
長させる。
(6) 例えば通常のフオト・リソグラフイで燐硅酸
ガラス層１５のパターニングを行なつて電極コ
ンタクト窓を形成してから例えば蒸着法を適用
し、アルミニウムの蒸着を行なつてアルミニウ
ム層を形成する。
ガラス層１５のパターニングを行なつて電極コ
ンタクト窓を形成してから例えば蒸着法を適用
し、アルミニウムの蒸着を行なつてアルミニウ
ム層を形成する。
(7) 例えば通常のフオト・リソグラフイを適用し
て前記アルミニウム層のパターニングを行な
い、電極１６，１７を形成する。
て前記アルミニウム層のパターニングを行な
い、電極１６，１７を形成する。
前記実施例は抵抗素子の形成について説明した
が、ノン・バツト・コンタクト部の如き配線部の
形成に本発明を適用できることは云うまでもな
い。次に前記実施例に於ける具体的な条件、結果
を説明する。
が、ノン・バツト・コンタクト部の如き配線部の
形成に本発明を適用できることは云うまでもな
い。次に前記実施例に於ける具体的な条件、結果
を説明する。
砒素を単結晶シリコン基板（層）内に直接拡散
した場合(1)と多結晶シリコン層を介し、この多結
晶シリコン層の厚さを(2)1000Å(3)2000Å(4)3000Å
(5)4000Åとして、拡散した場合夫々の単結晶シリ
コン基板（層）に形成された拡散層のシート抵抗
値を第８図に示す。第８図において、横軸はデポ
シシヨン時の拡散層のシート抵抗値、縦軸は、
1000℃酸素雰囲気中で20分、1100℃窒素中で10分
間熱処理を行なつた後のシート抵抗値を示す。
した場合(1)と多結晶シリコン層を介し、この多結
晶シリコン層の厚さを(2)1000Å(3)2000Å(4)3000Å
(5)4000Åとして、拡散した場合夫々の単結晶シリ
コン基板（層）に形成された拡散層のシート抵抗
値を第８図に示す。第８図において、横軸はデポ
シシヨン時の拡散層のシート抵抗値、縦軸は、
1000℃酸素雰囲気中で20分、1100℃窒素中で10分
間熱処理を行なつた後のシート抵抗値を示す。
第８図から、例えば、デポジツト時の抵抗値
が、100Ω/□の時、熱処理後の抵抗値はそれぞ
れ、単結晶シリコン中へ直接拡散した場合は56
Ω/□、多結晶シリコン層を介して拡散した場
合、該多結晶シリコンの厚さが1000Åの時30Ω/
□、2000Åの時19Ω/□，3000Åの時12Ω/□と、
多結晶シリコン層が厚くなるに従つて、抵抗値が
低くなる傾向があり、この傾向は、デポジツト抵
抗を高くする程より顕著になることがわかる。
が、100Ω/□の時、熱処理後の抵抗値はそれぞ
れ、単結晶シリコン中へ直接拡散した場合は56
Ω/□、多結晶シリコン層を介して拡散した場
合、該多結晶シリコンの厚さが1000Åの時30Ω/
□、2000Åの時19Ω/□，3000Åの時12Ω/□と、
多結晶シリコン層が厚くなるに従つて、抵抗値が
低くなる傾向があり、この傾向は、デポジツト抵
抗を高くする程より顕著になることがわかる。
以上の説明で判るように、本発明に依れば、多
結晶シリコン層を介し単結晶シリコン中に砒素を
拡散することに依り、その拡散を著しく深くかつ
抵抗を下げることができるので、浅い拡散を必要
とするソース領域、ドレイン領域の形成工程を利
用して低抵抗値の不純物拡散領域を容易に形成す
ることができるので、半導体装置としてのスイツ
チング・スピードの向上、パターンの微細化に卓
効がある。
結晶シリコン層を介し単結晶シリコン中に砒素を
拡散することに依り、その拡散を著しく深くかつ
抵抗を下げることができるので、浅い拡散を必要
とするソース領域、ドレイン領域の形成工程を利
用して低抵抗値の不純物拡散領域を容易に形成す
ることができるので、半導体装置としてのスイツ
チング・スピードの向上、パターンの微細化に卓
効がある。
第１図乃至第３図は従来例の工程説明図、第４
図乃至第７図は本発明一実施例の工程説明図、第
８図は、多結晶シリコンを介して砒素を拡散した
場合の抵抗値の変化を示す線図を表わす。 図に於いて、１１は基板、１２は絶縁層、１２
Ａは開口、１３は多結晶シリコン層、１４は抵抗
領域、１５は燐硅酸ガラス層、１６，１７は電極
を示す。
図乃至第７図は本発明一実施例の工程説明図、第
８図は、多結晶シリコンを介して砒素を拡散した
場合の抵抗値の変化を示す線図を表わす。 図に於いて、１１は基板、１２は絶縁層、１２
Ａは開口、１３は多結晶シリコン層、１４は抵抗
領域、１５は燐硅酸ガラス層、１６，１７は電極
を示す。
Claims (1)
- １ シリコン半導体基板に選択的に多結晶シリコ
ン層を形成し、次いで、砒素を導入し前記多結晶
シリコン層下のシリコン半導体基板領域に該多結
晶シリコン層に覆われていないシリコン半導体基
板領域よりも深い砒素含有領域を形成する工程が
含まれてなることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3628577A JPS53120387A (en) | 1977-03-30 | 1977-03-30 | Production of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3628577A JPS53120387A (en) | 1977-03-30 | 1977-03-30 | Production of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53120387A JPS53120387A (en) | 1978-10-20 |
| JPS6133260B2 true JPS6133260B2 (ja) | 1986-08-01 |
Family
ID=12465506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3628577A Granted JPS53120387A (en) | 1977-03-30 | 1977-03-30 | Production of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS53120387A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6179249A (ja) * | 1984-09-26 | 1986-04-22 | Nec Corp | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128991A (en) * | 1974-09-04 | 1976-03-11 | Ishikawajima Zosen Kakoki Kk | Tagubootoyo no kyuchakusochi |
-
1977
- 1977-03-30 JP JP3628577A patent/JPS53120387A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53120387A (en) | 1978-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3320392B2 (ja) | 半導体装置の作製方法 | |
| JPS6237815B2 (ja) | ||
| KR920004226B1 (ko) | 반도체장치의 제조방법 | |
| US5623165A (en) | Insulated gate field effect semiconductor device and forming method thereof | |
| JPS6133260B2 (ja) | ||
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPS61105870A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6131632B2 (ja) | ||
| JPH0722130B2 (ja) | シリコン薄膜およびその作成方法 | |
| JPS63281424A (ja) | ポリサイド電極の形成方法 | |
| JP3342666B2 (ja) | 半導体装置の作製方法 | |
| JP3244336B2 (ja) | 強誘電体素子 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6453563A (en) | Manufacture of semiconductor device | |
| JPS6311785B2 (ja) | ||
| JPH07107933B2 (ja) | ポリサイドパタ−ンの形成方法 | |
| JPH02203524A (ja) | 半導体装置の製造方法 | |
| JPS592191B2 (ja) | 半導体装置用電極の製造方法 | |
| JPS60169135A (ja) | ポリシリコン電極形成方法 | |
| JPS5912010B2 (ja) | 半導体装置の製造方法 | |
| JPH025298B2 (ja) | ||
| JPH06101535B2 (ja) | 半導体抵抗層の形成方法 | |
| JPH022616A (ja) | 半導体装置の製造方法 | |
| KR19990054925A (ko) | 모스형 전계효과 트랜지스터의 게이트전극 형성방법 | |
| JPS636859A (ja) | 半導体装置の製造方法 |