JPH02196448A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02196448A
JPH02196448A JP1016725A JP1672589A JPH02196448A JP H02196448 A JPH02196448 A JP H02196448A JP 1016725 A JP1016725 A JP 1016725A JP 1672589 A JP1672589 A JP 1672589A JP H02196448 A JPH02196448 A JP H02196448A
Authority
JP
Japan
Prior art keywords
semiconductor chip
inner lead
ceramic package
lead terminal
internal lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1016725A
Other languages
English (en)
Inventor
Nobukazu Ito
信和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1016725A priority Critical patent/JPH02196448A/ja
Publication of JPH02196448A publication Critical patent/JPH02196448A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に気密封止型のセラミッ
クパッケージを用いる半導体装置に関する。
〔従来の技術〕
従来、この種の半導体装置は、第５図及び第６図に示す
ように、セラミックパッケージ１１の内部リード端子２
．の先端から内側の凹状のダイアタッチ部上にマウント
材５．を介して半導体チップ３ａを固着し、半導体チッ
プ３ａの電極パッドと内部リード端子２ａを金属ワイヤ
４で電気的に接続し、キャップ６を用いて半導体チップ
３ａ及び内部リード端子２．を気密封止するという構造
になっていた。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は、半導体チップを搭載する
セラミックパッケージのダイアタッチ部が内部リード端
子の先端よりも内側に設けられているので、搭載できる
半導体チップのサイズが限定されてしまうという欠点が
ある。
〔課題を解決するための手段〕
本発明の半導体装置は、内部リード端子がメタライズに
より形成される気密封止型のセラミックパッケージと、
該セラミックパッケージに固着され電極パッドが前記内
部リード端子と電気的に接続される半導体チップと、前
記内部リード端子と半導体チップとを覆って前記セラミ
ックパッケージを気密封止するキャップとを備える半導
体装置において、前記内部リード端子がダイアタッチ部
と同一面上に形成され、がっ、前記内部リードの先端が
前記半導体チップの下にあるように構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図、第２図は第１
図のセラミックパッケージの平面図である。
第１図及び第２図に示すように、セラミックパッケージ
１のダイアタッチ部と同一面上に内部リード端子２がメ
タライズ等によって形成されている。セラミックパッケ
ージ１の中央部に半導体チップ３がマウントされるが、
内部リード端子２の先端部は半導体チップ３の下に存在
しているために、マウントには非導電性マウント材５が
用いられいる。更に、半導体チップ３の電極パッドが金
属ワイヤ４によって内部リード端子２と接続されており
、セラミックパッケージ１の上面は半導体チップ３と内
部リード端子２を覆って、キャップ６によって気密封止
されている。
第３図は本発明の第２の実施例の断面図、第４図は第３
図のセラミックパッケージの平面図である。
第３図及び第４図に示すように、第２の実施例と上述し
た第１の実施例との相違点は、セラミックパッケージ１
ｂの上面にはメタライズにより形成された内部リード端
子２の中央部にダイアタッチ用のダイアタッチメタライ
ズ８が形成されていることである。
ダイアタッチメタライズ８の上面を搭載する半導体チッ
プ３の底面にバンブ９で接続し、半導体チップ３を非導
電性マウント材５で固定させることにより、ダイアタッ
チ結線が必要な半導体装置には有効となる。
なお、半導体チップ裏面とダイアタッチを電気的に接続
するには、例えば、シート状の非導電性マウント材の中
央に穴をあけて、そこに導電性マウント材を用いてもよ
い。
〔発明の効果〕
以上説明したように本発明は、内部リード端子がダイア
タッチと同一面をなし、更に半導体チップ裏面とは絶縁
することにより、内部リード端子の先端が半導体チップ
の下に存在することを可能とし、ビン数が同一であれば
、同じパッケージに搭載できる半導体チップのサイズ許
容範囲が拡がる。それ故、チップサイズに対するパッケ
ージの汎用性が増し、新パッケージの設計や製作に要す
る時間やコストを減少させたり、製品の試作を容易にで
きる効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例の断面図、第２図は第１
図のセラミックパッケージの平面図、第３図は本発明の
第２の実施例の断面図、第４図は第３図のセラミックパ
ッケージの平面図、第５図は従来の半導体装置の一例の
断面図、第６図は第５図のセラミックパッケージの平面
図である。 １．１．、ｌｂ・・・セラミックパッケージ、２゜２、
・・・内部リード端子、３，３．・・・半導体チップ、
４・・・金属ワイヤ、５・・・非導電性マウント材、５
、・・・マウント材、６・・・キャップ、７・・・外部
リード端子、８・・・ダイアタッチメタライズ、９・・
・パン乙

Claims (1)

    【特許請求の範囲】
  1. 内部リード端子がメタライズにより形成される気密封止
    型のセラミックパッケージと、該セラミックパッケージ
    に固着され電極パッドが前記内部リード端子と電気的に
    接続される半導体チップと、前記内部リード端子と半導
    体チップとを覆つて前記セラミックパッケージを気密封
    止するキャップとを備える半導体装置において、前記内
    部リード端子がダイアタッチ部と同一面上に形成され、
    かつ、前記内部リードの先端が前記半導体チップの下に
    あることを特徴とする半導体装置。
JP1016725A 1989-01-25 1989-01-25 半導体装置 Pending JPH02196448A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1016725A JPH02196448A (ja) 1989-01-25 1989-01-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1016725A JPH02196448A (ja) 1989-01-25 1989-01-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH02196448A true JPH02196448A (ja) 1990-08-03

Family

ID=11924237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1016725A Pending JPH02196448A (ja) 1989-01-25 1989-01-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH02196448A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542355B2 (ja) * 1973-09-28 1980-10-30
JPS5680836A (en) * 1979-12-07 1981-07-02 Seiko Instr & Electronics Ltd Optical information reader
JPS58114444A (ja) * 1981-12-26 1983-07-07 Fujitsu Ltd 半導体装置
JPS63125903A (ja) * 1986-11-17 1988-05-30 Nippon Telegr & Teleph Corp <Ntt> 光コネクタ付きケ−ブルのけん引部

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542355B2 (ja) * 1973-09-28 1980-10-30
JPS5680836A (en) * 1979-12-07 1981-07-02 Seiko Instr & Electronics Ltd Optical information reader
JPS58114444A (ja) * 1981-12-26 1983-07-07 Fujitsu Ltd 半導体装置
JPS63125903A (ja) * 1986-11-17 1988-05-30 Nippon Telegr & Teleph Corp <Ntt> 光コネクタ付きケ−ブルのけん引部

Similar Documents

Publication Publication Date Title
JP3247544B2 (ja) 半導体装置
JPH02196448A (ja) 半導体装置
US5126828A (en) Wafer scale integration device
JPH04168755A (ja) 半導体装置
JP2666588B2 (ja) 半導体装置
JPH03112155A (ja) 半導体装置のパッケージ
JPH0719148Y2 (ja) マイクロ波回路用パッケージ
JPH03261153A (ja) 半導体装置用パッケージ
JPH077111A (ja) 半導体装置用表面実装型パッケージ
JPH03129840A (ja) 樹脂封止型半導体装置
JPS6043660B2 (ja) 半導体装置
JPS6032769Y2 (ja) 半導体素子
JPS63283053A (ja) 半導体装置のリ−ドフレ−ム
JPH02166743A (ja) 半導体集積回路装置
JPS59189659A (ja) 半導体装置
JPH04216653A (ja) 半導体集積回路用パッケージおよびその実装方法
JPH02235360A (ja) 半導体装置
JPS6032770Y2 (ja) 半導体素子
JPS58197863A (ja) 半導体装置
JPH0380343B2 (ja)
JPS60263452A (ja) 集積回路パツケ−ジ
JPS6263935U (ja)
JPS6154258B2 (ja)
JPH02295158A (ja) 半導体装置
JPH0356144U (ja)