JPH04168755A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04168755A
JPH04168755A JP29594790A JP29594790A JPH04168755A JP H04168755 A JPH04168755 A JP H04168755A JP 29594790 A JP29594790 A JP 29594790A JP 29594790 A JP29594790 A JP 29594790A JP H04168755 A JPH04168755 A JP H04168755A
Authority
JP
Japan
Prior art keywords
diode chip
ceramic
anode electrode
contact pin
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29594790A
Other languages
English (en)
Inventor
Masanori Nakayama
中山　正徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP29594790A priority Critical patent/JPH04168755A/ja
Publication of JPH04168755A publication Critical patent/JPH04168755A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にセラミックパッケージ
型のダイオードを有する半導体装置に関する。
〔従来の技術〕
従来のセラミックパッケージ型ダイオードを有する半導
体装置は、第４図に示すように、セラミック容器６に設
けてカソード用リード８と夾接続するメタライズ層７の
上にダイオードチップ１をマウントし、セラミック容器
６に設けてアノード用リード５に接続するメタライズ層
３とダイオードチップ１のアノード電極との間をＡｕ線
１２によりワイヤーボンディングして接続し、セラミッ
クキャップ４により封止していた。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は、Ａｕ線を用いたワイヤー
ボンディングを行っている為、ハンドリングミスや環境
試験におけるＡｕ線のへたりやＡｕ線の切断が発生する
という欠点がある。
〔課題を解決するための手段〕
本発明の半導体装置は、セラミック容器の内面に設けて
カソードリードに接続するメタライズ層にマウントした
ダイオードチップと、セラミックキャップの内面に設け
てアノードリードに接続するメタライズ層の前記ダイオ
ードチップのアノード電極に対応する位置に取付けて前
記セラミックキャップを前記セラミック容器に封止する
ことにより前記アノード電極に接触する接触ピンとを備
えている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示す断面図、第２図は
第１図の分解図である。
第１図及び第２図に示すように、セラミック容器６の内
側に設けてカソードリード８に接続するメタライズ層７
の上にダイオードチップ１をマウントし、セラミックキ
ャップ４の内側に設けてアノードリード５に接続するメ
タライズ層３のダイオードチップ１のアノード電極と対
応する位置に導電性ゴム等のクツション材９を介して接
触ピン２を取付け、セラミックキャップ４をセラミック
容器６に封止することにより、接触ピン２とダイオード
チップ１のアノード電極を接続して半導体装置を構成す
る。
第３図は本発明の第２の実施例を示す断面図である。
第３図に示すように、メタライズ層３に金属板１０を介
してＳ字形の形状記憶合金からなる接触ピン１１を取付
けた以外は第１の実施例と同じ構成を有しており、セラ
ミックキャップ４をセラミック容器６に封止した状態で
はＳ字形のばねによりダイオードチップ１のアノード電
極に接触しているが、動作時にダイオードチップ１の温
度が上昇し、接触ピンの変態温度を超えると接触ピンが
記憶している形状に変形してダイオードチップ１のアノ
ード電極より離れて回路をしゃ断しダイオードの破損を
防止することができるという効果を有する。
〔発明の効果〕
以上説明したように本発明は、セラミックキャップ内面
に、ダイオードチップのアノード電極と対応する位置に
、アノード側の接触ピンを設けることにより、ワイヤー
ボンディングを必要としない為、従来問題となっていた
Ａｕ線のへなりやＡｕ線の切断による事故を防止できる
という効果を有する。
又、アノード電極の接触ピンに形状記憶合金を使用する
ことにより、所定温度を超えると回路がしゃ断されダイ
オードを保護できるという効果を有する。
【図面の簡単な説明】
第１図は、本発明の第１の実施例を示す断面図、第２図
は第１図の分解図、第３図は本発明の第２の実施例を示
す断面図、第４図は従来の半導体装置の一例を示す断面
図である。 １・・・ダイオードチップ、２・・・接触ピン、３・・
・メタライズ層、４・・・セラミックキャップ、５・・
・アノードリード、６・・・セラミック容器、７・・・
メタライズ層、８・・・カソードリード、９・・・クツ
ション材、１０・・・金属板、１１・・・接触ピン、１
２・・・Ａｕ線。

Claims (1)

    【特許請求の範囲】
  1. 　セラミック容器の内面に設けてカソードリードに接続
    するメタライズ層にマウントしたダイオードチップと、
    セラミックキャップの内面に設けてアノードリードに接
    続するメタライズ層の前記ダイオードチップのアノード
    電極に対応する位置に取付けて前記セラミックキャップ
    を前記セラミック容器に封止することにより前記アノー
    ド電極に接触する接触ピンとを備えたことを特徴とする
    半導体装置。
JP29594790A 1990-11-01 1990-11-01 半導体装置 Pending JPH04168755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29594790A JPH04168755A (ja) 1990-11-01 1990-11-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29594790A JPH04168755A (ja) 1990-11-01 1990-11-01 半導体装置

Publications (1)

Publication Number Publication Date
JPH04168755A true JPH04168755A (ja) 1992-06-16

Family

ID=17827167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29594790A Pending JPH04168755A (ja) 1990-11-01 1990-11-01 半導体装置

Country Status (1)

Country Link
JP (1) JPH04168755A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073660A (ja) * 2004-08-31 2006-03-16 Kyocera Corp 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP2006073661A (ja) * 2004-08-31 2006-03-16 Kyocera Corp 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP2006073659A (ja) * 2004-08-31 2006-03-16 Kyocera Corp 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP2006073658A (ja) * 2004-08-31 2006-03-16 Kyocera Corp 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP2006073662A (ja) * 2004-08-31 2006-03-16 Kyocera Corp 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073660A (ja) * 2004-08-31 2006-03-16 Kyocera Corp 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP2006073661A (ja) * 2004-08-31 2006-03-16 Kyocera Corp 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP2006073659A (ja) * 2004-08-31 2006-03-16 Kyocera Corp 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP2006073658A (ja) * 2004-08-31 2006-03-16 Kyocera Corp 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP2006073662A (ja) * 2004-08-31 2006-03-16 Kyocera Corp 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP4496042B2 (ja) * 2004-08-31 2010-07-07 京セラ株式会社 電気素子冷却モジュール
JP4496041B2 (ja) * 2004-08-31 2010-07-07 京セラ株式会社 電気素子冷却モジュール
JP4496044B2 (ja) * 2004-08-31 2010-07-07 京セラ株式会社 電気素子冷却モジュール
JP4496043B2 (ja) * 2004-08-31 2010-07-07 京セラ株式会社 電気素子冷却モジュール
JP4496040B2 (ja) * 2004-08-31 2010-07-07 京セラ株式会社 電気素子冷却モジュール

Similar Documents

Publication Publication Date Title
US5157475A (en) Semiconductor device having a particular conductive lead structure
US5468993A (en) Semiconductor device with polygonal shaped die pad
US6815808B2 (en) Hollow airtight semiconductor device package
US6365433B1 (en) Semiconductor device and manufacturing method thereof
JP2001015000A (ja) 電子部品の製造方法及び電子部品
JPH04168755A (ja) 半導体装置
KR900001275B1 (ko) 세라믹형 반도체 패케이지와 그의 제조방법
US7009302B2 (en) Micromachine package and method for manufacturing the same
JP2002176202A (ja) 光学装置、それを備えたフォトインタラプタ、および光学装置の製造方法
US5521436A (en) Semiconductor device with a foil-sealed lid
US6838765B2 (en) Semiconductor device and manufacturing method thereof
US3803458A (en) Package for a microelectronic device
JP2581203B2 (ja) 半導体装置
US5473193A (en) Package for parallel subelement semiconductor devices
EP0522461B1 (en) Sealed flip chip semiconductor device
JPS5892241A (ja) 半導体装置用容器
JP3360182B2 (ja) 半導体装置
JPH05211250A (ja) 樹脂封止型半導体装置
JPS63122250A (ja) 半導体装置
IE32531B1 (en) Improvements in and relating to contact bonding and lead attachment of an electrical device
US3952403A (en) Shell eyelet axial lead header for planar contact semiconductive device
KR100673645B1 (ko) 칩 패키지 및 그 제조방법
JPS6043660B2 (ja) 半導体装置
JPS6236287Y2 (ja)
JP2005150294A (ja) 半導体装置およびその製造方法