JPH0219640B2 - - Google Patents
Info
- Publication number
- JPH0219640B2 JPH0219640B2 JP58247691A JP24769183A JPH0219640B2 JP H0219640 B2 JPH0219640 B2 JP H0219640B2 JP 58247691 A JP58247691 A JP 58247691A JP 24769183 A JP24769183 A JP 24769183A JP H0219640 B2 JPH0219640 B2 JP H0219640B2
- Authority
- JP
- Japan
- Prior art keywords
- ics
- processor
- insertion error
- lead
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003780 insertion Methods 0.000 claims description 69
- 230000037431 insertion Effects 0.000 claims description 69
- 238000001514 detection method Methods 0.000 claims description 49
- 230000007246 mechanism Effects 0.000 claims description 32
- 238000000034 method Methods 0.000 description 29
- 238000005192 partition Methods 0.000 description 22
- 230000007547 defect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000002950 deficient Effects 0.000 description 10
- 238000009434 installation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000011900 installation process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 244000287353 Crassocephalum crepidioides Species 0.000 description 1
- 206010016322 Feeling abnormal Diseases 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/08—Monitoring manufacture of assemblages
- H05K13/081—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
- H05K13/0815—Controlling of component placement on the substrate during or after manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
- Y10T29/5136—Separate tool stations for selective or successive operation on work
- Y10T29/5137—Separate tool stations for selective or successive operation on work including assembling or disassembling station
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
- Y10T29/53183—Multilead component
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Operations Research (AREA)
- Supply And Installment Of Electrical Components (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明はIC(集積回路)自動装着システムに関
する。
する。
技術の背景
電子機器、通信機器などにおいては、IC、例
えばDIP(デユアルラインパツケージ)形のICが
高密度に搭載されたプリン板を多数用いている。
このため、これら機器の量産にあたつては、多数
のICをプリント板に自動的に装着するためのIC
自動装着システムが不可欠である。この場合、プ
リント板のスルーホールに完全に挿入されていな
いICリードが1本でもあつてはならないことは
勿論である。
えばDIP(デユアルラインパツケージ)形のICが
高密度に搭載されたプリン板を多数用いている。
このため、これら機器の量産にあたつては、多数
のICをプリント板に自動的に装着するためのIC
自動装着システムが不可欠である。この場合、プ
リント板のスルーホールに完全に挿入されていな
いICリードが1本でもあつてはならないことは
勿論である。
従来技術と問題点
一般のIC自動装着システムにおいては、三次
元的に回動するアームの先端に挿入ヘツドが取り
付けられており、挿入ヘツドの対向する一対のフ
インガープレートにICを挾持して、所定の位置
に載置されたプリント板までこれを搬送する。さ
らに定められたスルーホールの直上まで来たと
き、該一対のフインガープレートの間から挿入バ
ーを降下して、挿入バーの下端面にてICの上面
を押圧し、それぞれのリードを対応するスルーホ
ールに挿入して装着を完了する。同様の操作は当
該プリント板に搭載される全てのICについて順
次行われる。
元的に回動するアームの先端に挿入ヘツドが取り
付けられており、挿入ヘツドの対向する一対のフ
インガープレートにICを挾持して、所定の位置
に載置されたプリント板までこれを搬送する。さ
らに定められたスルーホールの直上まで来たと
き、該一対のフインガープレートの間から挿入バ
ーを降下して、挿入バーの下端面にてICの上面
を押圧し、それぞれのリードを対応するスルーホ
ールに挿入して装着を完了する。同様の操作は当
該プリント板に搭載される全てのICについて順
次行われる。
ところで、IC本体より多数並列して突出した
リードが全て対応するスルーホールに誤りなく挿
入されるとは限らない。これはICのリードが運
搬時などの取扱いにおいて曲げられてしまうこと
に起因することが多い。このように曲げられたリ
ードは、ICの上面を押圧する際に対応するスル
ーホールに入らず折り曲げられてしまう。このよ
うな装着ミスのあるICが1つでもあれば当該プ
リント板は良品として出荷できない。そこで、通
常は各IC毎の全てのリードが、対応するスルー
ホールに完全に挿入されたか否かを検出する検出
機構が設けられており、全て良品のプリント板が
出荷されるようにしている。
リードが全て対応するスルーホールに誤りなく挿
入されるとは限らない。これはICのリードが運
搬時などの取扱いにおいて曲げられてしまうこと
に起因することが多い。このように曲げられたリ
ードは、ICの上面を押圧する際に対応するスル
ーホールに入らず折り曲げられてしまう。このよ
うな装着ミスのあるICが1つでもあれば当該プ
リント板は良品として出荷できない。そこで、通
常は各IC毎の全てのリードが、対応するスルー
ホールに完全に挿入されたか否かを検出する検出
機構が設けられており、全て良品のプリント板が
出荷されるようにしている。
一般のIC自動装着システムにおいて、リード
の挿入ミスを、前記検出機構により発見した場
合、次の2つのいずれかの対策を講じている。そ
の第1は、検出機構よりアラームが発生したと
き、システム全体の工程の流れを一旦停止し、オ
ペレータの手作業によつてそのミスICを取り除
き、当該良品ICを挿入してから再びシステムを
始動するというものである。その第2は、検出機
構からアラームが発生したとさ、IC自動装着シ
ステムを制御するプロセツサにおけるプログラム
を故障修復用のサブルーチンにジヤンプさせ、シ
ステムの流れを修復モードに変えてから良品IC
の装着を行うというものである。
の挿入ミスを、前記検出機構により発見した場
合、次の2つのいずれかの対策を講じている。そ
の第1は、検出機構よりアラームが発生したと
き、システム全体の工程の流れを一旦停止し、オ
ペレータの手作業によつてそのミスICを取り除
き、当該良品ICを挿入してから再びシステムを
始動するというものである。その第2は、検出機
構からアラームが発生したとさ、IC自動装着シ
ステムを制御するプロセツサにおけるプログラム
を故障修復用のサブルーチンにジヤンプさせ、シ
ステムの流れを修復モードに変えてから良品IC
の装着を行うというものである。
然しながら上記第1および第2の対策はいずれ
もシステムの工程の流れを一旦停止させるという
期間が挿入されることから、量産効率が大幅に低
下するという問題が生ずる。
もシステムの工程の流れを一旦停止させるという
期間が挿入されることから、量産効率が大幅に低
下するという問題が生ずる。
発明の目的
上記問題点に鑑み本発明は、ICのリードの挿
入ミスが生じたときであつてもシステム内の工程
の流れを止めることなく自動装着工程を連続させ
ることのできる、すなわち量産効率の高いIC自
動装着システムを提供することを目的とするもの
である。
入ミスが生じたときであつてもシステム内の工程
の流れを止めることなく自動装着工程を連続させ
ることのできる、すなわち量産効率の高いIC自
動装着システムを提供することを目的とするもの
である。
発明の構成
上記目的を達成するために本発明は、リードの
挿入不良を検出したとき、当該不良品のICのIC
番号を記憶するとともにこれを排出させ、手続き
次のICの装着工程を続行し、最後のICを装着す
る工程を終了したあと、引続き、その記憶された
IC番号に相当する新たなICをアクセスして装着
し直すようにしたことを特徴とするものである。
挿入不良を検出したとき、当該不良品のICのIC
番号を記憶するとともにこれを排出させ、手続き
次のICの装着工程を続行し、最後のICを装着す
る工程を終了したあと、引続き、その記憶された
IC番号に相当する新たなICをアクセスして装着
し直すようにしたことを特徴とするものである。
発明の実施例
第1図は本発明のIC自動装着システムの概要
を示す模式図である。本図において、PTはプリ
ント板であり、その上にICその他の回路部品が
搭載される。この場合のIC装着を行うのがIC自
動装着システム10であり、その自動動作は全て
プロセツサ11により制御される。12はICロ
ーダであり、種々のICを収納している。どのIC
をいつ供給するかはプロセツサ11の指示によ
る。指示されたICはスプレツダ13の上に供給
される。これを挿入ヘツド14が取りに行く。挿
入ヘツド14はアーム15の先端に回動自在に取
り付けられている。アーム15の他端はアーム駆
動機構16に把持されていて、挿入ヘツド14を
図中矢印Aの方向に移動させる。挿入ヘツド14
は、スプレツダ13から取つて来たICを、プリ
ント板PTの直上に置く。これら一連の動作もプ
ロセツサ11によつて指示される。
を示す模式図である。本図において、PTはプリ
ント板であり、その上にICその他の回路部品が
搭載される。この場合のIC装着を行うのがIC自
動装着システム10であり、その自動動作は全て
プロセツサ11により制御される。12はICロ
ーダであり、種々のICを収納している。どのIC
をいつ供給するかはプロセツサ11の指示によ
る。指示されたICはスプレツダ13の上に供給
される。これを挿入ヘツド14が取りに行く。挿
入ヘツド14はアーム15の先端に回動自在に取
り付けられている。アーム15の他端はアーム駆
動機構16に把持されていて、挿入ヘツド14を
図中矢印Aの方向に移動させる。挿入ヘツド14
は、スプレツダ13から取つて来たICを、プリ
ント板PTの直上に置く。これら一連の動作もプ
ロセツサ11によつて指示される。
プリント板PTはX−Yテーブル17の上に固
定され、X−Yテーブル17はテーブル駆動機構
18Xおよび18Yによつて2次元的にスライド
する。これによりプリント板PTも2次元的にス
ライドし、挿入ヘツド14が図示する位置にある
ときに、今、挿入ヘツド14が保持しているIC
が装着されるべきプリント板の所定箇所を、その
挿入ヘツド14の直下まで移動させる。これら一
連の動作もプロセツサ11の指示によつて行われ
る。
定され、X−Yテーブル17はテーブル駆動機構
18Xおよび18Yによつて2次元的にスライド
する。これによりプリント板PTも2次元的にス
ライドし、挿入ヘツド14が図示する位置にある
ときに、今、挿入ヘツド14が保持しているIC
が装着されるべきプリント板の所定箇所を、その
挿入ヘツド14の直下まで移動させる。これら一
連の動作もプロセツサ11の指示によつて行われ
る。
前記プリント板の所定箇所が挿入ヘツド14の
直下まで移動せしめられたあと、挿入ヘツド14
に内蔵の挿入バー(図示せず)が下降し、ICの
上面を押圧し、プリント板PTの対応するスルー
ホールに該ICのリードを挿入する。この動作も
プロセツサ11の指示によりなされる。このIC
の全てのリードが完全に各対応のスルーホールに
挿入されたか否かを検出するのが検出機構19で
ある。もし、1本でもリードの不完全挿入があれ
ば、検出機構19は挿入ミス検出信号を生成す
る。
直下まで移動せしめられたあと、挿入ヘツド14
に内蔵の挿入バー(図示せず)が下降し、ICの
上面を押圧し、プリント板PTの対応するスルー
ホールに該ICのリードを挿入する。この動作も
プロセツサ11の指示によりなされる。このIC
の全てのリードが完全に各対応のスルーホールに
挿入されたか否かを検出するのが検出機構19で
ある。もし、1本でもリードの不完全挿入があれ
ば、検出機構19は挿入ミス検出信号を生成す
る。
従来であれば上記挿入ミス検出信号の発生によ
つて、既述の如く、IC自動装着システムの工程
の流れを一旦停止し、その場で修復を行つてい
た。ところが本発明では、そのようなシステム内
の工程の流れの一旦停止を行わない。すなわち、
その挿入ミス検出信号を受けたプロセツサ11
は、次の3つの動作を短時間のうちに行う。第1
はその不良品ICのIC番号(若しくはこれに相当
する情報)を記憶し、第2は排出機構20によつ
て不完全挿入のICを押し上げて再びこれを挿入
ヘツド14に保持させ、アーム15の回動によ
り、これを排出皿21に捨てる。さらに、第3は
通常のシーケンスに従い、スプレツダ13に供給
されている次のICの自動装着工程に移行する。
この間システム内の工程の流れを停止させること
がないことは明らかである。つまり、挿入ミスの
あつたICは排出したまま次のICの自動装着工程
に連続的に移行するのである。そして、排出され
た、挿入ミスのあつたICについての修復は、所
定個数のIC装着シーケンスが全て終了した後、
同種のICを再びスプレツダ13に供給し、その
IC装着シーケンスと同様のシーケンスをその新
たなICについて実行することにより行われる。
ここにICローダ12を介し、同種のICを再びス
プレツダ13に供給することは、プロセツサ11
により、前記の記憶されたIC番号(若しくはこ
れに相当する情報)に基づきなされる。
つて、既述の如く、IC自動装着システムの工程
の流れを一旦停止し、その場で修復を行つてい
た。ところが本発明では、そのようなシステム内
の工程の流れの一旦停止を行わない。すなわち、
その挿入ミス検出信号を受けたプロセツサ11
は、次の3つの動作を短時間のうちに行う。第1
はその不良品ICのIC番号(若しくはこれに相当
する情報)を記憶し、第2は排出機構20によつ
て不完全挿入のICを押し上げて再びこれを挿入
ヘツド14に保持させ、アーム15の回動によ
り、これを排出皿21に捨てる。さらに、第3は
通常のシーケンスに従い、スプレツダ13に供給
されている次のICの自動装着工程に移行する。
この間システム内の工程の流れを停止させること
がないことは明らかである。つまり、挿入ミスの
あつたICは排出したまま次のICの自動装着工程
に連続的に移行するのである。そして、排出され
た、挿入ミスのあつたICについての修復は、所
定個数のIC装着シーケンスが全て終了した後、
同種のICを再びスプレツダ13に供給し、その
IC装着シーケンスと同様のシーケンスをその新
たなICについて実行することにより行われる。
ここにICローダ12を介し、同種のICを再びス
プレツダ13に供給することは、プロセツサ11
により、前記の記憶されたIC番号(若しくはこ
れに相当する情報)に基づきなされる。
第2図は第1図に示したIC自動装着システム
の動作を説明するためのフローチヤートである。
の動作を説明するためのフローチヤートである。
ステツプ:プリント板PTをX−Yテーブル1
7に固定する。
7に固定する。
ステツプ:挿入ヘツド14によりICのリード
を対応するスルーホールに挿入する。
を対応するスルーホールに挿入する。
ステツプ:1つのICの全てのリードが完全に
スルーホールに挿入されたか否かを、検出機構
19によつて検出する。
スルーホールに挿入されたか否かを、検出機構
19によつて検出する。
ステツプ:挿入ミスがステツプにおいて検出
されたとき、当該ICのIC番号(若しくはこれ
に相当する情報)をプロセツサ11内に記憶す
る。
されたとき、当該ICのIC番号(若しくはこれ
に相当する情報)をプロセツサ11内に記憶す
る。
ステツプ:挿入ミスのあつたICを排出機構2
0によつて排出し、さらに排出皿21に捨て
る。
0によつて排出し、さらに排出皿21に捨て
る。
ステツプ:ステツプにおいて挿入ミスが検出
されなければ、次のICの装着動作に入り、最
後のICの装着が終了すればステツプに至る。
されなければ、次のICの装着動作に入り、最
後のICの装着が終了すればステツプに至る。
ステツプ:一連のIC装着工程で挿入ミスがあ
つたか否か調査する。もし、挿入ミスがあれ
ば、ステツプに至り、挿入ミスがなければス
テツプに至る。
つたか否か調査する。もし、挿入ミスがあれ
ば、ステツプに至り、挿入ミスがなければス
テツプに至る。
ステツプ:挿入ミス有りと判定されれば、プロ
セツサ11は再装着指令を送出する。
セツサ11は再装着指令を送出する。
ステツプ:再装着指令により、記憶された挿入
ミスの生じたICのIC番号を読み出し、ICロー
ダ12よりスプレツダ13へ当該ICを再び供
給する。そして通常の自動装着シーケンスに従
い、ステツプへ至る。
ミスの生じたICのIC番号を読み出し、ICロー
ダ12よりスプレツダ13へ当該ICを再び供
給する。そして通常の自動装着シーケンスに従
い、ステツプへ至る。
ステツプ:ステツプにより、挿入ミスなしと
判定されたとき(ステツプ→→→→
→により挿入ミスのあつたICが正しく装着
し直された場合を含む)、プリント板PTを次の
ものと取り替える。
判定されたとき(ステツプ→→→→
→により挿入ミスのあつたICが正しく装着
し直された場合を含む)、プリント板PTを次の
ものと取り替える。
ステツプ:次にプリント板PTが待機していれ
ば再びステツプに戻る。次のプリント板が無
ければ、自動装着は終了する(END)。
ば再びステツプに戻る。次のプリント板が無
ければ、自動装着は終了する(END)。
上記フローチヤートの中で特にステツプ、
、、およびは本発明の特徴、すなわちシ
ステム内の工程の流れを停止させないことを実現
する重要なステツプである。
、、およびは本発明の特徴、すなわちシ
ステム内の工程の流れを停止させないことを実現
する重要なステツプである。
第3図は第2図のステツプの状態を分り易く
描いた斜視図であり、第1図に示した模式図の一
部を拡大して示す斜視図である。本図において
PT、ICおよび14は第1図に示したとおりであ
り、さらに既述したスルーホール、フインガープ
レートおよび挿入ヘツドがそれぞれ、TH,31
および32として図示されている。
描いた斜視図であり、第1図に示した模式図の一
部を拡大して示す斜視図である。本図において
PT、ICおよび14は第1図に示したとおりであ
り、さらに既述したスルーホール、フインガープ
レートおよび挿入ヘツドがそれぞれ、TH,31
および32として図示されている。
第4図は第2図のステツプおよびを実行す
るための機構を示す部分断面図であり、第1図の
検出機構19および排出機構20に相当する。
又、第5図は第4図における排出機構の動作を工
程別に示す図である。第4図において、ICのリ
ードが挿入されるスルーホールTHが設けられた
プリント板PTは、水平に載置されている。プリ
ント板PTの上方で所定の位置に駆動された挿入
ヘツド14の、並行し垂直に対向して装着された
フインガープレート31は、対向した面に並行し
て形成されたガイド溝41にて、ICの両側に並
設されたリードを挾持し、それぞれのリードがプ
リント板PTに垂直になる如く整列せしめている。
挿入ヘツド14の構成部品であるフインガープレ
ート31の間に上下方向に駆動可能に装着された
挿入バー32は、降下して下死点にある。従つて
挿入バー32の下先端面は、ICのパツケージの
上面を押圧して、それぞれのリードがガイド溝4
1内を滑つて降下し、リードは対向するスルーホ
ールTHに挿入されている。リード42はスルー
ホールTHに挿入された良い状態である。しかし
リード42′は先曲りの状態でフインガープレー
ト31に保持されたために、対応したスルーホー
ルTHに挿入されず、先端がプリント板PTの上
面に当接した状態で押圧され、座屈した状態とな
つている。
るための機構を示す部分断面図であり、第1図の
検出機構19および排出機構20に相当する。
又、第5図は第4図における排出機構の動作を工
程別に示す図である。第4図において、ICのリ
ードが挿入されるスルーホールTHが設けられた
プリント板PTは、水平に載置されている。プリ
ント板PTの上方で所定の位置に駆動された挿入
ヘツド14の、並行し垂直に対向して装着された
フインガープレート31は、対向した面に並行し
て形成されたガイド溝41にて、ICの両側に並
設されたリードを挾持し、それぞれのリードがプ
リント板PTに垂直になる如く整列せしめている。
挿入ヘツド14の構成部品であるフインガープレ
ート31の間に上下方向に駆動可能に装着された
挿入バー32は、降下して下死点にある。従つて
挿入バー32の下先端面は、ICのパツケージの
上面を押圧して、それぞれのリードがガイド溝4
1内を滑つて降下し、リードは対向するスルーホ
ールTHに挿入されている。リード42はスルー
ホールTHに挿入された良い状態である。しかし
リード42′は先曲りの状態でフインガープレー
ト31に保持されたために、対応したスルーホー
ルTHに挿入されず、先端がプリント板PTの上
面に当接した状態で押圧され、座屈した状態とな
つている。
ほぼ箱形の、ブロツク部材44内の所望の検出
機構19を収容したブロツク44は、プリント板
PTの下方に装着され、ブロツク駆動シリンダ4
5によつて、所望に、上下方向に摺動可能であ
る。本図ではブロツク44は上死点にある。
機構19を収容したブロツク44は、プリント板
PTの下方に装着され、ブロツク駆動シリンダ4
5によつて、所望に、上下方向に摺動可能であ
る。本図ではブロツク44は上死点にある。
小さいピストン形の不良検出ピン46は、それ
ぞれのリードに対向して垂直に2列に並列してブ
ロツク44の上板の孔に挿入されて装着されてい
る。不良検出ピン46の上部はそれぞれ上板の孔
内に装着された圧縮コイルばね47により、常時
は、上板の上面よりも所望量突出するように構成
されている。従つて、図の如くにブロツク44が
上死点にある時は、不良検出ピン46の上端面は
プリント板PTの下方に突出したリード42に当
接して、上板内に入り込む。然しスルーホール
THにリード42′が挿入されていないと、当接
することなく、プリント板THの下面に当接す
る。
ぞれのリードに対向して垂直に2列に並列してブ
ロツク44の上板の孔に挿入されて装着されてい
る。不良検出ピン46の上部はそれぞれ上板の孔
内に装着された圧縮コイルばね47により、常時
は、上板の上面よりも所望量突出するように構成
されている。従つて、図の如くにブロツク44が
上死点にある時は、不良検出ピン46の上端面は
プリント板PTの下方に突出したリード42に当
接して、上板内に入り込む。然しスルーホール
THにリード42′が挿入されていないと、当接
することなく、プリント板THの下面に当接す
る。
ブロツク44の上板の裏面には略T字形の仕切
板保持部材48が設けられている。保持部材48
の頭部の両側面からそれぞれ水平に凹溝49が設
けられている。凹溝49内にはそれぞれの不良検
出ピン46に対応して、略L字形のセンサ仕切板
50が、保持部材48の頭部の両側面に直交する
方向で且つ水平に摺動可能に不良検出ピン46の
本数だけ挿入されている。またセンサ仕切板50
は、厚い頭部51が不良検出ピン46の内側にな
るように挿入されている。所定長の弾性のある線
材例えばピアノ線からなる保持線52が、上端は
センサ仕切板50に、下端はブロツク44の下部
の孔にそれぞれ挿着され2列に並列して設けられ
ている。この保持線52は、その弾性にて常時セ
ンサ仕切板50を凹溝49の奥側に押し込むよう
に作用している。
板保持部材48が設けられている。保持部材48
の頭部の両側面からそれぞれ水平に凹溝49が設
けられている。凹溝49内にはそれぞれの不良検
出ピン46に対応して、略L字形のセンサ仕切板
50が、保持部材48の頭部の両側面に直交する
方向で且つ水平に摺動可能に不良検出ピン46の
本数だけ挿入されている。またセンサ仕切板50
は、厚い頭部51が不良検出ピン46の内側にな
るように挿入されている。所定長の弾性のある線
材例えばピアノ線からなる保持線52が、上端は
センサ仕切板50に、下端はブロツク44の下部
の孔にそれぞれ挿着され2列に並列して設けられ
ている。この保持線52は、その弾性にて常時セ
ンサ仕切板50を凹溝49の奥側に押し込むよう
に作用している。
それぞれの凹溝49の開口側には、略U字形の
センサ保持部材53が開口側が凹溝49に対向し
て設けられ、このセンサ保持部材53の開口部
に、センサ仕切板50の頭部51とは反対側の先
端部が出入可能である。センサ保持部材53の開
口部には、それぞれのセンサ仕切板50に対応し
て、センサ仕切板50がセンサ保持部材53内に
挿入されたか、否かを検知するセンサ(後述)例
えば光センサが、それぞれ内蔵されている。不良
検出ピン46の下部に突出したロツド部54は仕
切板保持部材48に設けられた孔を貫通して、そ
れぞれのセンサ仕切板50の上面に突出してい
る。
センサ保持部材53が開口側が凹溝49に対向し
て設けられ、このセンサ保持部材53の開口部
に、センサ仕切板50の頭部51とは反対側の先
端部が出入可能である。センサ保持部材53の開
口部には、それぞれのセンサ仕切板50に対応し
て、センサ仕切板50がセンサ保持部材53内に
挿入されたか、否かを検知するセンサ(後述)例
えば光センサが、それぞれ内蔵されている。不良
検出ピン46の下部に突出したロツド部54は仕
切板保持部材48に設けられた孔を貫通して、そ
れぞれのセンサ仕切板50の上面に突出してい
る。
ブロツク44の下方には、ピストンロツド55
を上下に駆動するパンタグラフ駆動シリンダ56
が設けられている。パンタグラフ57の上部リン
ク軸は仕切板保持部材48の下部突出部に把持さ
れ、下部リンク軸はピストンロツド55の上部に
把持されている。左右のリンク軸は所望に水平方
向(矢印B)に伸縮して仕切板駆動バー58をな
す。仕切板駆動バー58は、ピストンロツド55
が上昇すると、パンタグラフ57が左右方向に拡
がるので、2列に並列された保持線52の、それ
ぞれの中央部を外側方向に押し出す。なおピスト
ンロツド55が下降すると、仕切板駆動バー58
は、それぞれの保持線52から離れるように構成
されている。
を上下に駆動するパンタグラフ駆動シリンダ56
が設けられている。パンタグラフ57の上部リン
ク軸は仕切板保持部材48の下部突出部に把持さ
れ、下部リンク軸はピストンロツド55の上部に
把持されている。左右のリンク軸は所望に水平方
向(矢印B)に伸縮して仕切板駆動バー58をな
す。仕切板駆動バー58は、ピストンロツド55
が上昇すると、パンタグラフ57が左右方向に拡
がるので、2列に並列された保持線52の、それ
ぞれの中央部を外側方向に押し出す。なおピスト
ンロツド55が下降すると、仕切板駆動バー58
は、それぞれの保持線52から離れるように構成
されている。
第4図はピストンロツド55が上昇して仕切板
駆動バー58が左右に押し出されている状態であ
る。良品のリード42に対応する不良検出ピン4
6は押し下げられているのでロツド部54はセン
ンサ仕切板50の頭部51から外れた上面に当接
している。従つて、保持線52が、左右への押出
し力を仕切板駆動バー58から受けて、センサ仕
切板50をセンサ保持部材53方向に摺動せしめ
ようとしても、頭部51の段付面がロツド部54
の先端によつて係止される。一方スルーホール
THに挿入されていない不良のリード42′に対
応する不良検出ピン46は、上昇された位置にあ
るので、ロツド部54の下先端は仕切板保持部材
48の孔より下方に突出していない。従つて対応
したセンサ仕切板51は外方に押し出され、その
先端はセンサ保持部材53の開口部に挿入され
る。従つてこの状態にある検出機構19は、リー
ド42′がスルーホールTHに挿入されていない
ことを検出する。
駆動バー58が左右に押し出されている状態であ
る。良品のリード42に対応する不良検出ピン4
6は押し下げられているのでロツド部54はセン
ンサ仕切板50の頭部51から外れた上面に当接
している。従つて、保持線52が、左右への押出
し力を仕切板駆動バー58から受けて、センサ仕
切板50をセンサ保持部材53方向に摺動せしめ
ようとしても、頭部51の段付面がロツド部54
の先端によつて係止される。一方スルーホール
THに挿入されていない不良のリード42′に対
応する不良検出ピン46は、上昇された位置にあ
るので、ロツド部54の下先端は仕切板保持部材
48の孔より下方に突出していない。従つて対応
したセンサ仕切板51は外方に押し出され、その
先端はセンサ保持部材53の開口部に挿入され
る。従つてこの状態にある検出機構19は、リー
ド42′がスルーホールTHに挿入されていない
ことを検出する。
作動順序は下記のとおりである。
ICの挾持、移動(第5図1参照)
フインガープレート31にてICを挾持した
時に挿入ヘツド14を所定の定位置に駆動せし
めると同時にプリント板PTを所定箇所に移動
して、挿入されるべきスルーホールTHをICの
直下に位置せしめる。なおこの場合ブロツク4
4の状態は下死点にあり、パンタグラフ57は
水平に伸びた状態にある。
時に挿入ヘツド14を所定の定位置に駆動せし
めると同時にプリント板PTを所定箇所に移動
して、挿入されるべきスルーホールTHをICの
直下に位置せしめる。なおこの場合ブロツク4
4の状態は下死点にあり、パンタグラフ57は
水平に伸びた状態にある。
ICリード挿入、および検出(第5図2参照)
挿入ヘツド14を下降させ、フインガープレ
ート31の下端面をプリント板THの上面近く
で停止した後に、挿入バー32を降下せしめ、
リードを対応するスルーホールTHに挿入す
る。良品のリード42の下側先端はプリント板
THの下面より所定量だけ突出するが、不良の
リード42′は座屈してスルーホールTHの近
傍で曲げられる。ブロツク44を上昇せしめる
と、良品のリード42に対応した不良検出ピン
46は、ブロツク6内に入り込むが、不良のリ
ード42′に対応した不良検出ピン46は突出
したままである。次にパンタグラフ駆動シリン
ダ56(第4図)を作動しパンタグラフ57
(第4図)を開にする。不良検出ピン46(左
側)に対応するセンサ仕切板50(第5図)は
移動しないが、不良検出ピン46(右側)に対
応するセンサ仕切板51(第5図)は移動する
ので、センサにて不良のリード42′がスルー
ホールTHに挿入されなかつたことを検出す
る。
ート31の下端面をプリント板THの上面近く
で停止した後に、挿入バー32を降下せしめ、
リードを対応するスルーホールTHに挿入す
る。良品のリード42の下側先端はプリント板
THの下面より所定量だけ突出するが、不良の
リード42′は座屈してスルーホールTHの近
傍で曲げられる。ブロツク44を上昇せしめる
と、良品のリード42に対応した不良検出ピン
46は、ブロツク6内に入り込むが、不良のリ
ード42′に対応した不良検出ピン46は突出
したままである。次にパンタグラフ駆動シリン
ダ56(第4図)を作動しパンタグラフ57
(第4図)を開にする。不良検出ピン46(左
側)に対応するセンサ仕切板50(第5図)は
移動しないが、不良検出ピン46(右側)に対
応するセンサ仕切板51(第5図)は移動する
ので、センサにて不良のリード42′がスルー
ホールTHに挿入されなかつたことを検出す
る。
ICのすべてのリードがスルーホールTHに挿
入された場合はの工程が終了するのに引続
き、次のICの装着工程に進むのであるが、リ
ードがスルーホールに挿入されないICについ
ては以下の工程を行う。
入された場合はの工程が終了するのに引続
き、次のICの装着工程に進むのであるが、リ
ードがスルーホールに挿入されないICについ
ては以下の工程を行う。
挿入ミスのあつたICの排出(第5図3,4
参照) ブロツク44を下降させる。パンタグラフ5
7は開の状態であるので、全てのセンサ仕切板
50,51は、外側に移動して、頭部51が不
良検出ピン46のロツド部54の直下に位置す
る。その後再びブロツク44を上昇させると、
不良検出ピン46はロツド部54の下側先端
が、頭部51の上端面に当接するので、そのま
まスルーホールに挿入されているリード42の
下側先端に突上げる。よつてICはフインガー
プレート31内に押し戻されて、再び挿入ヘツ
ド14に保持される。
参照) ブロツク44を下降させる。パンタグラフ5
7は開の状態であるので、全てのセンサ仕切板
50,51は、外側に移動して、頭部51が不
良検出ピン46のロツド部54の直下に位置す
る。その後再びブロツク44を上昇させると、
不良検出ピン46はロツド部54の下側先端
が、頭部51の上端面に当接するので、そのま
まスルーホールに挿入されているリード42の
下側先端に突上げる。よつてICはフインガー
プレート31内に押し戻されて、再び挿入ヘツ
ド14に保持される。
挿入ミスICの排出(第5図5,6参照)
挿入ヘツド14を上昇せしめてすべてのリー
ドをスルーホールTHより抜きとり、次にアー
ム15(第1図)を回動させて、排出皿21
(第1図)上に移動したところで、挿入バー3
2を下降させて、不良のICをフインガープレ
ート31より突き落す。
ドをスルーホールTHより抜きとり、次にアー
ム15(第1図)を回動させて、排出皿21
(第1図)上に移動したところで、挿入バー3
2を下降させて、不良のICをフインガープレ
ート31より突き落す。
第6図は第4図の検出機構19の詳細な一例を
示す回路図である。又第7図は一般的なICの平
面図である。IC例えばDIP形のICでは多数のリー
ドが(A1、B1)、(A2、B2)、(A3、B3)…の如
く対をなして配列されている。そして、その対の
数は、図示の如く7対であつたり、あるいは、8
対、9対あるいはそれ以上であつたりする。そこ
で、対の数に拘らず挿入ミスのあつたリードを検
出できるのが望ましい。このために第6図の検出
機構は有益である。その考え方は、いずれのリー
ドの対も同時に2本が挿入ミスを起すことはな
い、という事実に基づく。経験によれば100万個
のICの自動装着試験において、同一対の2本の
リードが同時に挿入ミスを起したことは未だな
い。そもそも唯1本のリードが挿入ミスを起すと
いう事態も非常に少ない。第6図中の53は第4
図中のセンサ保持部材53に当る。図ではホトカ
プラ61により各センサを形成している。各セン
サからの信号a1,b1,a2,b2…a9,b
9は図示の如く対応するEOR(exclusive OR)
ゲート62に入力される。例えばリードA1に挿
入ミスがあれば、対応するホトカプラ61はオフ
となり、信号a1は論理“H”となる。リードB
1が正しく挿入されたとすれば、対応するホトカ
プラはオンとなり信号b1は論理“L”となる。
かくして各リードの対が共に正しく挿入されてい
れば対応するEORゲートは論理“L”、又、各リ
ードの対が存在しないときもEORゲートは論理
“L”となり、各リードの対のいずれか一方に挿
入ミスがあると、対応するEORゲートの出力は
論理“H”となる。かくして、ORゲート63
は、1本でもリード挿入ミスがあれば、すなわ
ち、いずれかのEORゲートから論理“H”が出
力されたときのみ論理“H”を出力する。この論
理“H”はANDゲート64が開となつたタイミ
ングでトランジスタ65に印加され、これをオン
にする。ここにANDゲート64が開となるのは、
ICが装着されてから一定時間遅延(0.1秒位)し
た後である。このために、ORゲート67および
遅延回路68が設けられる。もし挿入ミスがある
と、トランジスタ65がオンとなり、リレー66
を励磁し、挿入ミス検出信号DET(論理“L”)
を出力する(第2図のステツプ参照)。
示す回路図である。又第7図は一般的なICの平
面図である。IC例えばDIP形のICでは多数のリー
ドが(A1、B1)、(A2、B2)、(A3、B3)…の如
く対をなして配列されている。そして、その対の
数は、図示の如く7対であつたり、あるいは、8
対、9対あるいはそれ以上であつたりする。そこ
で、対の数に拘らず挿入ミスのあつたリードを検
出できるのが望ましい。このために第6図の検出
機構は有益である。その考え方は、いずれのリー
ドの対も同時に2本が挿入ミスを起すことはな
い、という事実に基づく。経験によれば100万個
のICの自動装着試験において、同一対の2本の
リードが同時に挿入ミスを起したことは未だな
い。そもそも唯1本のリードが挿入ミスを起すと
いう事態も非常に少ない。第6図中の53は第4
図中のセンサ保持部材53に当る。図ではホトカ
プラ61により各センサを形成している。各セン
サからの信号a1,b1,a2,b2…a9,b
9は図示の如く対応するEOR(exclusive OR)
ゲート62に入力される。例えばリードA1に挿
入ミスがあれば、対応するホトカプラ61はオフ
となり、信号a1は論理“H”となる。リードB
1が正しく挿入されたとすれば、対応するホトカ
プラはオンとなり信号b1は論理“L”となる。
かくして各リードの対が共に正しく挿入されてい
れば対応するEORゲートは論理“L”、又、各リ
ードの対が存在しないときもEORゲートは論理
“L”となり、各リードの対のいずれか一方に挿
入ミスがあると、対応するEORゲートの出力は
論理“H”となる。かくして、ORゲート63
は、1本でもリード挿入ミスがあれば、すなわ
ち、いずれかのEORゲートから論理“H”が出
力されたときのみ論理“H”を出力する。この論
理“H”はANDゲート64が開となつたタイミ
ングでトランジスタ65に印加され、これをオン
にする。ここにANDゲート64が開となるのは、
ICが装着されてから一定時間遅延(0.1秒位)し
た後である。このために、ORゲート67および
遅延回路68が設けられる。もし挿入ミスがある
と、トランジスタ65がオンとなり、リレー66
を励磁し、挿入ミス検出信号DET(論理“L”)
を出力する(第2図のステツプ参照)。
第8図は第1図のプロセツサ11およびその周
辺装置の具体例を示すレイアウト図である。プロ
セツサ11の中核は中央処理装置(CPU)81
であり、その他RAM(random access memory)
82、インタフエース(INT)83等を含む。
CPU81はタイプライタ(TYP)84、紙テー
プ85等により、制御に必要なデータを入力す
る。又、コンソール(CON)86からシステム
全体の制御情報を入力する。87Xおよび87Y
はそれぞれサーボモータであり、テーブル駆動機
構18Xおよび18Y(第1図)にそれぞれ内蔵
される。87Zはサーボモータであり、ブロツク
駆動シリンダ45(第4図)を駆動する。88も
サーボモータであり、パンタグラフ駆動シリンダ
56(第4図)を駆動する。前記のインタフエー
ス83は各種センサからの信号を受信し、その中
に挿入ミス検出信号DET(第6図)も含む。な
お、上記構成要素はデータバスDBを介してCPU
81とデータ交換を行う。
辺装置の具体例を示すレイアウト図である。プロ
セツサ11の中核は中央処理装置(CPU)81
であり、その他RAM(random access memory)
82、インタフエース(INT)83等を含む。
CPU81はタイプライタ(TYP)84、紙テー
プ85等により、制御に必要なデータを入力す
る。又、コンソール(CON)86からシステム
全体の制御情報を入力する。87Xおよび87Y
はそれぞれサーボモータであり、テーブル駆動機
構18Xおよび18Y(第1図)にそれぞれ内蔵
される。87Zはサーボモータであり、ブロツク
駆動シリンダ45(第4図)を駆動する。88も
サーボモータであり、パンタグラフ駆動シリンダ
56(第4図)を駆動する。前記のインタフエー
ス83は各種センサからの信号を受信し、その中
に挿入ミス検出信号DET(第6図)も含む。な
お、上記構成要素はデータバスDBを介してCPU
81とデータ交換を行う。
第9図は第8図におけるRAM82の一構成列
を示す図である。RAM82には少なくとも図示
するメモリエリアが準備されている。左側の番号
1、2…nはn個のICを装着する工程の順番で
ある。矢印91の方向に並ぶメモリエリアは各工
程毎に選択すべきICの種類が、IC番号として、
例えばNo.9、No.3…No.7の如く記憶され、矢印9
2および93の方向に並ぶメモリエリアには、プ
リント板PT上に搭載すべき各ICの位置が、2次
元的に、すなわちX方向のX−Yテーブル17
(第1図)の移動量(例えばX4、X8、…X2)お
よびY方向の移動量(例えばY6、Y1…Y9)とし
て記憶される。これらメモリエリア91,92お
よび93の記憶データは第8図のタイプライタ8
4あるいは紙テープ85より予め供給される。
を示す図である。RAM82には少なくとも図示
するメモリエリアが準備されている。左側の番号
1、2…nはn個のICを装着する工程の順番で
ある。矢印91の方向に並ぶメモリエリアは各工
程毎に選択すべきICの種類が、IC番号として、
例えばNo.9、No.3…No.7の如く記憶され、矢印9
2および93の方向に並ぶメモリエリアには、プ
リント板PT上に搭載すべき各ICの位置が、2次
元的に、すなわちX方向のX−Yテーブル17
(第1図)の移動量(例えばX4、X8、…X2)お
よびY方向の移動量(例えばY6、Y1…Y9)とし
て記憶される。これらメモリエリア91,92お
よび93の記憶データは第8図のタイプライタ8
4あるいは紙テープ85より予め供給される。
RAM82内の矢印94で示すメモリエリアは
いわばフラグエリアであり、既述の挿入ミス検出
信号DETの論理を、各工程の終了毎にこの中に
書き込む。挿入ミスのあつた工程2には“L”が
書込まれる。これは第2図のステツプに相当す
る。そこで、第2図のステツプでIC装着終了
が確認されると、ステツプにて全てのフラグエ
リアをサーチし、論理“L”のフラグの有無を調
べる。今、工程2に対するフラグが論理“L”で
あるので、ステツプにてCPU81は再装着指
令を出す。これによりステツプにて、その工程
2の内容を再び読み出し、当該IC(No.3)をスプ
レツダ13(第1図)に供給して、ステツプに
戻る。正しく再挿入がなされればフラグは論理
“L”から“H”に書き直される。
いわばフラグエリアであり、既述の挿入ミス検出
信号DETの論理を、各工程の終了毎にこの中に
書き込む。挿入ミスのあつた工程2には“L”が
書込まれる。これは第2図のステツプに相当す
る。そこで、第2図のステツプでIC装着終了
が確認されると、ステツプにて全てのフラグエ
リアをサーチし、論理“L”のフラグの有無を調
べる。今、工程2に対するフラグが論理“L”で
あるので、ステツプにてCPU81は再装着指
令を出す。これによりステツプにて、その工程
2の内容を再び読み出し、当該IC(No.3)をスプ
レツダ13(第1図)に供給して、ステツプに
戻る。正しく再挿入がなされればフラグは論理
“L”から“H”に書き直される。
第10図は第8図におけるRAMの別の態様を
示す図であり、RAM82′として示す。本図に
おいて、RAM82′のメモリエリアには、最終
工程nに引続きさらに工程(n+1)、(n+2)
に相当するエリアが備えられており、挿入ミスの
あつた工程2のIC番号No.3が書き込まれている。
これは第2図のステツプにおいてなされる。
CPU81はステツプを経て、ステツプで工
程(n+1)に相当するエリアをサーチする。こ
こにIC番号が書かれていれば、ステツプに至
り、挿入ミスのあつたICの代替品を再挿入する。
かくしてICの自動修復が完了する。
示す図であり、RAM82′として示す。本図に
おいて、RAM82′のメモリエリアには、最終
工程nに引続きさらに工程(n+1)、(n+2)
に相当するエリアが備えられており、挿入ミスの
あつた工程2のIC番号No.3が書き込まれている。
これは第2図のステツプにおいてなされる。
CPU81はステツプを経て、ステツプで工
程(n+1)に相当するエリアをサーチする。こ
こにIC番号が書かれていれば、ステツプに至
り、挿入ミスのあつたICの代替品を再挿入する。
かくしてICの自動修復が完了する。
発明の効果
以上説明したように本発明によれば、挿入ミス
が生じても工程の流れを一旦停止させることなく
これを修復でき、プリント板に全て良品のICを
搭載することができる。
が生じても工程の流れを一旦停止させることなく
これを修復でき、プリント板に全て良品のICを
搭載することができる。
第1図は本発明のIC自動装着システムの概要
を示す模式図、第2図は第1図に示したIC自動
装着システムの動作を説明するためのフローチヤ
ート、第3図は第2図のステツプの状態を分り
易く描いた斜視図、第4図は第2図のステツプ
およびを実行するための機構を示す部分断面
図、第5図は第4図における排出機構の動作を工
程別に示す図、第6図は第4図の検出機構19の
詳細な一例を示す回路図、第7図は一般的なIC
の平面図、第8図は第1図のプロセツサ11およ
びその周辺装置の具体例を示すレイアウト図、第
9図は第8図におけるRAM82の一構成例を示
す図、第10図は第8図におけるRAMの別の態
様を示す図である。 10……IC自動装着システム、11……プロ
セツサ、12……ICローダ、13……スプレツ
ダ、14……挿入ヘツド、18X,18Y……テ
ーブル駆動機構、19……検出機構、20……排
出機構、44……ブロツク、45……ブロツク駆
動シリンダ、53……センサ保持部材、61……
ホトカプラ、62……EORゲート、81……中
央処理装置、82……RAM、91,92,9
3,94……メモリエリア、PT……プリント板、
TH……スルーホール。
を示す模式図、第2図は第1図に示したIC自動
装着システムの動作を説明するためのフローチヤ
ート、第3図は第2図のステツプの状態を分り
易く描いた斜視図、第4図は第2図のステツプ
およびを実行するための機構を示す部分断面
図、第5図は第4図における排出機構の動作を工
程別に示す図、第6図は第4図の検出機構19の
詳細な一例を示す回路図、第7図は一般的なIC
の平面図、第8図は第1図のプロセツサ11およ
びその周辺装置の具体例を示すレイアウト図、第
9図は第8図におけるRAM82の一構成例を示
す図、第10図は第8図におけるRAMの別の態
様を示す図である。 10……IC自動装着システム、11……プロ
セツサ、12……ICローダ、13……スプレツ
ダ、14……挿入ヘツド、18X,18Y……テ
ーブル駆動機構、19……検出機構、20……排
出機構、44……ブロツク、45……ブロツク駆
動シリンダ、53……センサ保持部材、61……
ホトカプラ、62……EORゲート、81……中
央処理装置、82……RAM、91,92,9
3,94……メモリエリア、PT……プリント板、
TH……スルーホール。
Claims (1)
- 【特許請求の範囲】 1 スルーホールを有するプリント板の上面に搭
載すべき各種のICを収納してプロセツサの指令
により指定のICを逐次供給するICローダと、該
プロセツサの指令により供給されたICの直下に、
対応する前記スルーホールを位置させるX−Y駆
動機構と、該プロセツサの指令によりその供給さ
れたICを保持し且つそのリードを対応する該ス
ルーホール内に挿入する挿入ヘツドと、該リード
が完全にスルーホール内に挿入されたか否かを検
出する検出部とを有してなるIC自動装着システ
ムにおいて、 前記検出部は前記プリント板の下面側に置かれ
る検出機構からなり、該検出機構によつて、前記
リードの挿入が不完全であることを示す挿入ミス
検出信号が出力されると即座に、その挿入ミスを
生じたICを前記プリント板から排出する排出機
構を設けて排出された該ICを所定箇所に捨て、
又、その挿入ミスを生じたICを特定する情報を、
前記挿入ミス検出信号の発生とともに記憶する記
憶部を設け、前記ICを前記所定箇所に捨てたあ
と、その対応スルーホールはそのままにして引続
くICを順次装着し、所定個数のICの装着が終了
した後、前記記憶部における前記情報の有無を調
べ、該情報が有れば前記プロセツサより再装着指
令を出力し、該情報によつて特定される新しい
ICを前記ICローダより取り出して、該ICに対応
する前記スルーホールに再びそのリードを挿入す
るようにしたことを特徴とするIC自動装着シス
テム。 2 前記記憶部は、前記プロセツサ内のRAM
(random access memory)であり、該RAM内
には、前記所定個数のICの各々に対応して、IC
番号のメモリエリアと位置情報のメモリエリアと
フラグエリアとを有し、前記挿入ミス検出信号が
発生したときその論理を対応する該フラグエリア
に書き込み、前記所定個数のICの装着が終了す
るのに引続いて全ての該フラグエリアをサーチ
し、該挿入ミス検出信号があれば前記再装着指令
を前記プロセツサより出力する特許請求の範囲第
1項記載のIC自動装着システム。 3 前記記憶部は、前記プロセツサ内のRAM
(random access memory)であり、該RAM内
には、前記所定個数のICの各々に対応して、IC
番号のメモリエリアと位置情報のメモリエリアと
を有し、さらにこれらメモリエリアに付帯する追
加メモリエリアを設け、前記挿入ミス検出信号が
発生したとき、当該ICのIC番号を対応する該追
加メモリエリアに書き込み、前記所定個数のIC
の装着が終了するのに引続いて該追加メモリエリ
アをサーチし、該挿入ミス検出信号があれば前記
再装着指令を前記プロセツサより出力する特許請
求の範囲第1項記載のIC自動装着システム。 4 前記検出機構は、各前記ICの各リード毎に
対応して設けられ且つ各該リードが各前記スルー
ホールを通して前記プリント板の下面に突き出た
ことを検知する複数のセンサと、相互に対向して
対をなす2本の該リードに対応する2つの該セン
サの対ごとに対応して、該センサからの出力を入
力信号とする複数のEOR(exclusive OR)ゲー
トとを有してなり、該EORゲートのいずれかよ
り論理“H”が出力されたとき前記挿入ミス検出
信号を出力する特許請求の範囲第1項記載のIC
自動装着システム。 5 前記排出機構および前記検出機構は一体とな
つて1つのブロツクをなし、該ブロツクは前記プ
リント板の下面に対して前進又は後退可能であ
り、前記挿入ミス検出信号が発生したときは前進
して前記リードの下端を押し上げ、前記挿入ヘツ
ド内に該ICを押し戻す特許請求の範囲第1項記
載のIC自動装着システム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58247691A JPS60142600A (ja) | 1983-12-29 | 1983-12-29 | Ic自動装着システム |
US06/687,283 US4621419A (en) | 1983-12-29 | 1984-12-28 | Automatic IC mounting process and apparatus for performing the process |
EP84116422A EP0147864B1 (en) | 1983-12-29 | 1984-12-28 | Automatic ic mounting process and apparatus for performing the process |
DE8484116422T DE3484561D1 (de) | 1983-12-29 | 1984-12-28 | Verfahren zum automatischen bestuecken mit integrierten schaltungen und vorrichtung zur ausfuehrung des verfahrens. |
CA000471215A CA1221471A (en) | 1983-12-29 | 1984-12-28 | Automatic ic mounting process and apparatus for performing the process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58247691A JPS60142600A (ja) | 1983-12-29 | 1983-12-29 | Ic自動装着システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60142600A JPS60142600A (ja) | 1985-07-27 |
JPH0219640B2 true JPH0219640B2 (ja) | 1990-05-02 |
Family
ID=17167204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58247691A Granted JPS60142600A (ja) | 1983-12-29 | 1983-12-29 | Ic自動装着システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US4621419A (ja) |
EP (1) | EP0147864B1 (ja) |
JP (1) | JPS60142600A (ja) |
CA (1) | CA1221471A (ja) |
DE (1) | DE3484561D1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0214030A3 (en) * | 1985-08-12 | 1987-05-13 | Digital Equipment Corporation | Surface mount technology automated repair system |
JPS62271689A (ja) * | 1986-05-14 | 1987-11-25 | オムロン株式会社 | 部品組込装置 |
JP2541220B2 (ja) * | 1987-05-19 | 1996-10-09 | ソニー株式会社 | 電子部品装着装置 |
JPH01160098A (ja) * | 1987-12-17 | 1989-06-22 | Matsushita Electric Ind Co Ltd | 電子部品挿入方法 |
EP0355836A3 (en) * | 1988-08-24 | 1991-05-02 | TDK Corporation | Apparatus for and method of automatically mounting electronic component on printed circuit board |
KR910011109A (ko) * | 1989-11-28 | 1991-06-29 | 이헌조 | 부품 자동삽입기의 삽입 에러부품 제거장치 |
KR940002680B1 (ko) * | 1991-08-17 | 1994-03-30 | 삼성전자 주식회사 | 이형 부품 삽입 시스템의 삽입 제어장치 및 제어방법 |
US5307555A (en) * | 1993-02-12 | 1994-05-03 | Ford Motor Company | Part pitch independent electrical component feeder |
US5794329A (en) * | 1995-02-27 | 1998-08-18 | Mpm Corporation | Support apparatus for circuit board |
JP2000252684A (ja) * | 1999-02-27 | 2000-09-14 | Mirae Corp | トレイフィーダー部が設置された表面実装機 |
US9668356B2 (en) * | 2013-10-01 | 2017-05-30 | Sierra Wireless, Inc. | Method and apparatus for electrical keying of an integrated circuit package having rotationally symmetric footprint |
CN108100593A (zh) * | 2018-01-31 | 2018-06-01 | 湖北航嘉麦格纳座椅系统有限公司 | 托盘流水线 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE147451C (ja) * | ||||
US3508315A (en) * | 1967-07-26 | 1970-04-28 | Essington Metal Works Inc | Apparatus for inserting and for securing preformed electronic components to printed circuit boards |
US3550238A (en) * | 1968-03-28 | 1970-12-29 | Usm Corp | Multi-lead component inserter |
US4367584A (en) * | 1980-09-15 | 1983-01-11 | Universal Instruments Corporation | Method and apparatus for straightening leads and verifying the orientation and functionality of components |
JPS57103399A (en) * | 1980-12-18 | 1982-06-26 | Matsushita Electric Ind Co Ltd | Device for mounting and inspecting leadless electronic part |
JPS57164310A (en) * | 1981-04-03 | 1982-10-08 | Hitachi Ltd | Automatic assembling device |
-
1983
- 1983-12-29 JP JP58247691A patent/JPS60142600A/ja active Granted
-
1984
- 1984-12-28 US US06/687,283 patent/US4621419A/en not_active Expired - Lifetime
- 1984-12-28 CA CA000471215A patent/CA1221471A/en not_active Expired
- 1984-12-28 EP EP84116422A patent/EP0147864B1/en not_active Expired - Lifetime
- 1984-12-28 DE DE8484116422T patent/DE3484561D1/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4621419A (en) | 1986-11-11 |
JPS60142600A (ja) | 1985-07-27 |
EP0147864A2 (en) | 1985-07-10 |
DE3484561D1 (de) | 1991-06-13 |
CA1221471A (en) | 1987-05-05 |
EP0147864A3 (en) | 1988-07-06 |
EP0147864B1 (en) | 1991-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0219640B2 (ja) | ||
JP3925839B2 (ja) | 半導体記憶装置およびその試験方法 | |
JP2000199776A (ja) | 統合テストシステム及びそれを用いた統合テスト方法 | |
US7797583B2 (en) | Fault diagnosis of serially-addressed memory modules on a PC motherboard | |
CA2074750A1 (en) | Method and apparatus for programmable memory control with error regulation and test functions | |
JPS62136405A (ja) | 磁気デイスクカ−トリツジの装脱装置 | |
US20060087927A1 (en) | Fault tolerant transport mechanism in storage and method of controlling the same | |
CN101794624A (zh) | 个人计算机母板串行寻址存储器模块故障诊断 | |
KR100223651B1 (ko) | 제조공정 합격판정기 및 그를 이용한 제조공정방법 | |
JPH06291500A (ja) | 電子部品実装方法 | |
KR20000024407A (ko) | 모듈디바이스용 테스팅장치 및 방법 | |
JPH11185329A (ja) | ライブラリ装置 | |
JP3250318B2 (ja) | プリント基板へのプレスフィットコネクタ圧入装置 | |
KR200369365Y1 (ko) | 하드 디스크 드라이브의 검사장치 | |
JP2000162267A (ja) | コンタクトチェック機能を有するバーンインボード用半導体デバイス自動挿抜装置 | |
JPH05327286A (ja) | 電子部品挿入装置 | |
KR20000009344U (ko) | 반도체 제조용 번인 핸들러 | |
JP3097017B2 (ja) | Icハンドラーのキャリア構造 | |
JP2598700B2 (ja) | 磁気ヘッドテスター | |
JP3469495B2 (ja) | 電子部品用環境試験装置 | |
JP2540774B2 (ja) | バックアップピン自動配置装置 | |
KR100506120B1 (ko) | 하드디스크 드라이브 어셈블리의 클랭핑장치 | |
JPH09307290A (ja) | 電子部品挿入装置 | |
JPH06290851A (ja) | プリント基板へのプレスフィットコネクタ挿入方法 | |
JPS6216540B2 (ja) |