JPH02189992A - 基板組立方法 - Google Patents
基板組立方法Info
- Publication number
- JPH02189992A JPH02189992A JP1009517A JP951789A JPH02189992A JP H02189992 A JPH02189992 A JP H02189992A JP 1009517 A JP1009517 A JP 1009517A JP 951789 A JP951789 A JP 951789A JP H02189992 A JPH02189992 A JP H02189992A
- Authority
- JP
- Japan
- Prior art keywords
- boards
- board
- motherboard
- cable
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 238000005476 soldering Methods 0.000 abstract 2
- 239000000758 substrate Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は複数のIC,抵抗、コンデンサ等の電気部品
を実装した複数の基板で構成される装置の基板組立方法
に関するものである。
を実装した複数の基板で構成される装置の基板組立方法
に関するものである。
第3図は従来の基板構成例を示す図であり、(1)はI
C,抵抗、コンデンサなどの電気部品、(2)は基板用
コネクタ、(3)は基板、(4)は基板用コネクタ(2
)と基板(3)を接続するコネクタケーブルである。
C,抵抗、コンデンサなどの電気部品、(2)は基板用
コネクタ、(3)は基板、(4)は基板用コネクタ(2
)と基板(3)を接続するコネクタケーブルである。
第4図は第3図の基板(3)を複数枚接続した例を示す
図であり、(5)は各基板(5a) 、 (+b) 、
(3c) ・・・の信号インタフェース用のマザー
ボード、(6)は基板用コネクタ(2)とマザーボード
(5)を接続するマザーボード用ケーブル、(7)はマ
ザーボード用ケーブル(6)に付けられた基板用コネク
タ(2)との接続ケーブル用コネクタである。
図であり、(5)は各基板(5a) 、 (+b) 、
(3c) ・・・の信号インタフェース用のマザー
ボード、(6)は基板用コネクタ(2)とマザーボード
(5)を接続するマザーボード用ケーブル、(7)はマ
ザーボード用ケーブル(6)に付けられた基板用コネク
タ(2)との接続ケーブル用コネクタである。
次に全体の組立方法について説明する。
基板(3a) −(Jb) 、 (3c) −はマザー
ボード(5)上に均等の距離をもって並べられる。なお
第4図では見易さのため少し間隔を広げて示しである。
ボード(5)上に均等の距離をもって並べられる。なお
第4図では見易さのため少し間隔を広げて示しである。
マザーボード(5)からは基板(3a)、 (+b)
、 (5c) −= を各々接続するだめのマザーボ
ード用ケーブル(6)がマザーボード(5)の両サイド
に出ている。
、 (5c) −= を各々接続するだめのマザーボ
ード用ケーブル(6)がマザーボード(5)の両サイド
に出ている。
このマザーボード用ケーブル(6)の先に付いてぃるケ
ーブル用コネクタ(7)を各基板(sa) 、 (6b
) 、 (3C)・・・上の基板用コネクタf2) K
接続する。
ーブル用コネクタ(7)を各基板(sa) 、 (6b
) 、 (3C)・・・上の基板用コネクタf2) K
接続する。
これによって基板(6a) 、 (3b) 、 (3C
)・・・lo’l ノ! 信号は基板用コネクタ(2)
及びマザーボード(5)を経由して接続されることにな
る。
)・・・lo’l ノ! 信号は基板用コネクタ(2)
及びマザーボード(5)を経由して接続されることにな
る。
なお、一般の地上機器では、マザーボード(5)の上に
直接、基板用コネクタ(2)をノ1ンダ付けして配置す
る方法が主流であるが、宇宙用機器では、ノ・ンダ付は
点が、目視できなければならないとの条件のため、第4
図に示す方法が主流である。
直接、基板用コネクタ(2)をノ1ンダ付けして配置す
る方法が主流であるが、宇宙用機器では、ノ・ンダ付は
点が、目視できなければならないとの条件のため、第4
図に示す方法が主流である。
〔発明が解決しようとする課題〕
従来の基板組立方法は5以上のようになっていタッチ、
マザーボード(5)、マザーボード用ケーブル(6)及
びケーブル用コネクタ(7)の配置空間が大きくなって
しまい、小型化の妨げになっていた。また、試験調整時
においては、基板(3a) 、 (3b) 、 (3c
)・・・を拡張ケーブルで引き出すため、基板(3a)
。
マザーボード(5)、マザーボード用ケーブル(6)及
びケーブル用コネクタ(7)の配置空間が大きくなって
しまい、小型化の妨げになっていた。また、試験調整時
においては、基板(3a) 、 (3b) 、 (3c
)・・・を拡張ケーブルで引き出すため、基板(3a)
。
(sb) 、 (3C)・・・とマザーボード(5)間
の線長が長くなり、特に動作周波数の高い回路では、誤
動作の原因になるなどの課題があった。
の線長が長くなり、特に動作周波数の高い回路では、誤
動作の原因になるなどの課題があった。
この発明は上記のような課題を解消するためになされt
もので、マザーボード(5)、マザーボード用ケーブル
(6)及びケーブル用コネクタ(力を省くことができる
と共に試験調整時においても、基板間の線長が変化しな
い基板組立方法を得ることを目的とする。
もので、マザーボード(5)、マザーボード用ケーブル
(6)及びケーブル用コネクタ(力を省くことができる
と共に試験調整時においても、基板間の線長が変化しな
い基板組立方法を得ることを目的とする。
この発明に係る基板組立方法は、信号インタフェースを
有する各基板の両サイドに他基板との接続用スルーホー
ルを設けて、このスルーホールが向かい合うように各基
板を並べ、1枚目の基板と2枚目の基板間を表(又は裏
)面側でケーブル配線し、2枚目と3枚目の基板の間を
裏(又は表)面側でケーブル配線し、基板が4枚以上あ
る場合はこれを順に繰り返して、全基板を一体化し、こ
れをびょうぶのように折りたたむようにしたものである
。
有する各基板の両サイドに他基板との接続用スルーホー
ルを設けて、このスルーホールが向かい合うように各基
板を並べ、1枚目の基板と2枚目の基板間を表(又は裏
)面側でケーブル配線し、2枚目と3枚目の基板の間を
裏(又は表)面側でケーブル配線し、基板が4枚以上あ
る場合はこれを順に繰り返して、全基板を一体化し、こ
れをびょうぶのように折りたたむようにしたものである
。
この発明における基板組立方法は、従来の基板間接続用
のマザーボードを用いた接続方法に変え。
のマザーボードを用いた接続方法に変え。
基板間接続を直接ケーブルで行うようにしたことで、マ
ザーボード、マザーボード用ケーブル及びケーブル用コ
ネクタを省くことができ、これらの占有していた空間の
縮少によって、小型化を図れる。
ザーボード、マザーボード用ケーブル及びケーブル用コ
ネクタを省くことができ、これらの占有していた空間の
縮少によって、小型化を図れる。
また、試験調整時も、基板をびょうぶを開くようにする
ことで、従来の拡張ケーブルによる線長の増加なしに全
回路をアクセスできる。
ことで、従来の拡張ケーブルによる線長の増加なしに全
回路をアクセスできる。
以下、この発明の一実施例を図について説明する。
第1図において、(8)は各基板(3a) 、 (3b
) 、 (3c) −の両サイドに設けた基板(3a)
、 (3))) 、 (3C)・・・ 間接線用のス
ルーホール、(9)は表面(以下S面とAう。)側のS
面接続ケーブル、01は表面(以下C面という。)側の
C面接続ケーブルである。第2図は基板(3a) 、
(3b) 、 (3c)・・・ をびょうぶのように順
次折りまげだ状態を示した図である。なお、第2図で基
板(3a) 、 (3b) 、 (3c)・・・間は見
易さのため間隔を広げて図示している。
) 、 (3c) −の両サイドに設けた基板(3a)
、 (3))) 、 (3C)・・・ 間接線用のス
ルーホール、(9)は表面(以下S面とAう。)側のS
面接続ケーブル、01は表面(以下C面という。)側の
C面接続ケーブルである。第2図は基板(3a) 、
(3b) 、 (3c)・・・ をびょうぶのように順
次折りまげだ状態を示した図である。なお、第2図で基
板(3a) 、 (3b) 、 (3c)・・・間は見
易さのため間隔を広げて図示している。
次に基板組立方法について説明する。
第1図において、谷基板(5a)、 (5b)、 (3
c)・・ には両サイドに基板間接続用のスルーホー
ル(8)が配置されている。基板(3a)、 (3b)
、 (+c) ・・・を図示のように全て8面を上に
して並べ、基板(5a)と基板(3b)間1”t、
S i側スルーホールでS面接続ケーブル(9)によっ
て1対1に半田接続する。基板(3b)と基板(3c)
間は、C面側スルーホールでC面接続ケーブル配線によ
って1対1に半田接続する。
c)・・ には両サイドに基板間接続用のスルーホー
ル(8)が配置されている。基板(3a)、 (3b)
、 (+c) ・・・を図示のように全て8面を上に
して並べ、基板(5a)と基板(3b)間1”t、
S i側スルーホールでS面接続ケーブル(9)によっ
て1対1に半田接続する。基板(3b)と基板(3c)
間は、C面側スルーホールでC面接続ケーブル配線によ
って1対1に半田接続する。
このように、基板間接続は8面、0面、8面・・・の順
で交互に行う。
で交互に行う。
これにより、全基板(3a)、(3b)、(5c)
、、・は、¥ザーボード(5)、マザーボード用ケーブ
ル(6)、ケーブル用コネクタ(7)及び基板間コネク
タ(2)なしで信号インタフェースをとれたことになる
。
、、・は、¥ザーボード(5)、マザーボード用ケーブ
ル(6)、ケーブル用コネクタ(7)及び基板間コネク
タ(2)なしで信号インタフェースをとれたことになる
。
次いで、この接続され、一体化された基板(3a) 。
(3b) 、(3c)・・・を第2図を示すようにびょ
うぶを折りたたむように交互に重ねていく。この時、基
板(5a)と基板(sb)は8面で向かい合い、基板(
3b)と基板(3c)は0面で向かい合うことになる。
うぶを折りたたむように交互に重ねていく。この時、基
板(5a)と基板(sb)は8面で向かい合い、基板(
3b)と基板(3c)は0面で向かい合うことになる。
なお、試験調整の段階では、第1図に示したように、開
いた形で行うと、基板間の線長が同一のままで、全回路
アクセスできることになる。
いた形で行うと、基板間の線長が同一のままで、全回路
アクセスできることになる。
なお、上記実施例では特に衛星搭載用機器の基板間接続
(【ついて示したが、これに係らず、全ての基板接続に
同様の効果を奏する。
(【ついて示したが、これに係らず、全ての基板接続に
同様の効果を奏する。
また基板間の接続として1枚目の基板と2枚目の基板は
表面側のスルーホール同士を、゛ま、t22枚目基板と
3枚目の基板は裏面側のスルーホール同士全ケーブルで
接続するようにし+が、その接続関係を逆にしても良い
ことは吋うまでもな贋。
表面側のスルーホール同士を、゛ま、t22枚目基板と
3枚目の基板は裏面側のスルーホール同士全ケーブルで
接続するようにし+が、その接続関係を逆にしても良い
ことは吋うまでもな贋。
以上のように、この発明によれば、基板間接続を直接に
ケーブルで接続することによって、従来のコネクタ及び
マザーボードが省略できるため。
ケーブルで接続することによって、従来のコネクタ及び
マザーボードが省略できるため。
小型化が図れると共に、試験調整時fても、基板間線長
が変化しない効果がある。
が変化しない効果がある。
第1図はこの発明の実施例の基板間接続形態を示す図、
第2図はこの発明による基板の折りたたみ構造を示す図
、第3図、第4図は従来のコネクタ及びマザーボードを
使用した基板接続の例を示す図である。 図において、 (3a)、(3b)、(5c)・・は
基板、(8)はスルーホール、(9)はS面接続ケーブ
ル、 +l[lはC面接続ケーブルである。 なお1図中、同一符号は同一、又は相当部分を示す。
第2図はこの発明による基板の折りたたみ構造を示す図
、第3図、第4図は従来のコネクタ及びマザーボードを
使用した基板接続の例を示す図である。 図において、 (3a)、(3b)、(5c)・・は
基板、(8)はスルーホール、(9)はS面接続ケーブ
ル、 +l[lはC面接続ケーブルである。 なお1図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 複数のIC,抵抗,コンデンサ等の電気部品を実装し
た複数の基板で構成される装置の基板組立方法において
,各々の基板の両サイドに他基板との接続用のスルーホ
ールを設け,基板を各基板のスルーホールが各々に向か
い合うように並べ,かつ1枚目の基板と2枚目の基板は
表(又は裏)面側のスルーホール同士を,2枚目の基板
と3枚目の基板は裏(又は表)面側のスルーホール同士
という接続関係で直接ケーブル接続し,接続した基板群
を1枚ずつ交互にびようぶを折りたたむように重ね合せ
ることを特徴とする基板組立方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1009517A JPH02189992A (ja) | 1989-01-18 | 1989-01-18 | 基板組立方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1009517A JPH02189992A (ja) | 1989-01-18 | 1989-01-18 | 基板組立方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02189992A true JPH02189992A (ja) | 1990-07-25 |
Family
ID=11722453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1009517A Pending JPH02189992A (ja) | 1989-01-18 | 1989-01-18 | 基板組立方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02189992A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5161980A (en) * | 1991-09-09 | 1992-11-10 | Amp Incorporated | Electrical interconnection of circuit devices |
US5267126A (en) * | 1991-03-28 | 1993-11-30 | The Whitaker, Corporation | Electrical interconnection system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6114790A (ja) * | 1984-06-29 | 1986-01-22 | 東芝テック株式会社 | Pc板装置及びその製造方法 |
JPS6127268B2 (ja) * | 1981-12-24 | 1986-06-24 | Enomoto Ind Co Ltd | |
JPH02132876A (ja) * | 1988-11-14 | 1990-05-22 | Taiyo Yuden Co Ltd | 混成集積回路装置の製造方法 |
-
1989
- 1989-01-18 JP JP1009517A patent/JPH02189992A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6127268B2 (ja) * | 1981-12-24 | 1986-06-24 | Enomoto Ind Co Ltd | |
JPS6114790A (ja) * | 1984-06-29 | 1986-01-22 | 東芝テック株式会社 | Pc板装置及びその製造方法 |
JPH02132876A (ja) * | 1988-11-14 | 1990-05-22 | Taiyo Yuden Co Ltd | 混成集積回路装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5267126A (en) * | 1991-03-28 | 1993-11-30 | The Whitaker, Corporation | Electrical interconnection system |
US5161980A (en) * | 1991-09-09 | 1992-11-10 | Amp Incorporated | Electrical interconnection of circuit devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004523908A (ja) | プラスチックリード付きチップキャリア(plcc)および他の表面実装技術(smt)チップキャリアのためのアダプタ | |
US6416333B1 (en) | Extension boards and method of extending boards | |
EP0731992B1 (en) | High-density interconnect technique | |
KR100338774B1 (ko) | 인쇄회로기판에 사용되는 메모리 모듈 보오드 장착용 소켓 | |
JPH10227830A (ja) | Icテスタ用テストボード | |
JPH02189992A (ja) | 基板組立方法 | |
CA2103328C (en) | Electronic circuit board arrangements | |
JP2504200B2 (ja) | 基板組立方法 | |
JPH05226800A (ja) | シーケンスコントローラ用基板およびシーケンスコントローラ | |
JPH0364992A (ja) | 基板組立方法 | |
JPH0467585A (ja) | 基板組立方法 | |
US4538209A (en) | Double file printed wiring board module | |
JPH0828244B2 (ja) | マルチチップパッケージの給電構造 | |
JP2850790B2 (ja) | 配線筐体を用いた配線システム | |
JPH02196499A (ja) | 二重裏面配線板を有するプリント板用ユニット構造 | |
JPH02122694A (ja) | Sop型smdの両面実装プリント板 | |
JPS5843828Y2 (ja) | 電子回路の実装構造 | |
JPH05135835A (ja) | ユニツト接続装置 | |
JPS635597A (ja) | 高密度実装装置 | |
JPS61276287A (ja) | 電子機器の組み立て方法 | |
JPS62155596A (ja) | 電子回路 | |
JPS62200788A (ja) | 多層プリント板 | |
JPH0548239A (ja) | 回路基板の形成方法 | |
JPH05235239A (ja) | ハイブリッドicの接続法 | |
JPS62217692A (ja) | 両面印刷回路基板モジユ−ル |