JPH0364992A - 基板組立方法 - Google Patents

基板組立方法

Info

Publication number
JPH0364992A
JPH0364992A JP20214589A JP20214589A JPH0364992A JP H0364992 A JPH0364992 A JP H0364992A JP 20214589 A JP20214589 A JP 20214589A JP 20214589 A JP20214589 A JP 20214589A JP H0364992 A JPH0364992 A JP H0364992A
Authority
JP
Japan
Prior art keywords
board
boards
holes
cable
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20214589A
Other languages
English (en)
Inventor
Nobuo Nakagawa
中川 信雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20214589A priority Critical patent/JPH0364992A/ja
Publication of JPH0364992A publication Critical patent/JPH0364992A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 C産業上の利用分野〕 この発明は、IRに、衛星搭載用機器のように小型、軽
量でかつ低コストを要求される装置の組立方法に関する
ものである。
〔従来の技術〕
第4図は、従来の基板構成例であ、9.filはIC。
抵抗、コンデンサなどの電気部品、(2)は基板用コネ
クタ、  (5a) (5b)は基板、C41は基板用
コネクタ(2)と基板(5a)(5b)・・・・・・を
接続するコネクタケーブルである。第5図は、第4図の
基板(5a) (3b)・・・・・・を複数枚接続した
例でろfi、+51は各基板(5a)(5b)(3c)
・・・・・・の信号インタフェース用のマザーボード。
16+は基板用コネクタ(2)とマザーボード+51を
接続するマザーボード用ケーブル、(7)はマザーボー
ド用ケーブル(61に付けられた基板用コネクタ12)
との接続用のケーブル用コネクタである。
次に全体の組立方式について説明する。
J[(5a)(5b)・・・・・・は、マザーボード(
5)上に均等の距離をもって並べられる。第5図では、
見易さのため、少し間隔を広げである。マザーボード+
51からは、基板(3a)(5b)・・・・・・を各々
接続するためのマザーボード用ケーブル(6)がマザー
ボード(mの両サイドに出ている。このマザーボード用
ケーブル(6)の先に付いているケーブル用コネクタ(
?)を各基板(5a)(5b)・・・・・・上の基板用
コネクタ(2)に接続する。
これによって基板(5aXsb)・・・・・・間の各信
号は。
基板用コネクタ(2)及びマザーボード(51を経由し
て接続されることになる。
なか、一般の地上機器では、マザーボード1B+の上に
直接、基板用コネクタ(2)ラフ1ンダ付けして配置す
る方法が主流であるが、宇宙用機器ではノ1ンダ付は点
が目視できなければならないとの条件のため、第5図に
示す方法が主流である。
〔発明が解決しようとする課題〕
従来の基板組立方法は0以上のように構成されていたの
で、マザーボード15)、マザーボード用ケーブル(6
1及びケーブル用コネクタ(7)の配置空間が大きくな
ってし會い、小型化の妨げになっていた。
また、試験調整時においては、基板(5a)(5b)・
・・・・・を拡張ケーブルで引き出すため、基板(5a
)(5b)・・・・・・とマザーボード151間の線長
が長くなシ、特に動作周波数の高い回路では、誤動作の
原因になるなどの課題があった。
この発明は、上記のような課題を解消するためになされ
たもので、マザーボードC5)、マザーボード用ケーブ
ル+61及びケーブル用コネクタ+71を省くことがで
きると共に、試験調整時にかいても、基板間の線長が変
化しない組立方法を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る基板組立方法は、電気部品を実装した四
角形の基板群をil[′!aにケーブルで接続し。
これを1枚の基板に重ね折りたたむように組立てを行う
方法であう、各基板の四方向の辺に他基板との接続用ス
ルーホールを設けて、核となる第1の基板の四辺に他の
第2.第3.第4及び第5の基板の辺を合わせるように
展開し、この相向かいあったヌル−ホールを直接にケー
ブルで接続し。
このケーブルを曲げ軸として、第2.第3.第4及び第
5の基板を順番に第1の基板に重ねるように折りたたむ
ようにしたものである。
〔作用〕
この発明にかける基板組立方法は、従来の基板(5a)
(5b)・・・・・・間接続用のマザーボード(5)を
用いた接続方法に変え、基板間接続を直接ケーブルで行
うようにしたことで、マザーボードC5)、マザーボー
ド用ケーブル161及びケーブル用コネクタ(7)を省
くことができ、これらの占有していた空間の縮少によっ
て、小型化を図れる。
筐た。試験調整時も、基板群を展開することで従来の拡
張ケーブルによる線長の増加なしに全回路をアクセスで
きる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図において、  (8a)は第1の基板、  (a
b)(8c)(8d)(8e)は第1の基板(8a)の
四方向に配置された第2.第3.第4及び第5の基板、
  (9a)(9b)(9c)(9d)は、第1から第
5の基板(8a)<8b)(8c)(8d)(se)の
第1辺から第4辺のスルーホール。
aaIIi基板間ケーブルである。
第2図は、第2〜第5の基板(8b)(8c)(8d)
(8e)の折りたたみの例を示したものである。図中の
矢印が折りたたみ方向である。
第3図は、折り曲げ後の組立形状を示す。
次に組立方法について説明する。なか、説明にあたって
各基板の図の表面を便宜上A面0図の裏面f:B面と呼
ぶ。
第1の基板(8りの第1辺のスルーホール(9a)と第
2の基板(8b)の第3辺のスルーホール(9C)及び
第1の基板(8a)の第3辺のスルーホール(9C)と
第4の基板(8d)の第1辺のスルーホール(9a)は
各々B面側で基板間ケーブル6・を介して接続される。
第1の基板(8a)の第2辺のスルーホール(9b)と
第3の基板(8C)の第4通のスルーホール(9d)及
び第1の基板(8a)の第4辺のスルーホール(9d)
と第5の基板(8e)の第2辺のスルーホール(9b)
は各々A面側で基板間ケーブルnoを介して接続される
基板間ケーブルaυで接続後、第2図に示す矢印の方向
に第2の基板(ab)、第4の基板(8d)、第5の基
板(8e) 、第3の基板(8C)の順に基板間ケーブ
ルr11を折り曲げ軸として第1の基板(8a)に重ね
るように折り曲げる。
重ねた後は、第3図の形態となシ、これを例えばボルト
等を用いて一体化する。なお、試験調整の段階では第1
図に示したように展開した形にすると基板間の線長が同
一のままで全回路部品をアクセスできることになる。
なか、上記実施例では9%に衛星搭載用機器の基板間接
続について示したが、これに係らず、全ての基板接続に
同様の効果を奏する。
また、基板枚数も、実施例では5枚を示したが。
核の基板以外の基板の各ヌル−ホールにも基板を追加し
、この発明と同様の方式で重ねていくことで、よう多く
の基板群にこの発明が適用できる。
〔発明の効果〕
以上のように、この発明によれば、基板間接続を直接に
ケーブルで接続することによって、従来のコネクタ及び
マザーボードが省略できるため。
小型化が図れると共に、試験調整時にも、基板間線長が
変化しない効果がある。
【図面の簡単な説明】
第1図、第2図、第3図は、この発明の実施例を示す図
であシ、第1図は、基板間接続形態を第2図は、折りた
たみ構造を第3図は組立後の形態を示した図、第4図、
第5図は従来のコネクタ及びマザーボードを使用した基
板接続の例を示した図である。 (81X8bX8c)(8d)(8e)は第1〜第5の
基板。 (9a)(?b)(9cX9d)は第1〜第4辺のスA
/−ホール。 adは基板間ケーブルである。 なか0図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1.  複数のIC,抵抗,コンデンサ等の電気部品を実装し
    た4枚以上の四角形の基板で構成される装置において,
    各基板の1つの辺を第1辺,これと直角に位置する2つ
    の辺を第2及び第4辺,第1辺と並行に相対する方向に
    位置する辺を第3辺として,各辺の周囲に他の基板との
    接続用スルーホールを用け,第1の基板の第1辺と第2
    の基板の第3辺,第1の基板の第2辺と第3の基板の第
    4辺,第1の基板の第3辺と第4の基板の第1辺,第1
    の基板の第4辺と第5の基板の第2辺とが各々向かい合
    うように配列し,各向かい合うスルーホールを直接にケ
    ーブルで接続した後,基板間の接続ケーブルを曲げ軸と
    して,第1の基板に重ねるように第2から第5の基板を
    順に折り曲げていくことを特徴とする基板組立方法。
JP20214589A 1989-08-03 1989-08-03 基板組立方法 Pending JPH0364992A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20214589A JPH0364992A (ja) 1989-08-03 1989-08-03 基板組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20214589A JPH0364992A (ja) 1989-08-03 1989-08-03 基板組立方法

Publications (1)

Publication Number Publication Date
JPH0364992A true JPH0364992A (ja) 1991-03-20

Family

ID=16452708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20214589A Pending JPH0364992A (ja) 1989-08-03 1989-08-03 基板組立方法

Country Status (1)

Country Link
JP (1) JPH0364992A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150107706A (ko) * 2014-01-16 2015-09-23 1모어 주식회사 사물인터넷 제어방법, 단말 및 피제어 기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150107706A (ko) * 2014-01-16 2015-09-23 1모어 주식회사 사물인터넷 제어방법, 단말 및 피제어 기기

Similar Documents

Publication Publication Date Title
US6646207B1 (en) Double helix lead dressing of flat flexible cables
US5429510A (en) High-density interconnect technique
JP3474655B2 (ja) エミュレータプローブおよびエミュレータプローブを用いたデバッグ方法
US20060172614A1 (en) Universal systems printed circuit blocks and method for interconnecting the same
JPH0364992A (ja) 基板組立方法
JP2504200B2 (ja) 基板組立方法
JPH02189992A (ja) 基板組立方法
JPH05226800A (ja) シーケンスコントローラ用基板およびシーケンスコントローラ
JP2822383B2 (ja) 電子回路装置
JP3147815B2 (ja) フレキシブル回路基板および液晶表示装置
JP2848379B2 (ja) フレキシブル回路基板および液晶表示装置
JPH0467585A (ja) 基板組立方法
JPH08330697A (ja) プリント基板
JPH0828395B2 (ja) フレキシブル回路基板および液晶表示装置
JP2563189Y2 (ja) メモリicカード
TWI715315B (zh) 顯示器模組
JPH07273418A (ja) 電子回路装置
JP2850790B2 (ja) 配線筐体を用いた配線システム
JPH01313866A (ja) 三次元実装用雄コネクタ
JPS5854787Y2 (ja) ラツピングチユウケイタンシ
JPS59172797A (ja) 印刷基板実装方式
JPH11305874A (ja) ベースボード及び電子機器
RU2025057C1 (ru) Радиоэлектронный модуль
JPH02196499A (ja) 二重裏面配線板を有するプリント板用ユニット構造
JP2604121B2 (ja) ル−プ・バス