JPH0218967A

JPH0218967A - 薄膜半導体装置

Info

Publication number: JPH0218967A
Application number: JP63169792A
Authority: JP
Inventors: Hajime Shoji; 庄司　元; Hiroshi Hamada; 浩浜田; Toshio Takemoto; 竹本　敏夫; Toshihiko Hirobe; 広部　俊彦
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-07-07
Filing date: 1988-07-07
Publication date: 1990-01-23
Anticipated expiration: 2010-12-06
Also published as: JPH07114283B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、薄膜半導体装置に関し、特に、アクティブマ
トリクス液晶表示装置において、絵素毎に設けられるス
イッチング素子などに用いられる薄膜半導体装置に関す
る。

従来の技術アクティブマトリクス液晶表示装置では、液晶表示部の
絵素電極と、これに対向する帯状電極との間へ印加する
制御電圧などによって、液晶表示部の表示状態が制御さ
れる。この制御電圧は、従来から、ＴＰＴと略称される
薄膜トランジスタなどを設けて制御される。すなわち、
各絵素電極の近傍において、相互に交差しているゲート
電極用配線およびソース電極用配線に信号を入力し、薄
膜トランジスタを動作させ、ドレイン電極と接続された
各絵素電極と、これに対向する帯状電極との間に電圧を
印加することによって、液晶表示部の表示状態の制御が
行われる。

第４図は従来の薄膜半導体装置の平面図であり、第５図
は第４図の切断面線Ｖ−■から見た断面図である。第４
図および第５図を参照して、従来の薄膜トランジスタ１
を説明する。基板２の上には、クロムなどから成るゲー
ト電極用配線３が形成され、さらに他の電極と前記ゲー
ト電極用配線３との間などの絶縁のために、窒化シリコ
ンなどから成るゲート絶縁１１［４が形成される。

ゲート電極用配線３上を覆うゲート絶縁ｒＩＡ４上には
、薄膜トランジスタ１のチャンネル領域となり得るアモ
ルファスシリコンなどの半導体層５が形成される。半導
体層５の上には、保護絶縁膜６が堆積され、写真蝕刻法
などによって、中央付近が残るように形成される。保護
絶縁膜６の取除かれた半導体Ｍ５上には、ソース電極お
よびドレイン電極の形成のために、リンがドープされて
多数キャリアが電子となっているｎ゛−アモルファスシ
リコンなどのｎ゛形形厚導体層７ａ７ｂが形成される。

各ｒｌ　’形溝導体層７ａ、７１：＋は保護絶縁膜６の
端部をも覆っており、保護絶縁膜６上において各ｎ゛形
半導体層７ａ、７ｂは、接触せずに対向する位置に形成
される。保護絶縁膜６とｎ゛形形厚導体層７ａ７ｂとに
よって、半導体層５の一方の表面は完全に覆われる。

ｎ９形半導体層７ａ、７ｂの一方にはソース電極用配線
８が、他方にはドレイン電極用配線９がクロムなどによ
って形成さノしる。トレイン電極用配線９において、ｎ
°°半導体と反対側の端部は、液晶表示部の絵素電極１
０と電気的に接続される。

第４図の従来例の保護絶縁１１！！６、「１゛形半導木
Ｊ１７ａ、７ｂおよびソース、ドレイン電極用配線８．
９において、ｒｌ　”形半導体層７ａ、７ｂが対向する
方向と交差する方向のそれぞれの幅１１゜１２、１３は
、１１≧１２＞１３　　　　　　　　・・・（１）の関係
が満足するように選ばれる。

発明が解決しようとする課題上述のような構造をもつ従来の薄膜トランジスタ１が液
晶表示部の表示動作のスイッチング素子に使用される場
合、光照射下で長時間の動作を行うと、ｎ°形形溝体層
’７ａ、７ｂを通過して、または、基板２の薄膜トラン
ジスタ１の形成されてない表面方向から半導体層５に光
が到達する場りがある。この到達した光のエネルギによ
って、半導体層５内に電子・正孔対から成るキャリアが
発生する。このキャリアが、第４図に２重斜線で示され
るソース、ドレイン電極間方向の電界強度の弱い領域Ａ
、すなわちチャンネル電流密度の低い領域に８積される
。この蓄積されたキャリアは、ゲート電極用配線３に印
加されるゲート・ドレイン電圧Ｖｇｄによって、ゲート
絶縁膜４ヘトラツプされる。

第６図は、ゲート　ドレイン電圧Ｖ　ｇ　ｄとドレイン
電流Ｉｄとの特性を示すグラフである。前記到達した光
によって半導体層５にキャリアが発生する以前は、ゲー
ト・ドレイン電圧Ｖｇｄとドレイン電流１　ｄとの特性
は、第６図の実線で示される関係にある。しかし、光照
射によって半導体層５にキャリアが発生した後には、ゲ
ート　ドレイン電圧Ｖｇｄとドレイン電流１ｄとの特性
は、第６図の実線の位置から破線で示される位置へ移動
する。

すなわち、前述のトラップされたキャリアを有するソー
ス、ドレイン電極間方向の電界強度の弱い領域Ａがチャ
ンネルに類似の働きをしている。

したがって、従来の構造をもつ薄膜トランジスタ１は、
光照射下で長時閉動作を行うと、液晶表示部を表示を行
わないオフ状態となるようにゲートドレイン電圧Ｖｇｄ
を制御した場合であっても、オフ電流を示すべきドレイ
ン電流１ｄが流れるので、スイッチング素子が遮断状態
とならず、絵素電ｆ！１０に電圧が印加される。このた
め、液晶表示部の表示ムラが発生しなり、コントラスト
が低下する場合がある。すなわち、薄膜トランジスタ１
の動作上の品質の劣化に伴い、該３膜トランジスタ１を
備える液晶表示部としての品質の信頼性も劣ることにな
る。

第７図は、薄膜半導体装置の第２の従来例の平面図であ
る。第４図と同一の参照符号は、同一または相当部分を
示す。第７図の切断面線Ｖ−■から見た断面図は、第５
図と同様である。第４Ｉ２Ｉの薄膜トランジスタ１との
相異点は、半導体層５の形状の違いと、保護絶縁膜６と
ｎ°形形溝導体層７ａ７ｂとの大きさの違いとである。

第７図の保護絶縁膜６、ｎ°形形溝導体層７ａ７ｂおよ
びソース、ドレイン電極用配線８．９において、第４図
で示される方向と同一方向の各幅の長さ１１Ｎ　２．　
ｌ　３は、Ｉ！２≧ｌＬ＞１３　　　　　　　　・・・（２）の関
係を満足するように選ばれる。

第７図のような構造の薄膜トランジスタにおいても、や
はり２重斜線部で示されるソース、ドレイン電極間方向
の電界の弱い領域Ａが存在する。

したがって、光照射下で長時間の動作を行うと、半導体
層５内にキャリアが発生し、前記ソース、トレイン電極
間方向の電界の弱い領域Ａに蓄積する。このキャリアが
原因となり、第４図の薄膜トランジスタ１と同様に、ゲ
ート・ドレイン電圧Ｖｇｄとトレイン電流Ｉｄとの特性
が変化し、薄膜トランジスタの動作上の品質が劣化する
。このため液晶表示部としての品質の信頼性も劣る。

本発明の目的は、上述のような問題点を解決するためで
あり、光照射下で長時間の動作を行っても、半導体装置
の特性が変化して半導体装置の動（ヤ上の品質が劣化す
ることを防止することができ、よって品質の信頼性を向
上することができる薄膜半導体装置を提供することにあ
る。

課題を解決するための手段本発明は、ゲート電極、絶縁体層、および半導体層がこ
の順序に積層され、半導体層には相互に間隔を開けて、
ソース電極とドレイン電極とが形成された薄膜半導体装
置において、上記ソース電極およびドレイン電極の、これらが対向す
る方向と交差する方向の長さは、上記半導体層の該交差
する方向の長さより大きく選ばれることを特徴とする薄
膜半導体装置である。

作　　用本発明によると、薄膜半導体装置は、ゲート電極、絶縁
体層、および半導体層がこの順序に積層され、前記半導
体層には、相互に間隔を開けてソース電極とドレイン電
極とが形成される。前記ソース電極およびトレイン電極
の、これらが対向する方向と交差する方向の長さは、前
記半導体層の該交差する方向の長さより大きく選ばれ形
成される。

したがって、前記半導体層の中に、ソース、ドレイン電
極間方向の電界強度の弱い領域が存在しないので、半導
体装置を光照射下で長時間の使用などの場きであっても
、照射される光によって発生するキャリアが蓄積される
ことが防止できる。

これにより、半導体装置の特性が望ましくない方に変化
することが防止できる。

実施例第３図は、本発明の１Ｍ半導体装置を装備する液晶表示
装置の一断面を示す斜視図である。基板１２の一方の表
面には、１本しか図示されていないが、一定間隔毎に第
３図の左右方向に延びるゲート電極用配線１３が形成さ
れ、さらにゲート絶縁Ｍ１４がゲート電極用配線１３の
形成された一方の表面全域に形成される。このゲート絶
縁膜１４の上を、ゲート電極用配線１３と交差する方向
で、一定間隔毎に、ソース電極用配線１８が形成される
。ゲート電極用配線１３とソース電極用配線１８の各交
点の近傍において、ゲート電極用配線１３上のゲート絶
縁ＷＡ１４上には、本発明の構造をもつ薄膜トランジス
タ１１が形成される。薄膜トランジスタ１１からはドレ
イン電極用配線１９が形成されており、さらに絵素環［
ｉ２０が形成される。基板１２に形成された上述の構造
の上に配向Ｍ２１が形成されている。

一方、基板１２に対向する対向基板２２の一方の表面に
は、第３図の左右方向に伸びる複数の帯状電ｆ！２３が
形成され、その帯状電極２３が形成された表面に配向膜
２４が形成される。配向膜２１と配向膜２４との間には
、液晶２５が注入されている。

上述の構造を持つ液晶表示部は、ゲート電極用配線１３
とソース電極用配線１８に送出する信号を制御すること
によって、帯状電ｆｉ２３と絵素電極２０との間に印加
される電圧が制御され、液晶表示が行われる。

第１図は本発明の一実施例である薄膜半導体装置の平面
図であり、第２図は第１図の切断面線■−■から見た断
面図である。第１図および第２Ｉ２１を参照して、液晶
表示装置のスイッチング素子として働く薄膜トランジス
タ１１を説明する。基板１２の上に、まず、クロムなど
から成るゲート電極用配線１３が形成される。このゲー
ト電極用配線１３が形成された基板１２の一方の表面全
域には、窒化シリコンなどから成るゲート絶縁膜１４が
形成される。このゲート絶縁膜１４は、基板１２上に形
成されるゲート電極用配線１３と後述される半導体層や
他の電極用配線との電気的な絶縁のために設けられる。

ゲート電極用配線１３上を覆うゲート絶縁Ｍ１４の表面
に、薄膜トランジスタ１１のチャンネルとなるアモルフ
ァスシリコン膜などの半導体層１５と窒化シリコンなど
から成る保護絶縁膜１６とを連続して堆積する。最上部
へ積まれた保護絶縁膜１６は、フォトレジストを用いた
写真蝕αＩ法などを利用して、半導体層１５上の中央付
近だけが残る形状に形成される。

保護絶縁１１ｕ１６を境界部として両側部が露出してい
る半導体層１５の表面に、ソース電極およびドレイン電
極の形成のために、それぞれアモルファスシリコン膜に
、リンをドープしたｎ′−アモルファスシリコン膜など
のｎ′形形厚導体層１７ａ１、７　ｂが保護絶縁膜１６
上で接触せずに対向するように堆積される。したがって
、半導体層１５のゲート絶縁Ｍ１４に面してない表面は
、保護絶縁膜１６と各ｒｌ　”形半導体層１７ａ　　１
７ｂとによって完全に覆われる。また、この堆積されな
ｎ　”形半導体／！Ｆ１７ａ、１７ｂは、半導体層１５
と共に外周がゲート電極用配線１３上の領域内に納まる
ように形成される。前述の構造によって、基板１２の部
品が形成されていない他方の表面からの光が半導体１１
５へＩＩ＋達することはない。

その後、各ｒｌ　”半導体層１７ａ、１７ｂの上に、ソ
ース電極用配線１８およびドレイン電極用配線１９がク
ロムなどによって形成される。上述のように堆積され形
成された保護絶縁膜１６、ｒｌ　”半導体層１７ａ、１
７ｂさらにソース、トレイン電極用配線１８．１９にお
いて、８ｒ１゛形半導体羽１７ａ、１７ｂが対向する方
向と交差する方向の各幅の長さｌ　４．　ｌ　５．１６
は、１６≧１５≧１４　　　　　　　・・（３）の関係
を満足するように選ばれる。

ドレイン電極用配線１９において、ｒｌ　”形半導体層
１７ｂとの接続が行われてない端部は、液晶表示部の絵
素電極２０と電気的に接続される。

上述の構造によれば、各ｒｌ　”形半導体層１７ａ。

１、７　ｂの対向する方向と交差する方向において、半
導体層１５の！＆長部の幅１５よりも、ソース、ドレイ
ン電極用配線１８．１９の幅ｅ６の方が大きいので、従
来のように、半導体層１５内にソース、ドレイン電極間
方向の電界強度の弱い領域Ａが存在しない。よって、光
照射下で長時間の動作が行われる場合、照射される光に
よって半導体層１５内にキャリアが発生しても、そのキ
ャリアは蓄積されない。したがって、ゲート・ドレイン
電圧Ｖ　ｇ　ｄとドレイン電流Ｉｄとの特性の変化は、
無視できる程小さい。

上述の実施例においては、ソース、ドレイン電極は、ア
モルファスシリコン膜にリンをドープしてｎ　”形半導
体１１７ａ、１７ｂを用いていたが、砒素をアモルファ
スシリコン膜にドープしてｎ゛形形溝導体層１７ａ１７
ｂを形成してもよい。また、ｎゝ形形溝導体層代わり番
こ、アモルファスシリコン膜にホウ素をドープしてρ°
形半導体層を形成しても、薄膜トランジスタの構造とし
て利用できる。

また、上述の実施例においては、ｎ°形半導体層１７ａ
、１７ｂが対向する方向と交差する方向のｒｌ　”形半
導体層１７ａ、１７ｂの幅１５は、該交差する方向の保
護絶縁膜１６の幅１４より大きく選ばれている。半導体
層１５の形状が、第７図の半導体層５のように四角形の
四隅が切られたような形状とし、該交差する方向の保護
絶縁膜１６の幅１４が、該交差する方向のｎ゛形形溝ｆ
ｌＦ１１７ａ、１７ｂの幅１５より大きくなったとして
も、前記２つの幅１４．１５より該交差する方向のソー
ス、ドレイン電極用配線１８．１９の幅１６の方が大き
ければ、上述の実施例と同様の効果を示す。

発明の効果本発明に従うと、半導体層にソース、ドレイン電極間方
向の電界強度の弱い領域が存在しないため、光照射下に
おいて長時間動作を行っても、照射される光のために発
生するキャリアが半導体Ｍ内に蓄積される量は極少ない
、よって絶縁体層中ヘトラップされるキャリアも極少な
いので、このトラップされたキャリアが原因となる半導
体装置の特性の変化は無視できる程小さい。したがって
、半導体装置の動作上の品質が劣化することを防ぐこと
ができ、薄膜半導体装置としての品質の信頼性が向上す
る。

【図面の簡単な説明】

第１図は本発明の一実施例である薄膜半導体装置の平面
図、第２図は第１図の切断面線■−■から見た断面図、
第３図は本発明の薄膜半導体装置を装備する液晶表示部
の一断面を示す斜視図、第１１図は従来の薄膜半導体装
置の平面図、第５図は第４図の切断面線Ｖ−■から見た
断面図、第６図はゲート・ドレイン電圧Ｖｇｄとドレイ
ン電流Ｉ（ｌとの特性を示すグラフ、第７図は薄膜半導
体装置の第２の従来例の平面図である。１１・・・薄膜トランジスタ、１３・・・ゲート電極用
配線、１４・・・ゲート絶縁膜、１５・・・半導体層、
１６・・保護絶縁膜、１７ａ、１７ｂ・・・ｎ゛形半導
体層、１８・・・ソース電極用配線、１９・・・ドレイ
ン電極用配線代理人　　弁理士　西教　圭一部第図第図

Claims

【特許請求の範囲】ゲート電極、絶縁体層、および半導体層がこの順序に積
層され、半導体層には相互に間隔を開けて、ソース電極
とドレイン電極とが形成された薄膜半導体装置において
、上記ソース電極およびドレイン電極の、これらが対向す
る方向と交差する方向の長さは、上記半導体層の該交差
する方向の長さより大きく選ばれることを特徴とする薄
膜半導体装置。