JPS6265467A - 駆動回路基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は薄膜スイッチング素子をマトリックス状に配列
してなる表示装置用の駆動回路基板の製造方法に関する
。

〔発明の技術的背景とその問題点〕

エレクトロルミネッセンスパネル９発光ダイオード、プ
ラズマパネル、螢光表示管、液晶パネル等の表示デバイ
スは、表示部の薄型化が可能であり計測機器、事務機器
やコンピュータ等の端末表示装置あるいは特殊な表示装
置への用途として要求が高まっている。これらの中で薄
膜トランジスタのスイッチング素子マトリックスアレイ
を用いたエレクトロルミネッセンスパネルや液晶表示装
置は、低消費電力化や低コスト化が可能であるために表
示デバイスとして注目され、近年各所で開発されている
（例えばＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎｐ
ｉｌｅｃｔｒｏｎ　　１）ｅｖｉｃｅｓ、Ｖｏｌ　　Ｅ
Ｄ−２０，Ｎｏ、１１．Ｎｏｖｅｍｂｅｒ１９７３、　
ＰＰ９９５−１００１参照）。

第３図（ａ）　、　（ｂ）　、　（Ｃ）は一般的な薄膜
トランジスタアレイを用いたディスプレイパネルの等何
回路と表示素子の構造を示す平面図およびその断面図で
ある。アドレス配線＜１１１（ｌｌ１．ｌｉｔ、・・１
１．、）は横方向に並ぶ薄膜トランジスタ０３のゲート
電極を共通にドライブし、データ配線（１の（１２＋　
、　１２＊・・１２ｆｌ）は縦方向に並ぶ薄膜トランジ
スタＱ３のソース電極に画像信号を与える。薄膜トラン
ジスタαＪの各々はアドレス配線αυとデータ配線（ｌ
りの各交点に対応した画素毎に用いられ、各ドレイン電
極は表示素子αＳと共にキャパシタＩにも接続されてい
る。表示素子へりは、例えば液晶やエレクトロルミネッ
センス素子である。具体的に液晶表示装置を例にとると
、アドレス配線αυ、データ配線αの、トランジスタａ
３およびキャパシタα４を集積形成した駆動回路基板と
これに対向する透明電傷を全面に形成した基板との間に
液晶層を挾持することＫより構成される。

また最近ではここで使われている薄膜トランジスタの０
Ｎ−ＯＦＦ特性等が改善され補助容量となるキャパシタ
Ｉがなくても実質的には表示素子（１りとなる液晶自体
のもつ容量だけで書込んだ画像情報の保持タイムを充分
長くとれるようになった。

このようにアクティブマトリックス型の表示装置はアド
レス配線の走査毎に−ライン分の画像データを書込む線
順次走査方式を採用したとしても表示素子Ｑ５のデユー
ティ比はぼ１００％で駆動することができるために見易
い画像が得られることが特長である。

第３図（ｂ）及び第３図（Ｃ）は第３図（ａ）に示す薄
膜トランジスタプレイを用いた表示装置用駆動回路基板
の部分平面図及び人−人′断面図でちる。

まず例えばガラス板のような透明絶縁性基板翰上Ｋ　Ｍ
ＯやＣｒのような金属導電体でアドレス配線（１１＋＋
・・・１１゜）とゲート電極Ｑυのパターンを形成し、
次いでこれらの導電体パターン上を例えばＳｔＯ，等の
絶縁膜（至）で覆う。そうしてゲート電極Ｑυ上に位置
するところに３−Ｂｉ等の半導体薄膜パターンｃ！３を
形成し次いでこの半導体薄膜パターンの上の一部に重な
るソース電極（ハ）とドレイン電極（至）を形成する。

このソース電極（ハ）はアドレス配線（１１，、・・・
］１ｎ）と絶縁膜器を介して直交するデータ配線（１２
１・・１２ｒ、）に接続されており、またドレイン電極
（至）はＩＴＯ等の透明導電膜からなる表示用の画素電
極（２）Ｋ接続するようにして表示装置用駆動回路基板
を構成していた。

しかしながら、これらのスイッチングトランジスタを含
むアクティブマトリックス素子を高密度に集積し、且つ
大面積の液晶表示装置を得るには高度なマスク合せ技術
が必要となる。すなわち、大面積になると使用する材料
あるいはマスクの収縮があり、必要となるトランジスタ
の特性を均一に作ることが困難となるものであった。

また、このような従来のＴＰＴ　（薄膜トランジスタ）
の構造ではゲート電極Ｃυとソース電極（ハ）およびド
レイン電極（至）とが重なる部分でキャパシタ成分（Ｃ
０）が存在する。箇々のキャパシタ成分はわずかだが大
面積で高密度の表示装置用駆動回路基板とする場合には
一本のアドレス配線αυＫまつわるキャパシタ成分の総
和が大きくなや、電気信号の波形歪が起り正しい画像情
報を書込むことが困難となっていた。

更にはゲート電極３１）パターンエツジの段差部に於け
る絶縁ｌＩ＠は単に薄くなってキャパシタ成分が増すば
かりでが〈ストレスで絶ａｌｌ■のクラックやピンホー
ルが発生しやすくなり結果的にはアドレス配線αυとデ
ータ配線α２および画素電極Ｃ２４１との電気的短絡を
発生し易くしていた。

〔発明の目的〕

この発明は上述した問題に鑑みなされたもので、多層配
線相互の電気的短絡を防止し得る構造であるばかりでな
く、大規模のトランジスタマトリックスアレイの微細パ
ターン部に於ける正確なマスク合せを省略するなど製造
工程の簡略化を図ることのできる表示装置用駆動回路基
板の製造方法を提供するものである。

〔発明の概要〕

すなわち本発明は、駆動回路基板の基台となる透明ガラ
ス基板の一主面上にアドレス配線を形成し、次いで絶縁
膜と透明導電膜を付着する工程と、透明導電膜上にホト
レジストを塗布しこのホトレジストを基板裏面側よりア
ドレス配線ヲホト’ｖスクとして露光してアドレス配線
上の透明導電膜をエツチングする工程と、半導体薄膜を
付着しアドレス配線上の所定領域にこの半導体薄膜の島
状パターンと形成する工程と、新たなホトレジスト九よ
り透明導電膜を所望のパターンとする工程と、前記アド
レス配線と絶縁膜を介して交差し所定箇所で前記透明導
電膜からなるソース電極に接続をなすデータ配線を形成
する工程とからなる。

〔発明の効果〕

本発明によれば、大面積でかつ超高密度のアクティブマ
トリックス表示装置等の駆動回路基板を作る上で要素技
術となるＴＰＴ部の微細パターンマスク合せ技術が不要
となるなど製造工程の簡略化が図れるばかりでなく、ゲ
ート電極とソース電極およびドレイン電極の短絡を無く
すとともにキャパシタ成分も少なくすることが出来る。

〔発明の実施例〕

以下本発明の実施例を第１図（ａ）〜（ｅ）及び第２図
を併用して説明する。

第１図（ａ）〜（ｅ）は本発明の一実施例を示す工場断
面図、第２図は本発明の製造方法の一実施例によって得
られた表示装置用駆動回路基板を示す平面図である。ま
ずく例えばガラス基板からなる厚さ約１ｕの透明な絶縁
性基板（１）上にスパッタ法や電子ビーム（Ｂ−ＧＵＮ
　）蒸着法により厚さ約１００ＯＡのＭＯ等の金属膜を
堆積し、ホトレジストを用いてアドレス配線（２）とこ
のアドレス配線（２）の所定箇所より延設されるゲート
電極Ｃ２Ｂを形成する。

次Ｋ例えばプラズマ、光、マイクロ波、熱等を利用した
ＣＶＤ法もしくはスパッタリング法により約２０００人
のシリコン酸化ｇｌ（ｓｉｏｔ）からなる第１の絶縁膜
（３）を堆積しアドレス配線（２）及びゲート電極Ｑυ
上を覆う。このあと図示しないが基板周辺のアドレス配
線（２）から電極を取り出す為にホトレジスト・パター
ンを用いてこの第１の絶ａ　ＩｇＩ（３）に開孔を施こ
しておく。

次に例えばスパッタリング法やＢ−Ｑｕｎ　蒸着法によ
り厚さ約１００ＯＡのＩＴＯ（インジウム・チン・オキ
サイド）等の透明導電Ｍ（４）を堆積させ、ひきつづい
て、プラズマ・ＣＶＤ法によりフォスフイン等をドープ
した約５００λのｎ”ａ−３４膜（５）を堆積する（第
１図（ａ））。

次にネガタイプのホトレジストを塗布し、絶縁性基板（
１）の背面より露光しゲート電極Ｃυおよびアドレス配
線（２）をマスクとするホトレジストパターン（６）を
形成しＣＤＥ　（ケミカル・ドライ・エツチング）法で
ｎ＋層（５）のエツチングと塩酸系のウェットなエツチ
ングにより透明導電膜（４）を加工する（第１図（ｂ）
）。

次にプラズマ等のＣＶＤ法くより厚さ約３０００１のア
モルファス・シリコン（ａ−！９ｉ）からなる半導体薄
膜ｆ＠（力と５ｉｏｔ等の第２の絶縁膜（８）を連続的
に堆積させ、ホトレジストを用いてゲート電極０υ上に
位置するように第２の絶縁膜（８）及び半導体薄膜（力
の島状パターンを形成する。

このときｎ＋層（５）はａ−８１加工時にとれる（第１
図（Ｃ））。

次にホトレジスト（９）を形成し透明導電ｇｌｌ（４）
からソース電極包υとドレイン電極（画素電極）−をエ
ツチングにより加工する（第１図（ｄ））。

このあと真空蒸着法やスパッタリング法により厚さ約５
００人のＭＯと厚さ約１μｍのアルミニウムを連続的に
堆積し、ホトレジストを用いてソース電極（４Ｉ）を接
続しかつアドレス配線（２）と直交するデータ配線（１
〔と、第２の絶Ｉ＆膜（７）の所定領域上に光遮蔽パタ
ーンαυを形成する。またこのとき、上記した基板周辺
のアドレス配線電極取出し部にもこの金属膜パターンを
形成することＫよって表示装置用駆動回路基板を完成す
ることができる（第１図（ｅ））。

尚、実施例では透明導電膜からなるソース電極およびド
レイン電極（画素電極）の加工を半導体薄膜の島状バタ
ーｙ加工の後に行っているが、工程の前後があっても同
様に作ることが出来る。

また、半導体薄膜パターン上に第２の絶ｊ＃膜を介して
光遮蔽パターンを形成しているが、光にょつて導電率が
変化しない、もしくは比較的変化率の少ない半導体薄膜
を用いる場合にはこの第２の絶縁膜および光遮藪パター
ンは不要となる。

更に透明導電膜と半導体薄膜との間に設けたｎ＋ａ−３
ｉ層などのオーミック性材料は熱処理等を施こすことで
オーミック性を良くする方法を採用する場合にあっては
不要となる。

要するに本発明はソース電極及びドレイン電極（画素電
極）として透明導電膜を用い、ゲート電極あるいはアド
レス配線等の下地パターンを裏面露光のホトマスクとし
て採用することＫより、ゲート電極パターン上にソース
電極及びドレイン電極（画素電極）が重ならないＴＰＴ
チャンネル領域を構成することができ、表示装置用駆動
回路基板の性能向上を図るばかりでなく、製造工程が簡
略化できるものである。

【図面の簡単な説明】

第１図は本発明の駆動回路基板の製造、方法の一実施例
を示す工程の断面図、第２図は本発明の製造方法によっ
て得られた駆動回路基板を示す部分平面図、第３図は従
来のアクティブ・マトリックスを液晶表示装置用駆動回
路基板の模式的等価回路と表示素子の構造を示す図であ
る。 １・・・絶縁性基板　　　２・・アドレス配線２１・・
・ゲート電極　　　３．８・・絶縁膜４　・透明導電ｌ
ｌｌ　　　　４１・・ソース電極４２・・・ドレイン・
電極（画素電極）５・・ｎ＋層（オーミック層） ６．９・・ホトレジスト　７・・半導体薄膜パターンｌ
Ｏ・・データ配線　　　１１　　光遮蔽パターン代理人
　弁理士　　則　近　憲　佑 同　　　　　　竹　　花　　喜久男 第　　２　図 第　　３　図

Claims (1)

【特許請求の範囲】
1. （１）絶縁性基板の一主面上にアドレス配線及びゲート
   電極パターンを形成する工程と、 このアドレス配線及びゲート電極表面を覆う絶縁膜を形
   成する工程と、 この絶縁膜上に透明導電膜を付着し、この透明導電膜上
   に第１のホトレジストを塗布し、絶縁性基板の裏面より
   アドレス配線及びゲート電極のパターンをホトマスクと
   して露光しアドレス配線及びゲート電極上の透明導電膜
   をエッチングする工程と、 第２ホトレジストによりこの透明導電膜に所望のパター
   ンを施こしソース電極及びドレイン電極を形成する工程
   と、 半導体薄膜を付着しゲート電極上の所定領域にこの半導
   体薄膜を島状パターンとする工程と、前記アドレス配線
   と前記絶縁膜を介して実質的に直交し、かつ前記ソース
   電極に接続をなすデータ配線を形成する工程 とからなることを特徴とする駆動回路基板の製造方法。