JPH02186718A - １／３分周回路 - Google Patents
１／３分周回路Info
- Publication number
- JPH02186718A JPH02186718A JP632389A JP632389A JPH02186718A JP H02186718 A JPH02186718 A JP H02186718A JP 632389 A JP632389 A JP 632389A JP 632389 A JP632389 A JP 632389A JP H02186718 A JPH02186718 A JP H02186718A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- output
- flop
- circuit
- flop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241000238413 Octopus Species 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に１／３分周回路に
関する。
関する。
従来、この種の１７３分周回路は、第３図に示すように
、クロックの立下がり変化でデータを取り込む第１．第
２のＤフリップフロップ５’ 、６’を備え、第１のＤ
フリップフロップ５′の非反転出力を、該第２のＤフリ
ップフロップ６′の非反転入力に接続し、第１のＤフリ
ップフロップ５′の反転出力を該第２のＤフリップフロ
ップ６′の反転入力に接続し、第１Ｄフリツプフロツプ
５′の反転出力と第２のＤフリップフロップ６′の反転
出力のＯＲゲート７′による論理和を第１のＤフリップ
フロップ５′の非反転入力に接続し、第２のＤフリップ
フロップ６′の反転出力を出力としている。なお、各フ
リップフロップ５′ ６′はクロックの立上りでデー
タを取り込むマスタースレーブフリ、プｌ′ ３′と
クロックの立下りでデータを取り込むマスタースレーブ
フリップフロップ２’ 、４’を有する。
、クロックの立下がり変化でデータを取り込む第１．第
２のＤフリップフロップ５’ 、６’を備え、第１のＤ
フリップフロップ５′の非反転出力を、該第２のＤフリ
ップフロップ６′の非反転入力に接続し、第１のＤフリ
ップフロップ５′の反転出力を該第２のＤフリップフロ
ップ６′の反転入力に接続し、第１Ｄフリツプフロツプ
５′の反転出力と第２のＤフリップフロップ６′の反転
出力のＯＲゲート７′による論理和を第１のＤフリップ
フロップ５′の非反転入力に接続し、第２のＤフリップ
フロップ６′の反転出力を出力としている。なお、各フ
リップフロップ５′ ６′はクロックの立上りでデー
タを取り込むマスタースレーブフリ、プｌ′ ３′と
クロックの立下りでデータを取り込むマスタースレーブ
フリップフロップ２’ 、４’を有する。
その分周動作は第４図に示すタイミングチャートから容
易に理解される。
易に理解される。
上述した従来の１／３分周回路では、１／３分周を行な
うことができるが、出力信号のハイレベルとロウレベル
のデユーティが違ってしまうという欠点がある（第４図
参照）。
うことができるが、出力信号のハイレベルとロウレベル
のデユーティが違ってしまうという欠点がある（第４図
参照）。
本発明の１／３分周回路は、それぞれが、クロックの立
上がり変化でデータを取り込むマスタースレーブフリッ
プフロップ回路とクロックの立下がり変化でデータを取
り込むマスタースレーブフリップフロップ回路との縦属
接続回路を有する第１および第２のＤフリップフロップ
回路を備え、第１のＤフリップフロップ回路の非反転お
よび反転出力を第２のＤフリップフロップ回路の非反転
および反転入力に接続し、第１のＤフリップフロップ回
路の非反転入力に第１のＤフリップフロップ回路の反転
出力と第２のＤフリップフロップ回路の反転出力との論
理和を接続し、第２のＤフリップフロップ回路中マスタ
ースレーブフリップフロップの出力の論理和を出力信号
として取り出すことを特徴とする。
上がり変化でデータを取り込むマスタースレーブフリッ
プフロップ回路とクロックの立下がり変化でデータを取
り込むマスタースレーブフリップフロップ回路との縦属
接続回路を有する第１および第２のＤフリップフロップ
回路を備え、第１のＤフリップフロップ回路の非反転お
よび反転出力を第２のＤフリップフロップ回路の非反転
および反転入力に接続し、第１のＤフリップフロップ回
路の非反転入力に第１のＤフリップフロップ回路の反転
出力と第２のＤフリップフロップ回路の反転出力との論
理和を接続し、第２のＤフリップフロップ回路中マスタ
ースレーブフリップフロップの出力の論理和を出力信号
として取り出すことを特徴とする。
かくして、本発明では、出力段の論理和回路を有するこ
とによって、出力信号のデユーティの等しい１／３分周
出力を得ることができ、その出力信号をＰＬＬ方式のＦ
Ｍ復調回路等で使用される。位相検波回路に入力し同期
検波させることができる。
とによって、出力信号のデユーティの等しい１／３分周
出力を得ることができ、その出力信号をＰＬＬ方式のＦ
Ｍ復調回路等で使用される。位相検波回路に入力し同期
検波させることができる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
クロックの立上がり変化でデータを取り込むマスタース
レーブフリップフロップ１，３の非反転出力Ｑ＋’ 、
Ｑ２’をクロックの立下がり変化でデータを取り込むマ
スタースレーブフリップフロップ２．４の非反転入力り
、’ 、Ｄ、’にそれぞれ接続された、Ｄフリップフロ
ップ回路５，６を備えている。Ｄフリップフロップ回路
５の非反転出力Ｑ１を６のＤフリップフロップ回路６の
非反転入力Ｄ２に接続し、Ｄフリップフロップ回路５の
反転出力ＱｒをＤフリップフロップ回路６の反転入力ｌ
τに接続し、Ｄフリップフロップ回路５の非反転入力Ｄ
＋に、Ｄフリップフロップ回路５の反転出力可とＤフリ
ップフロップ回路６０反転出力Ｑ２の論理和を接続する
。さらに、Ｄフリップフロップ回路６中の立下がり変化
でデータを取り込むマスタースレーブフリップフロップ
４の反転出力可と、Ｄフリップフロップ回路６中の立上
がり変化でデータを取り込むマスタースレーブフリップ
フシツブ３の反転出力垢７とをＯＲゲート８に供給し、
その論理和出力を出力信号としている。
レーブフリップフロップ１，３の非反転出力Ｑ＋’ 、
Ｑ２’をクロックの立下がり変化でデータを取り込むマ
スタースレーブフリップフロップ２．４の非反転入力り
、’ 、Ｄ、’にそれぞれ接続された、Ｄフリップフロ
ップ回路５，６を備えている。Ｄフリップフロップ回路
５の非反転出力Ｑ１を６のＤフリップフロップ回路６の
非反転入力Ｄ２に接続し、Ｄフリップフロップ回路５の
反転出力ＱｒをＤフリップフロップ回路６の反転入力ｌ
τに接続し、Ｄフリップフロップ回路５の非反転入力Ｄ
＋に、Ｄフリップフロップ回路５の反転出力可とＤフリ
ップフロップ回路６０反転出力Ｑ２の論理和を接続する
。さらに、Ｄフリップフロップ回路６中の立下がり変化
でデータを取り込むマスタースレーブフリップフロップ
４の反転出力可と、Ｄフリップフロップ回路６中の立上
がり変化でデータを取り込むマスタースレーブフリップ
フシツブ３の反転出力垢７とをＯＲゲート８に供給し、
その論理和出力を出力信号としている。
その分周動作は、第３図のタイミングチャートから容易
に理解できるが、ＯＲゲート８の存在によって、出力信
号のハイおよびロウレベルのデユーティは等しくなって
いる。
に理解できるが、ＯＲゲート８の存在によって、出力信
号のハイおよびロウレベルのデユーティは等しくなって
いる。
以上説明したように本発明は、従来の１／３分周回路に
論理和回路１つ接続するだけで、ハイレベルとロウレベ
ルのデユーティの等しい１／３分周出力を得ることがで
きるという効果がある。
論理和回路１つ接続するだけで、ハイレベルとロウレベ
ルのデユーティの等しい１／３分周出力を得ることがで
きるという効果がある。
第１図は本発明の一実施例のブロック図、第２図は、従
来例のブロック図、第３図は第１図の分周回路のタイミ
ングチャート図、第４図は第２図の分周回路のタイミン
グチャート図である。 １．１’ ３，３’・・・・・・クロックの立上が
り変化でデータを取り込むマスタースレーブフリ、プフ
ロップ、２．２’ ４，４’・・・・・・クロック
の立下がり変化でデータを取り込むマスタースレーブフ
リップフロップ、５．５’ ６，６’ ・・・・・
・クロックの立下がり変化でデータを取り込むＤフリッ
プフＧｉツブ、７．７’ 、８・・・・・・論理和ゲー
ト、９．９′・・・・・・１／３分周出力。 蛸ｌ 凹 Ｃに
来例のブロック図、第３図は第１図の分周回路のタイミ
ングチャート図、第４図は第２図の分周回路のタイミン
グチャート図である。 １．１’ ３，３’・・・・・・クロックの立上が
り変化でデータを取り込むマスタースレーブフリ、プフ
ロップ、２．２’ ４，４’・・・・・・クロック
の立下がり変化でデータを取り込むマスタースレーブフ
リップフロップ、５．５’ ６，６’ ・・・・・
・クロックの立下がり変化でデータを取り込むＤフリッ
プフＧｉツブ、７．７’ 、８・・・・・・論理和ゲー
ト、９．９′・・・・・・１／３分周出力。 蛸ｌ 凹 Ｃに
Claims (1)
- それぞれが、クロックの立上がり変化でデータを取り込
むマスタースレーブフリップフロップ回路とクロックの
立下がり変化でデータを取り込むマスタースレーブフリ
ップフロップ回路との縦属接続回路を有する第１および
第２のＤフリップフロップ回路を備え、該第１のＤフリ
ップフロップ回路の非反転および反転出力を該第２のＤ
フリップフロップ回路の非反転および反転入力にそれぞ
れ接続し、該第１のＤフリップフロップ回路の非反転入
力に該第１のＤフリップフロップ回路の反転出力と該第
２のＤフリップフロップ回路の反転出力との論理和を接
続し、該第２のＤフリップフロップ回路内の各マスター
スレーブフリップフロップ回路の反転出力の論理和出力
を出力信号として取り出すことを特徴とする１／３分周
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP632389A JPH02186718A (ja) | 1989-01-13 | 1989-01-13 | １／３分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP632389A JPH02186718A (ja) | 1989-01-13 | 1989-01-13 | １／３分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02186718A true JPH02186718A (ja) | 1990-07-23 |
Family
ID=11635160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP632389A Pending JPH02186718A (ja) | 1989-01-13 | 1989-01-13 | １／３分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02186718A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486218B1 (ko) * | 1997-11-10 | 2005-07-07 | 삼성전자주식회사 | 4/5 분주기 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133729A (en) * | 1981-02-12 | 1982-08-18 | Matsushita Electric Ind Co Ltd | Ternary ring counter |
| JPS6388919A (ja) * | 1986-10-02 | 1988-04-20 | Fujitsu Ltd | 奇数分周回路 |
-
1989
- 1989-01-13 JP JP632389A patent/JPH02186718A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133729A (en) * | 1981-02-12 | 1982-08-18 | Matsushita Electric Ind Co Ltd | Ternary ring counter |
| JPS6388919A (ja) * | 1986-10-02 | 1988-04-20 | Fujitsu Ltd | 奇数分周回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486218B1 (ko) * | 1997-11-10 | 2005-07-07 | 삼성전자주식회사 | 4/5 분주기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3060987B2 (ja) | クロック同期式フリップフロップ回路 | |
| JP4357692B2 (ja) | 非整数周波数分割装置 | |
| JPH04104614A (ja) | 分周回路及びパルス信号作成回路 | |
| US7515666B2 (en) | Method for dynamically changing the frequency of clock signals | |
| US5230013A (en) | PLL-based precision phase shifting at CMOS levels | |
| JPH1022799A (ja) | 位相検出回路 | |
| JPS62245814A (ja) | パルス回路 | |
| JPH02186718A (ja) | １／３分周回路 | |
| JP2000276504A (ja) | 論理接続情報変換装置 | |
| JPH08125644A (ja) | クロックの同期化回路 | |
| JPS62260418A (ja) | フリツプフロツプ回路 | |
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPS61501661A (ja) | 並列同期動作 | |
| JPH04186913A (ja) | エッジ検出回路 | |
| JP2553722B2 (ja) | ２相クロックの位相補正装置 | |
| JPH03196331A (ja) | データパターン検出回路 | |
| JPS63166313A (ja) | 同期式エツジ検出回路 | |
| JPS60248020A (ja) | ３分周回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JPS61217817A (ja) | デ−タおよびタイミング信号入力回路 | |
| JPS62227220A (ja) | 分周回路 | |
| JPS61192126A (ja) | 分周回路 | |
| JPH0529924A (ja) | ９分周回路 | |
| JPH03229516A (ja) | Ｐｌｌ回路 | |
| JPS6160456B2 (ja) |