JPH02181250A - 共通バスバースト転送調停方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 共通バスに複数の入出力制御装置が接続されるシステム
における共通バスバースト転送調停方式データ転送中、
入出力制御装置は他の人出力制御装置がデータ転送要求
を上げているか否かチエツクし、データ転送要求を上げ
ているなら、データ転送を所定数で打切って、転送要求
を上げている他の入出力制御装置にバス使用を嬢るよう
にし、これにより処理速度を落さずにオーバランを防止
することを目的とし、 バースト転送可能な共通バスに複数の入出力制御装置が
接続されるシステムにおけるバースト転送調停方式にお
いて、バースト転送する入出力制御装置に、バス使用要
求が受付けられたとき上げる信号を取込む第１の回路と
、転送データ数が設定数になるとき及び制限したデータ
数になるとき出力する第２の回路を設け、第１の回路が
前記信号を取込んだ時は、第２の回路の出力により、前
記制限したデータ数以内でバースト転送を中止してバス
を解放するよう構成する。

〔産業上の利用分野〕

本発明は、共通バスに複数の入出力制御装置が接続され
るシステムにおける共通バスバースト転送調停方式に関
する。

共通バスに複数の人出力制御装置が接続されるシステム
において、ある入出力制御装置が大量のデータをバース
ト転送し、その間バスの所有権を維持し続けると、他の
入出力制御装置はバスを使用できず、逐にはオーバラン
してしまう恐れがある。この問題を解決するにはバス使
用権の調停が必要である。

〔従来の技術〕

交換機のプロセッサ系は中央処理装置ＣＰＵ、記憶装置
ＭＥＭ、チャネル制御装置ＣＨＣｌ複数個の人出力制御
装置ＩＯＣ等からなり、ＣＨＣと複数個のＩＯＣは共通
バスにより接続される。磁気テープ装置ＭＴが接続され
るＩＯＣは共通バスを用いてＤＭＡ　（ダイレクトメモ
リアクセス）によりデータをバースト転送する。

バースト転送のタイムチャートを第６図に示す。

ある入出力制御装置（ＩＯＣＩとする）が要求ＲＱＤＴ
　（リクエストデータ）を上げ■、チャネル制御装置Ｃ
ＨＣが肯定応答ＡＣＤＴ　（アクルッジデータ）を返す
と、該ｌ０ｃ１はバス使用権を獲得し、これを示す信号
５ＦＸＤ　（Ｓｅｌｅｃｔｉｏｎ　Ｆｉｘｅｄ　　Ｄａ
ｔａ）を上げ、ＲＱＤＴを下げる。なおこ＼で、上げる
、とは共通バスの当該制御線に信号を出す例えば該線を
Ｈレベルにすることであり、下げる、とはそれをおろす
、Ｌレベルに戻す、ことである。チャネル制御装置ＣＨ
Ｃでは５ＦＸＤが上るとＡＣＤＴを下げ、ＡＣＤＴが下
ると入出力制御装置１０ＣＩはビジー信号ＢＢｓＹ　（
バスビジー）を上げて他のＩＯＣのバス使用を禁止する
。これでバースト転送の条件がととのい、あとはサービ
スイン５ＲＶＩを上げてデータを送り、サービスアウト
５ＲＶＯが返るとＳＲＶ　Ｉを下げ、これで５ＲＶＯも
下がり、再びＳＲν■を上げてデータを送り、５ＲＶＯ
が返ると５ＲＶＩを下げ・・・・・・を繰り返して送信
予定のデータを全て送る。

このバースト転送中に他の人出力制御装置（ＩＯＣ２と
する）が要求ＲＱＤＴを上げる■と、チャネル制御装置
ＣＨＣは応答ＡＣＤＴを返し、これで該ＲＱＤＴを上げ
たｌ０Ｃ２は５ＰＸＤを上げ、ＲＱＤＴを下げ、チャネ
ル制御装置ｃＨｃはＡＣＤＴを下げるが、バスビジーＢ
ＢＳＹが上っているからｌ０Ｃ２はデータ転送には入れ
ず、待機状態となる。但しｌ０Ｃ２は５ＦＸＤを上げて
いるから、次期バス使用権を獲得したことになる。

そこで入出力制御装置１０ＣＩが送信予定データを全て
送信し終り、最後の５ＲＶＩを下げまたＢＢＳＹを下げ
、ＣＨＣが５ＲＶＯを下げると、入出力制御装置１０Ｃ
２はバスビジーＢＢＳＹを上げ、５ＦＸＤを下げて、５
ＲＶＩ、　５ＲＶＯのやりとりによるデータ転送に入る
。

〔発明が解決しようとする課題〕

このように従来のバースト転送では、バス使用権を得て
データ転送を開始した入出力制御装置は、プログラムで
設定されたワード数分全部のデータを転送し終るまでバ
スを支配し、途中でバスを解放する、他の入出力制御装
置にバスを籠る、ことはなかった。このため、他の入出
力制御装置がバスを使用することができず、逐にはオー
バランしてしまうこともあった。

これについては、プログラムにより転送ワード数を制限
する方法もあるが、この方法ではブロックデータ転送終
了の都度、例えば１６ワード転送する度に入出力制御装
置は転送終了を報告する割込みを行ない、これを受けて
チャネル制御装置はプログラムでワード数を設定し直す
ので、システム処理速度が大幅にダウンする。

本発明はか＼る点を改善し、データ転送中、入出力制御
装置は他の入出力制御装置がデータ転送要求を上げてい
るか否かチエツクし、データ転送要求を上げているなら
、データ転送を所定数で打切って、転送要求を上げてい
る他の入出力制御装置にバス使用を譲るようにし、これ
により処理速度を落さずにオーバランを防止することを
目的とするものである。

［課題を解決するための手段〕 第１図に示すように本発明では、バースト転送可能な共
通バスＣＢに複数の入出力制御装置１〜ｎが接続される
システムにおける、バースト転送する入出力制御装置ｎ
に、バースト使用要求が受付けられたとき上げる信号５
ＦＸＤを取込む第１の回路１２と、転送データ数が設定
数になるとき出力Ｓ１をまた制限したデータ数になると
き出力Ｓ２を生じる第２の回路１４を設ける。

該入出力制御装置ｎのバースト転送装置ｌＯは、第１の
回路１２が前記信号５ＦＸＤを取込んだ時は、第２図の
回路１４の出力Ｓｔ　　（これよりＳｌが早く出るなら
Ｓｌ）により、前記制限したデータ数以内でバースト転
送を中止し、そしてバスを解放する。

〔作用〕

入出力制御装置がバス使用権を得てデータ転送を開始す
ると、第２の回路１４は転送データ数を計数する。そし
て計数値が設定数になると信号ＳＩを出力する。これは
バースト転送装置１０に入力して、データ転送を終了さ
せる。これが、通常のバースト転送である。つまり上記
設定数は転送すべきデータ数例えばワード数であり、転
送したデータ数が予定数になって信号ＳＩが出力すれば
、それでデータ転送を終了する。

バースト転送する入出力制御装置は、信号５ＦＸＤを監
視しており、これが上るとゲート１６を開いて出力Ｓ２
を有効にする（Ｓ！がバースト転送装置１０へ入力でき
るようにする）。バースト転送装置ｌＯはこの信号Ｓ２
が入力するとデータ転送を中止し、バスを解放する。

つまり本発明では、マスター（バス支配権を持つ装置）
である入出力制御装置（ＩＯＣ）自身が、５ＦＸＤを眺
めて（従来方式ではＣＨＣが眺めるだけ）これにより他
のＩＯＣのバス要求を察知し、バス要求があればバス支
配権を譲るようにした。このため他のＩＯＣがバスの空
くのを待ち続けることはなくなり、オーバランするのを
防ぐことができる。

〔実施例］ 第２図にシステム構成を示す。複数個（ｎ個）の入出力
制御装置１０Ｃが接続される共通バスＣＢにチャネル制
御装置ＣＨＣが接続し、これは更に中央処理装置ＣＰＵ
および主記憶袋ＷＭＥＭに接続する。

入出力制御装置ＩＯＣの構成例を第３図に示す。

入出力制御装置ｎは本例ではＤＭＡコントローラであり
、第２の回路１４はワードカウントレジスタである。こ
のレジスタ１４は中央処理装置により転送データ数をセ
ットされ、データの各ワードがＤＭＡ転送される毎にそ
れをダウンカウントして、オール０になるとき信号Ｓ１
を出力する。また本例では下４桁が０になる毎に信号Ｓ
２を出力する。信号Ｓ２はアンドゲート１６を通してＤ
ＭＡコントローラｎへ入力する。ゲート１６は信号５Ｐ
ＸＤが上った状態で開き、この状態では下４桁が０にな
るとき従って転送データ数が１６以内で信号Ｓ２がコン
トローラｎに入ってデータ転送中止させる。

第５図にこのデータ転送状態を示す。データ転送に当っ
て入出力制御装置（ＩＯＣＩとする）とチャネル制御装
置がＲＱＤＴ、　ＡＣＤＴ、　５ＦＸＤ、　ＢＢＳＹ、
更に５ＲＶＩ、　５ＲＶＯを上げ／下げしてデータをバ
ースト転送するのは第６図と同様である。

このバースト転送中に他の入出力制御装置（ＩＯＣ２と
する）が要求を上げる■と、ＡＣＤＴ、　５ＦＸＤまで
はやはり第６図と同様であるが、ＩＯＣが要求ＲＱＤＴ
を上げ、それが受付けられて信号５ＦＸＤを上げた段階
でデータ転送数制限状態になり、ワードカウントレジス
タ１４の出力Ｓ２も有効になる。

そこで、転送データ数が多（てまだ信号ＳＩは出力しな
くても、本例では１６ワード毎に生じる信号Ｓ２が出力
されるなら、ｌ０ＣＩはデータ転送を中止し、バスビジ
ーＢＢＳＹを下げる。

バスビジーＢＢＳＹが下ると、信号５ＦＸＤを上げて次
のバス使用を予約しているｌ０Ｃ２はＢＢＳＹを上げ、
５ＦＸＤを下げてデータ転送に入る。ｌ０ＣＩはまだ転
送データがあるのでビジー信号ＢＢＳＹを下げたとき直
ちに要求ＲＱＤＴを上げ、次のバス使用を予約して５Ｆ
ＸＤを上げてお（。従ってＩ　ＯＣ２は最初からデータ
転送数制限状態になり、本例では１６ワード、データを
送出するとデータ転送を中止する。

従って今度はｌ０ＣＩがバースト転送することになり、
こうして信号５ＦＸＤが上っている状態ではｌ０ＣＩ、
２は交互にデータ転送することになる。

やがて、本例ではｌ０ＣＩは転送データがなくなり、ｌ
０Ｃ２がバスを独占して残りデータをバースト転送する
。

ワードカウントレジスタ１４は、人出力制御装置１０Ｃ
がサービスインを上げ、それを下げたとき１だけダウン
カウントする。従って図の５ＲＶＩの短線１つが１ワー
ドに相当する。

他のＩＯＣがバースト転送中に信号５ＦＸＤを上げてか
ら自分がバースト転送可能になるまでの時間（ワード数
）は、最大（本例では１６）以内でまちまちで、５ＦＸ
Ｄを上げて間もなく前記信号Ｓ２が出力するなら、直ち
にバースト転送可能になる。

また隅々データ転送終了間近で、間もなく信号Ｓ１が出
力するなら、信号Ｓ２の出力を待たずに直ちにバースト
転送可能になる。

入出力制御装置１０ＣＩがバースト転送中に他の入出力
制御装置Ｉ　ＯＣ２が要求ＲＱＤＴを上げると上述の如
くなるが、更に他の入出力制御装置（ＩＯＣ３とする）
が要求ＲＱＤＴを上げると、チャネル制御装置ＣＨＣは
信号５ＦＸＤが上っているので肯定応答ＡＣＤＴは返さ
ない。従ってＩ　ＯＣ３は５ＦＸＤを上げる即ちバス使
用予約することはできず、要求ＲＱＤＴを上げたま＼に
なる。信号ＲＱＤＴ、　ＡＣＤＴ、・・・・・・５ＲＶ
Ｏの信号線は各１本である。データ線は別に８本、１６
木など所定数本ある。ワードカウントレジスタの、信号
Ｓ２を出力するときの計数値は固定でも可変でもよく、
後者の場合ワードカウントレジスタはＳ、用と３２用の
２個とし、各々中央処理装置により任意数を設定可能と
することが考えられる。

第４図は入出力制御装置の従来例を示す。ワードカウン
トレジスタ１４は信号Ｓ、を出力するだけ、従って中央
処理装置によりセットされた転送データ数だけデータが
送出されて始めてバースト転送終了になり、この間、他
の入出力制御装置はデータ転送を待たされる。本発明で
は、本来、入出力制御装置が次のデータ転送バス支配権
を獲得したことをバスアービタに示す信号５ＦＸＤを、
現在バス支配権を有する入出力制御装置が監視し、バス
上に５ＦＸＤ信号がドライブされたらデータ転送を中断
し、５ＦＸＤをドライブしている入出力制御装置にバス
支配権を譲ることにより、オーバラン防止、バス有効利
用を図るものである。

第７図に入出力制御装置１０Ｃの詳細な構成例を示す。

２１はバス調停制御部で、フラグＦ１〜Ｆ３とＡＢＴＣ
ＴＬ（Ａｒｂｉｔｒａｔｉｏｎ　Ｃｏｎｔｒｏｌ）を備
える。

フラグＦ＋　はＲＱＩＩＴ用、フラグＦ２はＡＣＤＴ用
、フラグＦ３は５ＦＸＤ用である。２２は転送制御部で
、フラグＦ　ａ　〜Ｆ　ｂとＴＲＮ５ＣＴＬ（Ｔｒａｎ
ｓｆｅｒ　Ｃｏｎｔｒｏｌ）を備える。フラグＦ４はＢ
ＢＳＹ用、フラグＦ、は５ＲＶＩ用、フラグＦ、は５Ｒ
ＶＯ用である。

転送制御部２２は第１図のバースト転送装置１０に対応
し、第１図では第２の回路１４と呼んだワードカウント
レジスタＷＣＲの出力Ｓ、、Ｓ、はオアゲート２３を通
してＴＲＮ５ＣＴＬへ、転送停止信号Ｓｐとして入力す
る。ＡＢＴＣＴＬはＴＲＮ５ＣＴＬへ転送開始信号Ｓｔ
を入力する。

共通バスＣＢはデータバスＤＢ、アドレスＡＢ。

および制御線！、〜２６を有し、２１はＲＱＤＴ用、！
２はＡＣＤＴ用、ｌ、は５ＦＸＤ用、１４はＢＢＳＹ用
、２゜はＳＲＶ　Ｉ用、２．は５ＲＶＯ用である。デー
タバスＤＢにはＦＩＦＯデータバッファＤＢＦが接続さ
れ、また該ＤＢＦへＩＯババス介して入出力装置１０が
接続される。

データバスＤＢへはまたワードカウントレジスタＷＣＲ
，メモリアドレスレジスタＭＡＲ、コマンドレジスタＣ
ＭＲも接続され、チャネル制御装置１ｃＨｃを介してプ
ロセッサから前記設定数、アドレス、コマンド（リード
／ライトコマンド、ＤＭＡスタートビット）が送られる
。ワードカウントレジスタ１４はＴＲＮ５ＣＴＬが１ワ
ード転送制御する毎に−１され、メモリアドレスレジス
タＭＡＲは＋１される。ＭＡＲの内容はアドレスバスＡ
Ｂへ送出され、転送するデータ（ワード）の格納先メモ
リアドレスとなる。

〔発明の効果〕

以上説明したように本発明によれば、バス輻較時には入
出力制御装置が自身でデータ転送数を制限するので、他
の入出力制御装置がオーバランするのを避けることがで
きる。勿論他の入出力制御装置からのバス使用要求がな
ければ、即ちバス非輻較時は、１人出力制御装置がバス
を独占してバースト転送を続けることができる。従って
プログラムによる転送ワード数指定も無限大に拡張でき
、バスを有効に使用できるので、システムの処理能力が
向上する。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図はシステム構成を示すブロック図、第３図は本発
明の入出力制御装置の構成を示すブロック図、 第４図は従来の入出力制御装置の構成を示すブロック図
、 第５図は本発明のバースト転送のタイムチャート、 第６図は従来のバースト転送のタイムチャート、第７図
は入出力制御装置の詳細な構成例を示すブロック図であ
る。 第１図で１〜ｎは入出力制御装置、ＣＢは共通バス、１
０はバースト転送装置、１２は第１の回路、１４は第２
の回路、Ｓ　＋　、Ｓ　ｚは第２の回路の出力である。

Claims (1)

1. 【特許請求の範囲】 １、バースト転送可能な共通バス（ＣＢ）に複数の入出
   力制御装置（１〜ｎ）が接続されるシステムにおけるバ
   ースト転送調停方式において、バースト転送する入出力
   制御装置に、バス使用要求が受付けられたとき上げる信
   号（ＳＦＸＤ）を取込む第１の回路（１２）と、転送デ
   ータ数が設定数になるとき及び制限したデータ数になる
   とき出力する第２の回路（１４）を設け、 第１の回路が前記信号を取込んだ時は、第２の回路の出
   力により、前記制限したデータ数以内でバースト転送を
   中止してバスを解放することを特徴とする共通バスバー
   スト転送調停方式。