JPH02178963A - 半導体装置の構造 - Google Patents
半導体装置の構造Info
- Publication number
- JPH02178963A JPH02178963A JP33529088A JP33529088A JPH02178963A JP H02178963 A JPH02178963 A JP H02178963A JP 33529088 A JP33529088 A JP 33529088A JP 33529088 A JP33529088 A JP 33529088A JP H02178963 A JPH02178963 A JP H02178963A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- schottky
- ohmic electrode
- comb
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims description 20
- 230000010354 integration Effects 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の構造に係り、具体的にはGaAs
ICにおいて容量を形成するための技術に関する。
ICにおいて容量を形成するための技術に関する。
GaAsICにおける容量の構造としでは、ID型容量
やMIM型容量、ショットキータイオート型容量等があ
るが、このうちでもオーミック電極とショットキー電極
とによって構成されるショットキーダイオードの接合容
量を利用したショットキータイオート型容量がしはしは
用いられる。
やMIM型容量、ショットキータイオート型容量等があ
るが、このうちでもオーミック電極とショットキー電極
とによって構成されるショットキーダイオードの接合容
量を利用したショットキータイオート型容量がしはしは
用いられる。
第3図及び第4図に示すものは、ショットキーダイオー
ド型容量の構造であり、くし形をしたオーミック電極1
2とくし形をしたショットキー電極14をキャリア活性
層11の表面に形成し、オーミック電極12のフィンガ
ー16とショットキー電極14のフィンカー19を交互
に配置しである。GaAsICでは、ショットキー電極
14の下面に形成される空乏層18の下のシリース抵抗
を小さくするため、画電極を交互に配置するくし形構造
が用いられるが、このようなくし形構造であるとショッ
トキーダイオードの接合面積が小さくなるので、得られ
る全容量か結果的に小さくなるという問題があった。
ド型容量の構造であり、くし形をしたオーミック電極1
2とくし形をしたショットキー電極14をキャリア活性
層11の表面に形成し、オーミック電極12のフィンガ
ー16とショットキー電極14のフィンカー19を交互
に配置しである。GaAsICでは、ショットキー電極
14の下面に形成される空乏層18の下のシリース抵抗
を小さくするため、画電極を交互に配置するくし形構造
が用いられるが、このようなくし形構造であるとショッ
トキーダイオードの接合面積が小さくなるので、得られ
る全容量か結果的に小さくなるという問題があった。
しかして本発明は、くし層構造のショットキータ゛イオ
ート型容量において、単位面積あたりの容量を増大させ
、ICチップに対する容量の占有面積を小さくすること
を目的としている。
ート型容量において、単位面積あたりの容量を増大させ
、ICチップに対する容量の占有面積を小さくすること
を目的としている。
このため本発明の半導体装置の構造は、キャリア活性層
の上面にくし形をしたオーミック電極を形成し、このオ
ーミック電極の少なくともフィンカ一部分を絶縁膜によ
り被覆すると共にオーミック電極のフィンガー間の部分
では前記絶縁膜を除去してキャリア活性層を露出させ、
このフィンガー間で露出したキャリア活性層の上にショ
ットキー電極を設けてショッl−キータイオー1へ型容
量を形成し、絶縁膜を介してオーミック電極の上にショ
ッI〜キー電極を設けることによってMIM型容量を形
成したことを特徴としている。
の上面にくし形をしたオーミック電極を形成し、このオ
ーミック電極の少なくともフィンカ一部分を絶縁膜によ
り被覆すると共にオーミック電極のフィンガー間の部分
では前記絶縁膜を除去してキャリア活性層を露出させ、
このフィンガー間で露出したキャリア活性層の上にショ
ットキー電極を設けてショッl−キータイオー1へ型容
量を形成し、絶縁膜を介してオーミック電極の上にショ
ッI〜キー電極を設けることによってMIM型容量を形
成したことを特徴としている。
〔作用〕
本発明にあっでは、くし形をしたオーミック電極のフィ
ンガー間で露出したキャリア活性層の表面に形成された
ショッ1へキー電極とオーミック電極とによりくし層構
造のショッ1〜キータイオード型容量か形成されている
。さらに、オーミック電極と絶縁膜とショットキー電極
との層構造によりM 丁M (metal−insul
ator−metal)型の容量構造か形成されている
ので、ショットキータイオーI・型容量にMIM型容量
か付加された構造となっており、単位面積あたりの容量
を大幅に増加させることがてき、同じ容量を得るための
占有面積を小さくてきてICの高集積化に寄与すること
かできる。
ンガー間で露出したキャリア活性層の表面に形成された
ショッ1へキー電極とオーミック電極とによりくし層構
造のショッ1〜キータイオード型容量か形成されている
。さらに、オーミック電極と絶縁膜とショットキー電極
との層構造によりM 丁M (metal−insul
ator−metal)型の容量構造か形成されている
ので、ショットキータイオーI・型容量にMIM型容量
か付加された構造となっており、単位面積あたりの容量
を大幅に増加させることがてき、同じ容量を得るための
占有面積を小さくてきてICの高集積化に寄与すること
かできる。
以下、本発明の実施例を添付図に基ついて詳述する。
第2図に示すように、半絶縁性のGaAs基板5の上面
にはn−GaAsのキャリア活性層1が形成されている
。このキャリア活性層1の表面には、第1図に示すよう
なくし形をしたオーミック電極2が形成される。ついで
、オーミック電極2の上からキャリア活性層]の表面に
は、オーミック電極2のフィンカー6の部分及びその周
囲を覆うようにして薄い絶縁膜3か成膜される。この後
、絶縁膜3は、第1図に想像線で示すようにオーミック
電極2のフィンガー6間に位置する部分のみをエツチン
グによって除去されて四部7を形成され、凹部7におい
てキャリア活性層1を露出させる。もちるん、四部7の
部分を避けて初めからくし型に薄い絶縁膜3を形成して
もよい。この後、第1図に示ずように、凹部7側て絶縁
膜3からはみ出すようにして絶縁M3及びキャリア活性
層1の上にショットキー電極4を形成する。
にはn−GaAsのキャリア活性層1が形成されている
。このキャリア活性層1の表面には、第1図に示すよう
なくし形をしたオーミック電極2が形成される。ついで
、オーミック電極2の上からキャリア活性層]の表面に
は、オーミック電極2のフィンカー6の部分及びその周
囲を覆うようにして薄い絶縁膜3か成膜される。この後
、絶縁膜3は、第1図に想像線で示すようにオーミック
電極2のフィンガー6間に位置する部分のみをエツチン
グによって除去されて四部7を形成され、凹部7におい
てキャリア活性層1を露出させる。もちるん、四部7の
部分を避けて初めからくし型に薄い絶縁膜3を形成して
もよい。この後、第1図に示ずように、凹部7側て絶縁
膜3からはみ出すようにして絶縁M3及びキャリア活性
層1の上にショットキー電極4を形成する。
この結果、ショットキー電極4のキャリア活性層]の表
面に直接接触した部分4aの形状はくし形となり、ショ
ッI・キー電極4のこの部分4aは下方に空乏層8か形
成されてシヨ・71〜キーダイオ−1へとなる。しかし
て、ショッI〜キー電極4のキャリア活性層]、と接触
した部分4aとオーミック電極2との間には、ショッl
〜キータイオード型容量か構成される。しかも、くし層
構造をしていてオーミック電$i2のフィンカー6とシ
ョットキ−電極4aのフィンカー9とが交互に配置され
ているので、空乏層8の下のシリース抵抗を小さくする
ことができる。一方、ショットキー電極4の絶縁膜4b
の上に積層された部分では、オーミック電極2と絶縁膜
3とショットキー電極4bか層構造となっているので、
MIM型容量が得られる。しかも、このショッ1〜キー
タイオード型容量とMIM型容量とは並列に接続された
構造となっているので、全体としでは両容量を加えた大
きさの容量が得られ、GaΔS基板5上における占有面
積を大きくすることなく、大きな容量を得ることができ
るものである。
面に直接接触した部分4aの形状はくし形となり、ショ
ッI・キー電極4のこの部分4aは下方に空乏層8か形
成されてシヨ・71〜キーダイオ−1へとなる。しかし
て、ショッI〜キー電極4のキャリア活性層]、と接触
した部分4aとオーミック電極2との間には、ショッl
〜キータイオード型容量か構成される。しかも、くし層
構造をしていてオーミック電$i2のフィンカー6とシ
ョットキ−電極4aのフィンカー9とが交互に配置され
ているので、空乏層8の下のシリース抵抗を小さくする
ことができる。一方、ショットキー電極4の絶縁膜4b
の上に積層された部分では、オーミック電極2と絶縁膜
3とショットキー電極4bか層構造となっているので、
MIM型容量が得られる。しかも、このショッ1〜キー
タイオード型容量とMIM型容量とは並列に接続された
構造となっているので、全体としでは両容量を加えた大
きさの容量が得られ、GaΔS基板5上における占有面
積を大きくすることなく、大きな容量を得ることができ
るものである。
一例として、電子密度N = :lOX 10”cm−
’のGaAs基板を用い、絶縁膜として膜厚500人の
SiSi3N4比誘電率ε−7)をオーミック電極とシ
ョットキー電極との間に形成した場合、6.7pFの容
量が得られた。これに対し、同じGaAs基板の上に同
し大きさのオーミック電極と、上記ショットキー電極の
うちキャリア活性層と接触している部分と同じ寸法のく
し形ショットキー電極とを形成した場合には、容量は3
.0pFであった。しなかって、本発明に係る実施例で
は、2倍以上の容量か得られた。
’のGaAs基板を用い、絶縁膜として膜厚500人の
SiSi3N4比誘電率ε−7)をオーミック電極とシ
ョットキー電極との間に形成した場合、6.7pFの容
量が得られた。これに対し、同じGaAs基板の上に同
し大きさのオーミック電極と、上記ショットキー電極の
うちキャリア活性層と接触している部分と同じ寸法のく
し形ショットキー電極とを形成した場合には、容量は3
.0pFであった。しなかって、本発明に係る実施例で
は、2倍以上の容量か得られた。
本発明によれば、くし層構造のショットキーダイオード
型容量にMIM型容量を付加することがてき、ICチッ
プ表面における単位面積あたりの容量を大幅に増加させ
ることができ、同し容量を得るためには占有面積を半分
に減らずことかでき、ICチップの高集積化に寄与する
ことができる。
型容量にMIM型容量を付加することがてき、ICチッ
プ表面における単位面積あたりの容量を大幅に増加させ
ることができ、同し容量を得るためには占有面積を半分
に減らずことかでき、ICチップの高集積化に寄与する
ことができる。
第1図は本発明の一実施例におけるオーミック電極と絶
縁膜とショットキー電極の配置を示す平面図、第2図は
同上の半導体装置の断面図、第3図は従来例におけるオ
ーミック電極とショットキー電極との配置を示す平面図
、第4図は同上のGaAsICの断面図である。 1・・・キャリア活性層 2・・・オーミック電極3・
・絶縁膜 4・ ショットキー電極・オーミッ
ク電極のフィンガー 特許出願人 株式会社 村田製作所 代理人 弁理士 中 野 雅 房 別Q
縁膜とショットキー電極の配置を示す平面図、第2図は
同上の半導体装置の断面図、第3図は従来例におけるオ
ーミック電極とショットキー電極との配置を示す平面図
、第4図は同上のGaAsICの断面図である。 1・・・キャリア活性層 2・・・オーミック電極3・
・絶縁膜 4・ ショットキー電極・オーミッ
ク電極のフィンガー 特許出願人 株式会社 村田製作所 代理人 弁理士 中 野 雅 房 別Q
Claims (1)
- (1)キャリア活性層の上面にくし形をしたオーミック
電極を形成し、このオーミック電極の少なくともフィン
ガー部分を絶縁膜により被覆すると共にオーミック電極
のフィンガー間の部分では前記絶縁膜を除去してキャリ
ア活性層を露出させ、このフィンガー間で露出したキャ
リア活性層の上にショットキー電極を設けてショットキ
ーダイオード型容量を形成し、絶縁膜を介してオーミッ
ク電極の上にショットキー電極を設けることによってM
IM型容量を形成したことを特徴とする半導体装置の構
造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33529088A JPH02178963A (ja) | 1988-12-28 | 1988-12-28 | 半導体装置の構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33529088A JPH02178963A (ja) | 1988-12-28 | 1988-12-28 | 半導体装置の構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02178963A true JPH02178963A (ja) | 1990-07-11 |
Family
ID=18286868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33529088A Pending JPH02178963A (ja) | 1988-12-28 | 1988-12-28 | 半導体装置の構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02178963A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6784050B1 (en) | 2000-09-05 | 2004-08-31 | Marvell International Ltd. | Fringing capacitor structure |
US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
-
1988
- 1988-12-28 JP JP33529088A patent/JPH02178963A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6784050B1 (en) | 2000-09-05 | 2004-08-31 | Marvell International Ltd. | Fringing capacitor structure |
US6885543B1 (en) | 2000-09-05 | 2005-04-26 | Marvell International, Ltd. | Fringing capacitor structure |
US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
US9017427B1 (en) | 2001-01-18 | 2015-04-28 | Marvell International Ltd. | Method of creating capacitor structure in a semiconductor device |
US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
US7116544B1 (en) | 2004-06-16 | 2006-10-03 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
US7578858B1 (en) | 2004-06-16 | 2009-08-25 | Marvell International Ltd. | Making capacitor structure in a semiconductor device |
US7988744B1 (en) | 2004-06-16 | 2011-08-02 | Marvell International Ltd. | Method of producing capacitor structure in a semiconductor device |
US8537524B1 (en) | 2004-06-16 | 2013-09-17 | Marvell International Ltd. | Capacitor structure in a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4868613A (en) | Microwave monolithic integrated circuit device | |
JPH02178963A (ja) | 半導体装置の構造 | |
US6060761A (en) | Lateral type transistor | |
US5475243A (en) | Semiconductor device including an IGBT and a current-regenerative diode | |
CH670334A5 (ja) | ||
US5313090A (en) | Bipolar memory cell having capacitors | |
JP2940306B2 (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置およびその製造方法 | |
JPH0279462A (ja) | 半導体記憶装置 | |
JPH0145747B2 (ja) | ||
JP2613939B2 (ja) | 半導体装置 | |
JPS6118344B2 (ja) | ||
JPH04239137A (ja) | 縦型電界効果トランジスタ | |
JP3041908B2 (ja) | 半導体装置 | |
JPS5947755A (ja) | 半導体装置 | |
JPH0513768A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2774220B2 (ja) | 半導体装置 | |
KR0133831B1 (ko) | 에스램(SRAM) 캐패시턴스(Capacitance)가 증가된 에스램 제조방법 | |
KR100340872B1 (ko) | 사이리스터 소자 및 그 제조방법 | |
JP3063790B2 (ja) | トランジスタ | |
JPH0239468A (ja) | 半導体装置 | |
JPH0740588B2 (ja) | 半導体装置 | |
JPH06310673A (ja) | 半導体記憶装置 | |
JPS5850767A (ja) | 半導体装置 | |
JPH01319974A (ja) | 半導体装置 | |
JPS61296760A (ja) | 半導体装置 |