JPH02174194A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH02174194A JPH02174194A JP32842488A JP32842488A JPH02174194A JP H02174194 A JPH02174194 A JP H02174194A JP 32842488 A JP32842488 A JP 32842488A JP 32842488 A JP32842488 A JP 32842488A JP H02174194 A JPH02174194 A JP H02174194A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- plating layer
- circuit board
- resist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000007747 plating Methods 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052802 copper Inorganic materials 0.000 claims abstract description 13
- 239000010949 copper Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 230000002093 peripheral effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 17
- 238000005553 drilling Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 22
- 239000011229 interlayer Substances 0.000 abstract description 9
- 230000001681 protective effect Effects 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回路基板の製造方法に関し、更にくわシ＜ハス
ルーホールの層間断線を防止するために、新たな金属ス
ルーホールメッキ層を形成したことを特徴とする回路基
板の製造方法に関する。
ルーホールの層間断線を防止するために、新たな金属ス
ルーホールメッキ層を形成したことを特徴とする回路基
板の製造方法に関する。
回路基板の製造方法において、スルーホール内壁部のメ
ッキ穴部の剥落によるＲ通不良を防止するために、通常
−殻内に行われている銅スルーホールメッキ工程の後に
、該スルーホール内壁部およびスルーホール開口周縁部
のみに対してメッキを施し、前記銅メッキとは異なる金
属メッキ層を形成せしめ、前記スルーホールの導通不良
を防止することを目的とするものである。
ッキ穴部の剥落によるＲ通不良を防止するために、通常
−殻内に行われている銅スルーホールメッキ工程の後に
、該スルーホール内壁部およびスルーホール開口周縁部
のみに対してメッキを施し、前記銅メッキとは異なる金
属メッキ層を形成せしめ、前記スルーホールの導通不良
を防止することを目的とするものである。
回路基板のパターン形成法として、ドライフィルムレジ
ストによる方法が広く採用されている。
ストによる方法が広く採用されている。
ところで、近年デバイスの高集積化および高密度化の傾
向が進み、これに伴い回路基板のパターンもより一層微
細化の要求が高くなってきている。
向が進み、これに伴い回路基板のパターンもより一層微
細化の要求が高くなってきている。
このような微細パターンの形成について、パターン幅お
よびパターン間ギャップが０．１１程度以上確保できる
場合は、通常用いられている厚み５０−程度のドライフ
ィルムレジストを使用してパターン形成法は可能である
が、前記パターン幅およびパターン間ギャップが０，１
鶴以下となるような倣細パターンの場合では、前記程度
の厚みのドライフィルムレジストでは、特にパターン間
ギャップのぬけ性が悪く、パターン間ショート等を引き
起こすためパターンニングが非常に困難である。この場
合、例えば２５μＩや１８μｍのような更に厚みの薄い
ドライフィルムレジストを用いて微細パターン形成を行
うことは可能であるが、しかし、厚みの薄いドライフィ
ルムレジストの場合、物理的な強度が弱（、現像やエツ
チングの液圧に充分耐えられず、特にスルーホール保護
部のレジスト膜が破れるという問題が発生していた。特
に、径大スルーホールや長大スルーホールのような開口
面積の大きなスルーホールの場合、前記の問題は顕著で
あった。
よびパターン間ギャップが０．１１程度以上確保できる
場合は、通常用いられている厚み５０−程度のドライフ
ィルムレジストを使用してパターン形成法は可能である
が、前記パターン幅およびパターン間ギャップが０，１
鶴以下となるような倣細パターンの場合では、前記程度
の厚みのドライフィルムレジストでは、特にパターン間
ギャップのぬけ性が悪く、パターン間ショート等を引き
起こすためパターンニングが非常に困難である。この場
合、例えば２５μＩや１８μｍのような更に厚みの薄い
ドライフィルムレジストを用いて微細パターン形成を行
うことは可能であるが、しかし、厚みの薄いドライフィ
ルムレジストの場合、物理的な強度が弱（、現像やエツ
チングの液圧に充分耐えられず、特にスルーホール保護
部のレジスト膜が破れるという問題が発生していた。特
に、径大スルーホールや長大スルーホールのような開口
面積の大きなスルーホールの場合、前記の問題は顕著で
あった。
前述のように、微細パターン形成に適したドライフィル
ムレジストであっても、厚みが薄いために、その物理的
強度が弱いということから、現像およびエツチング時の
液圧に耐えられず、特にスルーホール保護部のレジスト
膜が破れるという問題が発生していた。この場合、スル
ーホール内部にエツチング液が侵入し、スルーホール内
壁のメッキがエツチング液により溶解されて、層間断線
状態となる。現像およびエツチング時の液圧にドライフ
ィルムレジストが充分耐えられる様、前記液圧を低（設
定した場合は、現像およびエツチングが充分に行われず
、パターン間ショート等の原因となり易い。以上のよう
に、微細パターン形成に適したドライフィルムレジスト
も、その厚みが薄いために耐液圧性に弱く、スルーホー
ル内壁メッキ層剥離による層間断線が避けられず、歩留
りと信頼性を阻害する大きな原因となっていた。本発明
は、このようなスルーホール層間断線を防止するための
製造方法を提供するものであり、特に径大スルーホール
や長穴スルーホール等、開口面積の比較的大きなスルー
ホールを有する回路基板において非常に有効なものであ
る。
ムレジストであっても、厚みが薄いために、その物理的
強度が弱いということから、現像およびエツチング時の
液圧に耐えられず、特にスルーホール保護部のレジスト
膜が破れるという問題が発生していた。この場合、スル
ーホール内部にエツチング液が侵入し、スルーホール内
壁のメッキがエツチング液により溶解されて、層間断線
状態となる。現像およびエツチング時の液圧にドライフ
ィルムレジストが充分耐えられる様、前記液圧を低（設
定した場合は、現像およびエツチングが充分に行われず
、パターン間ショート等の原因となり易い。以上のよう
に、微細パターン形成に適したドライフィルムレジスト
も、その厚みが薄いために耐液圧性に弱く、スルーホー
ル内壁メッキ層剥離による層間断線が避けられず、歩留
りと信頼性を阻害する大きな原因となっていた。本発明
は、このようなスルーホール層間断線を防止するための
製造方法を提供するものであり、特に径大スルーホール
や長穴スルーホール等、開口面積の比較的大きなスルー
ホールを有する回路基板において非常に有効なものであ
る。
かかる問題点を解決するために、回路基板の製造方法に
おいて、ドリル穴明は加工後、銅スルーホールメッキ、
パターンニング用レジスト形成、エツチングの各工程を
経てなる従来の回路基板の製造方法に加えて、別の工程
を実施することにより解決される。つまり、前記銅スル
ーホールメッキと、パターンニング用レジスト形成の間
に、次に述べる処理を実施する。即ち、銅スルーホール
メッキを施した基板の該スルーホール内壁部および開口
周縁部のみに対して、新たな金属メッキ層を形成する。
おいて、ドリル穴明は加工後、銅スルーホールメッキ、
パターンニング用レジスト形成、エツチングの各工程を
経てなる従来の回路基板の製造方法に加えて、別の工程
を実施することにより解決される。つまり、前記銅スル
ーホールメッキと、パターンニング用レジスト形成の間
に、次に述べる処理を実施する。即ち、銅スルーホール
メッキを施した基板の該スルーホール内壁部および開口
周縁部のみに対して、新たな金属メッキ層を形成する。
この金属メッキ層は、下地としてのニッケルメッキと金
メッキから成る。このあと、パターンニング用レジスト
形成，エッチングの工程を経て従来と同様に回路基板を
製造する。しかしこの場合、スルーホール内壁部および
開口周縁部には新たに金メッキ層が形成されているため
、現像およびエツチングの液圧により、ドライフィルム
レジストのスルーホール保護膜が破れた場合であっても
、スルーホール内壁メッキ層がエツチング液に溶解する
ことはなく、層間断線を未然に防止することができる。
メッキから成る。このあと、パターンニング用レジスト
形成，エッチングの工程を経て従来と同様に回路基板を
製造する。しかしこの場合、スルーホール内壁部および
開口周縁部には新たに金メッキ層が形成されているため
、現像およびエツチングの液圧により、ドライフィルム
レジストのスルーホール保護膜が破れた場合であっても
、スルーホール内壁メッキ層がエツチング液に溶解する
ことはなく、層間断線を未然に防止することができる。
前記の新たな金属メッキ層としては、金メッキ以外に例
えば半田メッキ等、エツチング液に非溶解の金属メッキ
であれば、いかなるものであってもよい。
えば半田メッキ等、エツチング液に非溶解の金属メッキ
であれば、いかなるものであってもよい。
スルーホール内壁の最外層には、耐エツチング性金属メ
ッキ層が形成されており、この金属メッキ層のガードに
より、スルーホールメッキのエツチング液による溶解が
阻止し層間断線を防止する。
ッキ層が形成されており、この金属メッキ層のガードに
より、スルーホールメッキのエツチング液による溶解が
阻止し層間断線を防止する。
図面中の（ａｌ〜（ｈｌは本発明の実施例である回路基
板の製造方法の各プロセスを示した工程図である。
板の製造方法の各プロセスを示した工程図である。
（ａｌでは基材２の両面に銅箔３がクラッドされた基板
１を示している。（ｂｌではこの基板１にドリル等によ
り穴明は加工を行い、スルーホール穴４を設けた状態を
表している。これに活性化処理を行った後、銅スルーホ
ールメッキ工程を経て（Ｃ１のように、銅メッキ層５を
形成する。この状態でレジスト塗布（又はラミネート）
、露光、現像を経てｆｄｌに示すようにメッキレジスト
６を形成する。更に（ｅｌに示すように、下地処理とし
てニッケルメッキを施した後、金等の耐エツチング性金
属メッキ層７を形成する。そして、メンキレジストを剥
離して（「）のように、スルーホール内壁部および開口
周縁部のみに、前記金属メッキ層７が形成された状態を
得る。このあと、ドライフィルムレジストをラミネート
し、露光、現像を経てパターンレジスト８を形成する。
１を示している。（ｂｌではこの基板１にドリル等によ
り穴明は加工を行い、スルーホール穴４を設けた状態を
表している。これに活性化処理を行った後、銅スルーホ
ールメッキ工程を経て（Ｃ１のように、銅メッキ層５を
形成する。この状態でレジスト塗布（又はラミネート）
、露光、現像を経てｆｄｌに示すようにメッキレジスト
６を形成する。更に（ｅｌに示すように、下地処理とし
てニッケルメッキを施した後、金等の耐エツチング性金
属メッキ層７を形成する。そして、メンキレジストを剥
離して（「）のように、スルーホール内壁部および開口
周縁部のみに、前記金属メッキ層７が形成された状態を
得る。このあと、ドライフィルムレジストをラミネート
し、露光、現像を経てパターンレジスト８を形成する。
ｆｇｌではこのパターンレジスト８が現像およびエツチ
ングにおいて、液圧により破れ部９が発生した状態を示
している。この破れ部９から侵入したエソチンダ液は、
金属メッキ層のガードによって、スルーホール内壁のメ
ッキ層を溶解させることはない。しかるのち所定のエツ
チング終了後、レジス［１！工程を経て、（ｈｌに示す
層間断線のない回路基板１０を得ることができる。
ングにおいて、液圧により破れ部９が発生した状態を示
している。この破れ部９から侵入したエソチンダ液は、
金属メッキ層のガードによって、スルーホール内壁のメ
ッキ層を溶解させることはない。しかるのち所定のエツ
チング終了後、レジス［１！工程を経て、（ｈｌに示す
層間断線のない回路基板１０を得ることができる。
本発明の製造方法によれば、厚みの薄いドライフィルム
レジストを用いても、スルーホール部ノ層間断線を生し
ることなく細密パターンの形成が可能となるため、回路
基板の歩留り、および偉績性の向上に大きな効果がある
。
レジストを用いても、スルーホール部ノ層間断線を生し
ることなく細密パターンの形成が可能となるため、回路
基板の歩留り、および偉績性の向上に大きな効果がある
。
第１図／の（ａｌ〜（ｈｌは、本発明の実施例である回
路基板の製造方法を示したプロセスの各工程図である。 基）反 基材 銅箔 スルーホール穴 銅メッキ層 メッキレジスト 金属メッキ層 パターンレジスト 破れ部 回路基板 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助４スルーホール
六 本発明の大涛Ｆ？１τゐｂ回路基板の製造方法とボしに
工脛図第 １ 図 冷光研の大艶存１τゐろ回お基若１プ製上記万汰Σ示し
た工程図第 １ 図
路基板の製造方法を示したプロセスの各工程図である。 基）反 基材 銅箔 スルーホール穴 銅メッキ層 メッキレジスト 金属メッキ層 パターンレジスト 破れ部 回路基板 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助４スルーホール
六 本発明の大涛Ｆ？１τゐｂ回路基板の製造方法とボしに
工脛図第 １ 図 冷光研の大艶存１τゐろ回お基若１プ製上記万汰Σ示し
た工程図第 １ 図
Claims (1)
- 基板に穴明け加工したのち、銅スルーホールメッキ，パ
ターンニング用レジスト形成，エッチングの各工程を経
てなる回路基板の製造方法において、前記銅スルーホー
ルメッキ工程の後に、スルーホール内壁部又はスルーホ
ール開口周縁部に前記銅メッキとは異なる金属メッキを
施すことを特徴とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32842488A JPH02174194A (ja) | 1988-12-26 | 1988-12-26 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32842488A JPH02174194A (ja) | 1988-12-26 | 1988-12-26 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02174194A true JPH02174194A (ja) | 1990-07-05 |
Family
ID=18210107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32842488A Pending JPH02174194A (ja) | 1988-12-26 | 1988-12-26 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02174194A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344921A (ja) * | 2005-05-12 | 2006-12-21 | Maruwa Seisakusho:Kk | プリント基板の製造方法 |
-
1988
- 1988-12-26 JP JP32842488A patent/JPH02174194A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344921A (ja) * | 2005-05-12 | 2006-12-21 | Maruwa Seisakusho:Kk | プリント基板の製造方法 |
| JP4520392B2 (ja) * | 2005-05-12 | 2010-08-04 | 株式会社丸和製作所 | プリント基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100661713B1 (ko) | 프린트 기판의 제조방법 | |
| JPH1187931A (ja) | プリント配線板の製造方法 | |
| JP3500977B2 (ja) | 両面回路板の製造方法 | |
| JPH02174194A (ja) | 回路基板の製造方法 | |
| JPH01290289A (ja) | 導体パターン形成方法 | |
| JPH1187886A (ja) | プリント配線板の製造方法 | |
| JP2586777B2 (ja) | 多層印刷配線板の製造方法 | |
| JP3077255B2 (ja) | 配線板とその製造方法 | |
| JP2828825B2 (ja) | ブラインドホールを有する高密度プリント配線板の製造方法 | |
| JPS6182497A (ja) | 印刷配線板の製造法 | |
| JPS59175797A (ja) | 多層プリント板の製造方法 | |
| JP3713726B2 (ja) | 多層プリント配線板 | |
| JPH0232589A (ja) | プリント配線板の製造方法 | |
| JPH08186357A (ja) | プリント配線板及びその製造方法 | |
| JP3688940B2 (ja) | 可撓性回路基板の配線パタ−ン形成法 | |
| JP3812006B2 (ja) | 多層プリント配線板の製造方法 | |
| JP3205089B2 (ja) | 多層導体フィルムキャリアの製造方法 | |
| JPS59155994A (ja) | 多層印刷配線板の製造方法 | |
| JPH06302959A (ja) | 多層プリント配線板の製造方法 | |
| JPH09326561A (ja) | 多層プリント配線板及びその製造方法 | |
| JPH0548242A (ja) | 金属銅皮膜のエツチング方法 | |
| JPH05299836A (ja) | プリント配線板およびその製造方法 | |
| JPH05327184A (ja) | 電子部品搭載用基板の製造方法 | |
| JPH03227589A (ja) | プリント配線板の製造方法 | |
| JPS63185092A (ja) | プリント回路基板の製造方法 |