JPH02173875A - 画像メモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、画像情報を記憶する画像メモリを制御する
画像メモリ制御装置に関する。

（従来の技術） 近年、多量に発生する文書などの画像情報をスキャナ（
２次元走査装置）によって読取り、この読取った画像情
報を光ディスクに記憶し、この記憶されている画像情報
を検索して読出し、それを出力装置たとえばＣＲＴデイ
スプレィ装置あるいは記録装置で目視し得る状態に出力
する画像情報処理装置が実用化されている。

このような画像情報処理装置において、画像メモリのア
クセス制御を行なう画像メモリ制御装置は、例えば第６
図に示すように構成されている。

すなわち、ＣＰＩＪ６１は、光デイスク装置から読出し
た情報を処理したり検索したりするプロセッサとして用
いられるマイクロコンピュータ（以下、ｒＣＰＵＪとい
う。）である。このＣＰＵ６１はシステムバス６２を介
して他のモジュールと接続されるようになっている。メ
インメモリ６３は、上記ＣＰＵ６１を制御するプログラ
ムやデータを記憶するものであり、システムバス６２を
介して他のモジュールと接続されるようになっている。

アドレス生成器６４は、画像メモリ６７にアクセスする
際のアドレスを生成するものである。このアドレス生成
器６４も、システムバス６２を介して他のモジュールと
接続されるようになっており、アドレス生成器６４とシ
ステムバス６２との間のデータの受渡しはアドレス生成
器６４の内部に設けられている入出カポ−トロ４ａを介
して行なわれるようになっている。このアドレス生成器
６４で生成されたアドレスＡＤＩは、マツピングＲＡＭ
６５及びマルチプレクサ６６に供給されるようになって
いる。マツピングＲＡＭ６５は入力されたアドレスＡＤ
Ｉに対して所定の変換（マツピング）を行なってマツピ
ングアドレスＡＤ２を出力するものである。このマツピ
ングＲＡＭ６５のデータの更新はシステムバス６２を介
して行なわれるようになっている。マルチプレクサ６６
は、マツピングＲＡＭ６５が出力するマツピングアドレ
スＡＤ２またはアドレス生成器６４が出力するアドレス
ＡＤＩのいずれかを選択して、実際に画像メモリ６７に
アクセスするアドレアスＡＤ３を出力するものである。

画像メモリ６７は、画像データを記憶するもので、マル
チプレクサ６６により与えられるアドレスＡＤ３に応じ
てシステムバス６２から供給される画像データを書込ん
だり、画像データを読出してシステムバス６２に出力す
るものである。

従来の画像メモリ制御装置は、上記したように、アドレ
ス生成器６４と画像メモリ６７との間にマツピングＲＡ
Ｍ６５を設け、このマツピングＲＡＭ６５を介してアド
レス変換を行い、画像メモリ６７にアクセスするように
なっている。そして、マツピングＲＡＭ６５の内容の変
更は、ＣＰＵ６１がシステムバス６２を介して行なうよ
うになっている。したがって、アドレス生成器６４がマ
ツピングＲＡ　Ｍ６５を使用して画像メモリ６７をアク
セス中は、該マツピングＲＡＭ６５の内容の読出しや変
更は不可能であり、ダイナミックにアドレス変換を行な
おうとする際の障害になっていた。また、マツピングＲ
ＡＭ６５に供給されるアドレス線は固定されるので、マ
ツピングできる画像メモリ６７上の単位ブロック長も固
定されてしまい、仮想アドレス方式による画像メモリ６
７のアクセスを実現しようとする際、マツピングＲＡＭ
６５に管理情報を持たなければならず、ハードウェアが
膨大になるという問題点があった。

（発明が解決しようとする課題） この発明の画像メモリ制御装置は、上記したように、マ
ツピングＲＡＭによりアドレス変換を行なうものは、そ
のマツピングＲＡＭのアクセス中は、該マツピングＲＡ
Ｍの内容の読出しや変更は不可能であり、ダイナミック
にアドレス変換を行なう際の障害になっているという欠
点、マツピングＲＡＭに供給されるアドレス線は固定的
であるので、マツピングできる画像メモリ上の単位ブロ
ック長も固定されてしまい、仮想アドレス方式による画
像メモリの管理を実現しようとする際、マツピングＲＡ
Ｍに管理情報を持たなければならず、ハードウェアが膨
大になるという問題点を除去するためになされたもので
、簡単な構成により動的にアドレス変換を行なう仮想ア
ドレス方式を導入することのできる画像メモリ制御装置
を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明の画像メモリ制御装置は、画像情報を記憶する
第１の記憶手段と、アドレス変換情報を記憶する第２の
記憶手段と、この第２の記憶手段にバスを介して接続さ
れるアドレス生成手段と、このアドレス生成手段に設け
られ、前記バスを介して前記第２の記憶手段のアドレス
変換情報を読出す読出手段とを具備し、前記読出手段に
より読出した前記アドレス変換情報に基づき、前記アド
レス生成手段により生成したアドレスにより前記第１の
記憶手段にアクセスすることを特徴とする。

（作用） この発明の画像メモリ制御装置は、第１の記憶手段にア
クセスする際のアドレス変換情報を第２の記憶手段上に
記憶しておき、アドレス変換が必要な際は、読出手段に
よりバスを介して上記第２の記憶手段上のアドレス変換
情報を読出し、このアドレス変換情報に基づいて生成手
段により実アドレスを生成し、この実アドレスにより第
１の記憶手段にアクセスするようにしたものである。

これによりハードウェアの増加を招くことなく動的にア
ドレス変換を行なうことができるものとなっている。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。

第２図は、この発明の画像メモリ制御装置を適用した画
像情報処理装置の構成例を示すものである。

すなわち、画像情報処理装置は、制御モジュル１０、メ
モリモジュール１２、画像処理モジュール１４、通信制
御モジュール１６、スキャナ装置１８、光ディスク２０
並びに光デイスク装置２２、キーボード２３、ＣＲＴデ
イスプレィ装置２４、プリンタ装置２５、磁気ディスク
２６並びに磁気ディスク装置２７、マウス２９、システ
ムバス３０、および画像バス３２によって構成されてい
る。

制御モジュール１０は、画像情報の記憶、検索および編
集処理等の各種処理を行うＣＰＵ３４、光デイスク装置
２２および磁気ディスク装置２７とＣＰＵ３４とを接続
するインターフェース回路３６から構成されている。Ｃ
ＰＵ３４には、キーボード２３およびマウス２９が接続
されるようになっている。また、インターフェース回路
３６は、例えばＤＭＡチャネルにより構成され、光デイ
スク装置２２あるいは磁気ディスク装置２７とメモリモ
ジュール１２内の各メモリ、画像処理モジュル１４、あ
るいは通信制御モジュール１６との間で、ＣＰＵ３４介
在することなく、高速にデータ転送を行なうものである
。

メモリモジュール１２は、画像情報の記憶、検索、編集
等の各種処理プログラムおよび管理情報等を記憶するメ
インメモリ３８、Ａ４サイズの原稿数頁分の画像情報に
対応する記憶容量を有する画像メモリとしてのページメ
モリ４０、このページメモリ４０に供給するアドレスを
生成するアドレス生成器１、および表示用インターフェ
ースとしての表示メモリ４２と表示制御部４４などから
構成されている。

上記メインメモリ（第２の記憶手段）３８の一部には、
アドレス変換に使用される複数のディスクリブタ４かテ
ーブル形式で格納されている。また、ページメモリ（台
１の記憶手段）４０の一部には、バッファメモリ領域４
０ａが設けられている。このバッファメモリ領域４０ａ
は図示しないカウンタによって書込み、読出しの制御が
なされる。ページメモリ４０は、例えば光ディスク２０
に記憶する画像情報や光ディスク２０から読出された画
像情報を一時記憶するメモリである。このページメモリ
４０に与えるアドレスは、アドレス生成器１により生成
されるようになっている。また、表示メモリ４２には、
ＣＲＴデイスプレィ装置２４に形成される表示ウィンド
ウ（図示せず）内に実際に表示される画像情報、即ちペ
ージメモリ４０の画像情報に対して拡大、縮小、回転、
挿入、あるいは白黒反転等を施された画像情報が記憶さ
れるものである。表示制御部４４は、ＣＲＴデイスプレ
ィ装置２４の表示処理の制御等を行うものである。上記
アドレス生成器１およびディスクリブタ４の詳細につい
ては後述する。

画像処理モジュール１４は、画像情報の拡大、縮小を行
う拡大縮小回路４６、画像情報を縦横変換することによ
り、画像情報の回転処理を行う縦横変換回路４８、画像
情報の圧縮（冗長度を少なくする）および伸長（少なく
された冗長度を元に戻す）による符号化処理を施す圧縮
伸長回路（ＣＯＤＥＣ）５０、スキャナ装置１８用のス
キャナインターフェース５２、プリンタ装置２５用のプ
リンタインターフェース５４、および拡大縮小回路４６
及び縦横変換回路４８と、圧縮伸長回路５０、スキャナ
インターフェース５２、及びプリンタインターフェース
５４とを接続する内部バス５６によって構成されている
。

通信制御モジュール１６は、例えばＬＡＮに接続される
Ｂ　ＣＰ　（Ｂ　ｕｓ　　Ｃｏｍｍｕｎｌｃａｔ！ｏｎ
Ｐ　ｒｏｃｅｓｓｏｒ）等の通信インターフェース５８
によって構成されている。また、通信制御モジュール１
６には、ＦＣＰ　（ファクシミリ接続機構）、パソコン
等の外部機器とのインターフェースを介して接続される
Ｕ　ＣＰ　（Ｕ　ｎ１ｖｅｒｓａｌＣｏｎｕｎｕｎｉｃ
ａｔｌｏｎ　　Ｐ　ｒｏｃｅｓｓｏｒ）が設けられたも
のであっても良い。この通信制御モジュール１６は、通
信回線を介して送信されてきた検索情報をメインメモリ
３８へ供給したり、送信されてきた検索情報に対応した
画像情報を送信する。さらに、光ディスク２０に記憶す
る画像情報をページメモリ４０へ供給するとともに、画
像情報に対応した検索情報をメインメモリ３８へ供給す
るものである。

システムバス（バス）３０は、アドレス、データあるい
はコマンド等の制御情報送受用のバスであり、制御モジ
ュール１０、メモリモジュール１２、画像処理モジュー
ル１４、および通信制御モジュール１６の間を相互に接
続するものである。

また、画像バス３２は画像情報送受用のバスであり、メ
モリモジュール１２、画像処理モジュール１４、および
通信制御モジュール１６の間を相互に接続するものであ
る。

スキャナ装置１８はたとえば２次元走査装置で、原稿（
文書）上をレーザビーム光で２次元走査することにより
、原稿上の画像情報に応じた電気信号を得るものである
。

光デイスク装置２２は、スキャナ装置１８で読取られた
画像情報などを光ディスク２０に順次記憶するとともに
、キーボード２３等によって指定される検索情報に対応
した画像情報を光ディスク２０から検索するものである
。

キーボード２３は、光ディスク２０に記憶する画像情報
に対応する固有の検索情報及び記憶、検索、編集処理等
の各種動作指令を入力するものである。また、マウス２
つは、たとえばＣＲＴデイスプレィ装置２４上の表示ウ
ィンドウ上に表示されるカーソル（図示せず）を上下、
左右方向に任意に移動させ、所望の位置で指示を与える
ことにより、カーソルが位置している表示内容（種々の
動作モード、編集画像のための領域指定またはアイコン
等）を選択または指示するものである。

ＣＲＴデイスプレィ装置（陰極線管表示装置）２４は、
スキャナ装置１８で読取られた画像情報や先ディスク２
０から検索された画像情報を表示するものである。この
ＣＲＴデイスプレィ装置２４は、画像情報を表示する表
示領域に最大４つのウィンドウ（図示せず）が形成され
ており、４つの画像情報を同時に表示することができる
マルチウィンドウ型表示装置である。この各表示ウィン
ドウに表示された画像情報は、各々独立して画像の拡大
、縮小、回転、スクロール等の処理が行われるようにな
っている。

プリンタ装置２５は、スキャナ装置１８で読取られた画
像情報や光ディスク２ｏから検索された画像情報、ある
いはＣＲＴデイスプレィ装置２４で表示している画像情
報を印字出力（ハードコピー）するものである。

磁気ディスク装置２７は、この磁気ディスク装置２７に
装着された磁気ディスク２８に各種処理プログラムを記
憶するとともに、キーボード２３から入力された検索情
報とこの検索情報に対応する画像情報が記憶される光デ
イスク２０上の記憶アドレス、画像サイズ等からなる検
索データを記憶するものである。

次に、メモリモジュール１２内の、画像メモリ制御装置
としてのアドレス生成器１、ページメモリ４０及びメイ
ンメモリ３８の詳細について、第１図に示−すブロック
図を参照して説明する。

図において、ＣＰＵ３４は、上述したように、システム
バス３０を介して画像情報の記憶、検索および編集処理
等の各種処理を行なうもので、アドレス／データおよび
コマンドをシステムバス３０を介して送受することによ
り画像情報処理装置全体を制御するようになっている。

メインメモリ３８は、上述したように、画像情報の記憶
、検索、編集等の各種処理プログラムおよび管理情報等
を記憶するとともに、アドレズ変換情報としてのディス
クリブタ４を記憶するものである。ディスクリブタ４は
、第３図に示すように、８バイトのデータにより構成さ
れ、これが例えば８０９６個集積されてディスクリブタ
・テーブルとしてメインメモリ３８に格納されている。

ディスクリブタ４中の「ベース」は、ページメモリ４０
の単位ブロックの開始位置を示す物理メモリアドレスで
、「リミット」は上記単位ブロックの大きさ（限界）を
示すものである。この「リミット」により単位ブロック
長を自由に設定できるようになっている。また、「Ｐ」
は該当する単位ブロックがページメモリ４０に存在する
か否かを示すものであり、ｒＡＪは当該単位ブロックに
アクセスがあったか否かを示すフラグである。このディ
スクリブタ４は、ＣＰＵ３４を動作させるオペレーティ
ングシステムにより管理され、必要に応じて更新される
ものである。

アドレス生成器１は、ページメモリ４０に与える実アド
レスＡＤＲを生成するもので、アドレス、データ及びコ
マンドがシステムバス３０を介して他のモジュールとの
間で送受されるようになっている。このアドレス生成器
１との間の画像の二次元アドレス等のデータの送受は、
ＣＰＵ３４が入出力命令を実行することによりアドレス
生成器１の内部に設けられた入出力ポート２を介して行
なわれるようになっている。

このアドレス生成器１においては、ＣＰＵ３４が出力す
るアドレスデータをそのままページメモリ４０の実アド
レスとして使用するモードと、アドレス変換により実ア
ドレスを生成して使用するモードとを備えている。上記
実アドレスを使用するモードの場合は、何ら変換を行な
わず、受取ったアドレスデータをそのままページメモリ
４０の実アドレスとして送出する。

また、ページメモリ４０は、上述したように、光デイス
ク装置２２から読出した画像データを記憶するものであ
り、アドレス生成器１が出力する実アドレスＡＤＨによ
ってアクセスされ、そのデータはデータバスＤＡＴを介
してシステムバス３０との間で送受されるようになって
いる。

次に、上記構成において、第４図及び第５図を参照して
、アドレス変換を行なうモードでページメモリ４０にア
クセスする場合の動作について説明する。

ます、アドレス生成器１がアドレス生成してベジメモリ
４０にアクセスする場合の動作について第４図を参照し
つつ説明する。アドレス生成器１の内部で生成するペー
ジメモリ４０の仮想アドレス７０は、セレクタ部７０ａ
とオフセット部７０ｂとにより構成されている。まず、
アドレス生成器１の内部に設けられたセグメントレジス
タ７１のセレクタ部７１ａに仮想アドレス７０のセグメ
ント部７０ａの内容をロードする。一方、ＣＰＵ３４は
、その内部に設けられたレジスタＬＤＴＲ７７のセレク
タ部７７ａにより指定される、ディスクリブタテーブル
の１つであるＧＤＴ（グローバル・ディスクリブタテー
ブル）７２に登録されているページメモリアクセス用Ｌ
ＤＴ（ローカル・ディスクリブタテーブル）ディスクリ
ブタ７３を、アドレス生成器１内部に設けられたページ
メモリアクセス用ＬＤＴポインタ７５にロードする。こ
のページメモリアクセス用ＬＤＴポインタ７５の内容は
ページメモリアクセス用ＬＤＴ７４のアドレスを示して
いる。アドレス生成器１は、このページメモリアクセス
用ＬＤＴポインタ７５の内容をもとに、第１図に示すバ
スアクセス回路３を駆動することにより、システムバス
３０を介してメインメモリ３８に記憶されているページ
メモリアクセス用ディスクリブタ７６を読出し、セグメ
ントレジスタ７１のリミット部７１ｂおよびベース部７
１ｃにロードする。このロードされたリミット部７１ｂ
およびベース部７１ｃによりページメモリ４０内の単位
ブロックｋが指定され、この単位ブロックｋを指定する
ベース部７１ｃの内容に仮想アドレス７０のオフセット
部７０ｂの値を加算したものが、ページメモリ４０の実
アドレスＡＤＨとなる。

次に、ＣＰＵ３４ががアドレス生成してページメモリ４
０にアクセスする場合の動作について、第５図を参照し
つつ説明する。ＣＰＵ３４の内部で生成するページメモ
リ４０の仮想アドレス７０は、上記と同様に、セレクタ
部７０ａとオフセット部７０ｂとにより構成されている
。まず、ＣＰＵ３４の内部に設けられたセグメントレジ
スタフ８のセレクタ部７８ａに仮想アドレス７０のセグ
メント部７０ａの内容をロードする。一方、ＣＰＵ３４
は、その内部に設けられたレジスタＬＤＴＲ７７のセレ
クタ部７７ａにより指定される、メインメモリ３８内部
に設けられたディスクリブタテーブルの１つであるＧＤ
Ｔ（グローバル・ディスクリブタテーブル）７２に登録
されているページメモリアクセス用ＬＤＴ　（ローカル
・ディスクリブタテーブル）ディスクリブタ７３を、Ｃ
ＰＵ３４内部に設けられたレジスタＬＤＴＲ７７にロー
ドする。このレジスタＬＤＴＲ７７の内容はページメモ
リアクセス用ＬＤＴ７４のアドレスを示している。ＣＰ
Ｕ３４は、このレジスタＬＤＴＲ７７の内容をもとに、
メインメモリ３８に記憶されているページメモリアクセ
ス用ディスクリブタ７６を読出し、セグメントレジスタ
７８のリミット部７８ｂおよびベース部７８ｃにロード
する。このロードされたリミット部７８ｂおよびベース
部７８ｃによりページメモリ４ｏ内の単位ブロックｋが
指、定され、この単位ブロックｋを指定するベース部７
８．０の内容に仮想アドレス７０のオフセット部７０ｂ
の値を加算したものが、ページメモリ４０の実アドレス
ＡＤＨとなる。

仮想アドレス方式を採用する場合は、ディスクリブタ４
内のｒＰＪビットを用い、該当する単位ブロックが存在
するか否かを判断し、その結果に従って、管理プログラ
ムの制御の下に、例えば磁気ディスク２０等の二次記憶
との間で単位ブロックを単位としてロード、アンロード
を行い、見掛は上は大容量のページメモリ４０を実現す
ることができる。

以上説明したように、ページメモリにアクセスする際の
アドレス変換情報としてのディスクリブタ４をメインメ
モリ３８上に記憶しておき、アドレス変換が必要な際は
、アドレス生成器１内部に設けられたバスアクセス回路
３によりシステムバス３０を介して上記メインメモリ３
８上のディスクリブタ４を読出し、このディスクリブタ
４の内容に基づいてアドレス生成器１により実アドレス
を生成し、この実アドレスによりページメモリ４０にア
クセスするようにしたので、ハードウェアの増加を招く
ことなく動的にアドレス変換を行なうことができるもの
となっている。また、上記したページメモリ４０にアク
セスする際のアドレス変換は、ＣＰＵ３４がメインメモ
リ３８にアクセスする場合も使用される手法であり、上
記構成とすることにより画像データと画像データ以外の
データを同じ管理手法で管理することができ、管理プロ
グラムを簡単にすることができるとともに装置を小形に
できるものとなっている。

なお、上記実施例では、ページメモリ４０をアクセスす
る場合のアドレス変換について説明したが、他のメモリ
をアクセスする場合も同様に適用できるものであり、上
記実施例と同様の効果を奏するものである。

［発明の効果］ 以上詳述したようにこの発明によれば、簡単な構成によ
り動的にアドレス変換を行なう仮想アドレス方式を導入
することのできる画像メモリ制御装置を提供できる。

【図面の簡単な説明】

第１図ないし第５図はこの発明の一実施例を示すもので
、第１図は画像メモリ制御装置の構成を概略的に示すブ
ロック図、第２図は画像情報処理装置の構成を概略的に
示すブロック図、第３図はディスクリブタの構成を示す
図、第４図はアドレス生成器のアドレス生成によるアド
レス変換動作を説明するための図、第５図はＣＰＵのア
ドレス生成によるアドレス変換動作を説明するための図
であり、第６図は従来の画像メモリ制御装置の例を示す
ブロック図である。 １・・・アドレス生成器（アドレス生成手段）、２・・
・入出力ボート、３・・・バスアクセス回路（読出手段
）　４・・・ディスクリブタ（アドレス変換情報）　３
０・・・システムバス（バス）　３４・・・ＣＰＵ、３
６・・・インターフェース回路、３８・・・メインメモ
リ（第２の記憶手段）、４０・・・ページメモリ（第１
の記憶手段）。 出願人代理人　弁理士　鈴　江　武　彦第 ］ 図 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 画像情報を記憶する第１の記憶手段と、 アドレス変換情報を記憶する第２の記憶手段と、この第
   ２の記憶手段にバスを介して接続されるアドレス生成手
   段と、 このアドレス生成手段に設けられ、前記バスを介して前
   記第２の記憶手段のアドレス変換情報を読出す読出手段
   とを具備し、 前記読出手段により読出した前記アドレス変換情報に基
   づき、前記アドレス生成手段により生成したアドレスに
   より前記第１の記憶手段にアクセスすることを特徴とす
   る画像メモリ制御装置。