JPH0216725A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0216725A
JPH0216725A JP16663288A JP16663288A JPH0216725A JP H0216725 A JPH0216725 A JP H0216725A JP 16663288 A JP16663288 A JP 16663288A JP 16663288 A JP16663288 A JP 16663288A JP H0216725 A JPH0216725 A JP H0216725A
Authority
JP
Japan
Prior art keywords
annealing
semiconductor element
halogen lamp
emitter
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16663288A
Other languages
English (en)
Inventor
Norihisa Tsuzuki
都築 範久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16663288A priority Critical patent/JPH0216725A/ja
Publication of JPH0216725A publication Critical patent/JPH0216725A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 特性制御アニール工程を含む半導体装置の製造方法に関
し、 半導体素子の特性を適正化することを目的とし、シリコ
ン基板にホウ素(B)及び砒素(A3)をイオン注入し
、該各々の不純物領域の境界に接合を有する半導体素子
を作製した後、タングステンハロゲンランプ・アニール
を行い、該半導体素子の電気的特性を改善するように構
成する。
(産業上の利用分野) 本発明は、相反する導電型の不純物領域を有する半導体
素子を形成した後に行われる特性制御アニール工程を含
む半導体装置の製造方法に関する。
半導体素子、例えばバイポーラプロセスに於けるV−N
PN )ランジスタにおいては、素子形成後に特性制御
アニールが行われる。
〔従来の技術〕
従来、バイポーラプロセスに於けるトランジスタ特性制
御アニール(いわゆるエミッタ・アニール)は、トラン
ジスタのhrE(増幅率)を所定の値まで上昇させるの
を目的で行っているが、このアニール条件、つまり温度
及び時間の制御は再現性に乏しく、それぞれの製品にお
いてテストウェハーを用いて条件出しを行っている。そ
の際、アニール条件によってはhFKが上昇しすぎ、ひ
いてはコレクターエミッタ間耐圧(BVcxo)が劣化
することがしばしばある。−度耐圧が劣化したウェハー
は通常の炉アニールによっては回復させることは不可能
で、その時点においてそのウェハーは不良となり、結果
的にトータルの歩留りを低下させる原因となっていた。
この従来のトランジスタ特性制御アニール(いわゆるエ
ミッタ・アニール)の過大により、トランジスタのhy
t及びコレクターエミッタ間耐圧(BVct。)が劣化
する理由をセルファライン・バイポーラトランジスタの
断面模式図である第4図(A)、(B)を用いて説明す
る。
図中、1はシリコン基板、2はフィールド絶縁膜、3は
Boによって形成したベース拡散領域、4はAs”によ
って形成したエミッタ拡散領域、5aは真性ベース幅、
6はベース引き出し多結晶シリコン、7はサイドウオー
ル絶縁膜、8はC■D絶縁膜、9は多結晶シリコンであ
る。
同図(A)が正常な特性を示すトランジスタ、同図(B
)が過大なエミッタ・アニールにより、h、高過ぎ、ま
たBvcto も劣化したトランジスタを示す、いずれ
もエミッタ・アニール直後の状態である。この図よりわ
かるように、正常なトランジスタに比べてり、高過ぎ、
BVcz。劣化したトランジスタは、4のエミッタ拡散
領域が3のベース拡散領域の境界近くまで拡大するため
、真性ベース領域の幅5aが縮まりhytが増大し、B
Vct・が劣化する。これは通常炉アニールを用い、る
エミッタ・アニールにおいてB3に比べてAs9の拡散
係数の方が僅かに速い為に生じることがわかっている。
〔発明が解決しようとする課題〕
以上の説明のように、従来の特性制御アニール工程では
、過大なエミッタ・アニールにより、hFt高過ぎ、ま
たBVct。も劣化した半導体素子が形成された場合、
当該素子は不良として檜て去る他なく、歩留り低下、コ
ストアップの原因となっていた0本発明はこの問題を解
決し、hvx高過ぎ、またBVcwo も劣化した半導
体素子の特性を適正化することができる半導体装置の製
造方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明はシリコン基板にホウ素(B)及び砒素(As)
をイオン注入し、該各々の不純物領域の境界に接合を有
する半導体素子を作製した後、タングステンハロゲンラ
ンプ・アニール条件い、該半導体素子の電気的特性を改
善することを特徴とする半導体装置の製造方法を提供す
るものである。
前記タングステンハロゲンランプ・7二−ルエ程の条件
は、半導体素子の特性制御に適合して、不活性ガス雰囲
気中で、600℃〜800℃、1〜120秒が適用され
る。
〔作用〕
本発明によりトランジスタのhFKを適正化し、BVc
roを回復させることができる理由を、第1図(A)、
(B)の原理説明図で解説する0図中、先に説明した第
4図(A)、(B)と同一部分には同一番号を付してい
る。
第1図(B)のように特性劣化したトランジスタに本発
明のタングステンハロゲンランプ・アニールを行うこと
により、同図(A)のように真性ベース領域の幅(5b
)が広がる。これは3のBoによって形成したベース拡
散領域がタングステンハロゲンランプ・アニールにより
広がるのに対して4のAs”によって形成したエミッタ
拡散領域は当アニールによってほとんど広がらないこと
による。この理由はタングステンハロゲンランプ・アニ
ールの原理特性上によるものである。タングステンハロ
ゲンランプの波長は0.8〜3.3 μmに分布してい
る。第2図に、2200 Kに熱せられたタングステン
からの放射スペクトルの各波長による放射強度を示して
いる。3のBoにより形成したベース拡散領域はこのよ
うなスペクトルをもつタングステンハロゲンランプ・ア
ニールにより十分昇温するのに対して、4のAs” に
より形成したエミッタ拡散領域は当アニールによって昇
温しに<<、前記ベース領域との温度差が生じ、前記現
象がおこるものと思われる。これはタングステンハロゲ
ンランプからの熱の吸収の程度がAs”により形成した
エミッタ拡散領域とBoによって形成したベース拡散領
域とで異なるためと考えられる。
以上のことにより、第1図(B)の真性ベース領域の幅
5aはアニール後、第1図(A)の5bにまで広がり結
果として高くなりすぎたh□は下げられ適正化され、ま
たBvC!。も上昇するのである。
〔実施例〕
第3図(A)〜(C)は本発明の一実施例を示したバイ
ポーラトランジスタの工程断面図である。
第1図(A)、(B)と対応する部分に同一符号を付し
ている。
第3図(A)はいわゆるエミッタ・アニール前の状態、
同図(B)は980 ℃、30分のエミッタ・アニール
後の状態、当バイポーラトランジスタにとって980℃
、30分のアニールは過大であり、そのためトランジス
タ特性はり、が200と高くなったのにかかわらず、B
VCEO5V以下、13Vts。
4■以下、BVc、。20Vを示してしまった。ここに
おいて、BVc、。(コレクターエミッタ間耐圧)は重
要で、4■以下では製品として使うことは不可能である
次に同図(C)は同図(B)のトランジスタに対してド
ライN!雰囲気において700’C260秒のタングス
テンハロゲンランプ・アニール工程った後の状態である
。当アニールにより、トランジスタの特性はhF!10
0ニまで減少し、B Vcto IOV 。
B Vt鳳o 5 VSB Vcto 20Vの特性に
回復することができた。
以上の実施例において、エミッタの不純物としてAs”
、ベースの不純物としてB″″を用いたが、本発明は、
タングステンハロゲンランプ・アニルにより、同様に加
熱され方が異なる他の相反する導電型の不純物領域を有
する半導体素子に適用できるものであり、例えば、エミ
ッタにPoを導入し、ベースにB9を導入した素子にも
有効である。
本発明は、特に、出来上がりのベース幅が1000Å以
下の浅い接合を持つ縦型高速半導体素子の製造に有益で
ある。
(発明の効果〕 以上、説明したように゛、本発明に係わる半導体装置の
製造方法においては、ウェハープロセス途中のトランジ
スタ特性制御アニール工程(いわゆるエミッタ・アニー
ル工程)において、−度、不良となったトランジスタが
再び正常動作するため、歩留り向上及びコストダウンに
寄与すること大である。
【図面の簡単な説明】
第1図(A)、(B)は本発明の原理説明図、第2図は
タングステンハロゲンランプの特性を示す線図、 第3図(A)〜(C)は本発明の実施例の工程断面図、 第4図(A)   (B)は従来例の工程断面図である
。 1はシリコン基板 2はフィールド絶縁膜 3はベース拡散領域 4はエミッタ拡散領域 5a、5bは真性ベース領域の幅 6はベース引き出し多結晶シリコン 7はサイドウオール絶縁膜 8はCVD絶縁膜 9は多結晶シリコン

Claims (1)

  1. 【特許請求の範囲】 1、シリコン基板にホウ素(B)及び砒素(As)をイ
    オン注入し、該各々の不純物領域の境界に接合を有する
    半導体素子を作製した後、タングステンハロゲンランプ
    ・アニールを行い、該半導体素子の電気的特性を改善す
    ることを特徴とする半導体装置の製造方法。 2、請求項1記載の半導体装置の製造方法において、 前記タングステンハロゲンランプ・アニールは不活性ガ
    ス雰囲気中で、600〜800℃において、1〜120
    秒間なすことを特徴とする半導体装置の製造方法。
JP16663288A 1988-07-04 1988-07-04 半導体装置の製造方法 Pending JPH0216725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16663288A JPH0216725A (ja) 1988-07-04 1988-07-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16663288A JPH0216725A (ja) 1988-07-04 1988-07-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0216725A true JPH0216725A (ja) 1990-01-19

Family

ID=15834883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16663288A Pending JPH0216725A (ja) 1988-07-04 1988-07-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0216725A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8603504B2 (en) 2005-03-30 2013-12-10 Ajinomoto Co., Inc. Cosmetic powder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8603504B2 (en) 2005-03-30 2013-12-10 Ajinomoto Co., Inc. Cosmetic powder

Similar Documents

Publication Publication Date Title
US6372611B1 (en) Semiconductor manufacturing method including gettering of metal impurities
JP2001516154A (ja) 個別に最適化されたnチャネルおよびpチャネルトランジスタ性能のための除去可能なサイドウォールスペーサを用いるcmosプロセス
JPH05109737A (ja) 薄膜トランジスタの製造方法
JPH0473619B2 (ja)
JPS6025894B2 (ja) イオン打込みを用いた半導体装置の製造方法
JPS6066814A (ja) 半導体デバイスの製造方法
US6001711A (en) Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer
JPH0216725A (ja) 半導体装置の製造方法
US5340752A (en) Method for forming a bipolar transistor using doped SOG
JP3517131B2 (ja) 半導体装置の製造方法及び半導体製造装置
JPH10233457A (ja) 半導体装置の製造方法
JP2005294341A (ja) 半導体装置の製造方法
JP4073171B2 (ja) 半導体装置の製造方法
JPS5878457A (ja) 半導体装置の製造方法
JP2794572B2 (ja) 半導体装置の製造方法
JPS63221647A (ja) 半導体装置の製造方法
KR19990029502A (ko) 반도체장치의 제조방법
JPS61166074A (ja) 絶縁ゲ−ト型トランジスタ及びその製造方法
JPH07201873A (ja) 半導体装置の製造方法
JPS5984422A (ja) 半導体装置の製造方法
JPS63124520A (ja) 半導体装置の製造方法
JP3055609B2 (ja) 半導体装置の製造方法
JP2653513B2 (ja) 半導体装置の製造方法
JPS5856365A (ja) 半導体装置の製造方法
JPH0590280A (ja) 半導体装置の製造方法