JPH02163979A - ｐｉｎフォトダイオード及びその製造方法 - Google Patents
ｐｉｎフォトダイオード及びその製造方法Info
- Publication number
- JPH02163979A JPH02163979A JP63317883A JP31788388A JPH02163979A JP H02163979 A JPH02163979 A JP H02163979A JP 63317883 A JP63317883 A JP 63317883A JP 31788388 A JP31788388 A JP 31788388A JP H02163979 A JPH02163979 A JP H02163979A
- Authority
- JP
- Japan
- Prior art keywords
- crystal growth
- growth layer
- conductivity type
- layer
- type crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 12
- 239000013078 crystal Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000031700 light absorption Effects 0.000 claims abstract description 28
- 238000000605 extraction Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 abstract description 15
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、基板上に形成されたｐｉｎフォトダイオー
ド及びその製造方法に関するものである。
ド及びその製造方法に関するものである。
半導体受光素子は、小型軽量であり、光信号の変化に対
して高速に追従できることから、光通信、光情報処理に
不可欠のものである。最近では、集結度を向上させる為
、ますます微細化が進んでいる。
して高速に追従できることから、光通信、光情報処理に
不可欠のものである。最近では、集結度を向上させる為
、ますます微細化が進んでいる。
第３図は、従来のｐｉｎフォトダイオードを示す断面図
である。高抵抗化されたＩｎＰの半絶縁性基板１には、
３層構造で台形状結晶成長層が形成されている。最下層
には、ＩｎＰの口型結晶成長層２が形成されており、そ
の上面には、アンドープのＩ ｎＧａＡｓで形成された
光吸収層３が形成されている。さらに、この光吸収層３
の上面には、ＩｎＰのｎ型結晶成長層４が形成されてい
る。
である。高抵抗化されたＩｎＰの半絶縁性基板１には、
３層構造で台形状結晶成長層が形成されている。最下層
には、ＩｎＰの口型結晶成長層２が形成されており、そ
の上面には、アンドープのＩ ｎＧａＡｓで形成された
光吸収層３が形成されている。さらに、この光吸収層３
の上面には、ＩｎＰのｎ型結晶成長層４が形成されてい
る。
この口型結晶成長層４の上面には、信号取り出し用ｎ型
電極５が形成されており、上記光吸収届出し用ｐ型電極
６が形成されている。
電極５が形成されており、上記光吸収届出し用ｐ型電極
６が形成されている。
次に、第４図に基づき、従来のｐｉｎフォトダイオード
の製造方法を説明する。まず、半絶縁性基板１上に、Ｉ
ｒ１Ｐの口型結晶成長層２．１ｎＧａＡｓの光吸収層３
及びＩｎＰのｎ型結晶成長層４をエピタキシャル成長法
で形成する（第４図（ａ）、（ｂ）、（Ｃ））。
の製造方法を説明する。まず、半絶縁性基板１上に、Ｉ
ｒ１Ｐの口型結晶成長層２．１ｎＧａＡｓの光吸収層３
及びＩｎＰのｎ型結晶成長層４をエピタキシャル成長法
で形成する（第４図（ａ）、（ｂ）、（Ｃ））。
次に、光吸収層３の一部上面にレジスト膜７を形成しく
同図（ｄ））ｎ型結晶成長層４及び光吸収層３をエツチ
ングする（同図（ｅ）、（ｆ））。
同図（ｄ））ｎ型結晶成長層４及び光吸収層３をエツチ
ングする（同図（ｅ）、（ｆ））。
さらに、所定の範囲でレジスト膜８を形成しく同図（ｇ
）） 、口型結晶成長層２をエツチングする（同図（ｈ
））。最後に、口型結晶成長層４及び口型結晶成長層２
上にｎ型電極５及びｎ型電極６を形成し、ｐｉｎフォト
ダイオードが形成される。
）） 、口型結晶成長層２をエツチングする（同図（ｈ
））。最後に、口型結晶成長層４及び口型結晶成長層２
上にｎ型電極５及びｎ型電極６を形成し、ｐｉｎフォト
ダイオードが形成される。
しかしながら、従来技術に係るｐ【ｎフォトダイオード
によると、同一基板］の表面上に例えばＩＣを作成する
場合、光吸収層３の厚さが２〜３μｍ程度であるので基
板が隆起した状態になり、製造プロセスにおいてフォト
レジストを塗布する際、均一にレジスト膜を形成するこ
とができず塗布ムラが生じるという問題があった。その
為、露光、現像、リフトオフ等に悪影響を与え、配線切
れ等が生じるという欠点があった。
によると、同一基板］の表面上に例えばＩＣを作成する
場合、光吸収層３の厚さが２〜３μｍ程度であるので基
板が隆起した状態になり、製造プロセスにおいてフォト
レジストを塗布する際、均一にレジスト膜を形成するこ
とができず塗布ムラが生じるという問題があった。その
為、露光、現像、リフトオフ等に悪影響を与え、配線切
れ等が生じるという欠点があった。
そこで本発明は、大きい段差をなくすことで、レジスト
膜を比較的均一に形成することができる、ｐｉｎフォト
ダイオードを提供することを目的とするものである。
膜を比較的均一に形成することができる、ｐｉｎフォト
ダイオードを提供することを目的とするものである。
また、簡単に上記ｐｉｎフォトダイオードを製造するこ
とができる、ｐｉｎフォトダイオードの製造方法を提供
するものである。
とができる、ｐｉｎフォトダイオードの製造方法を提供
するものである。
上記課題を達成する為、この発明に係るｐｉｎフォトダ
イオードは、第１導電型結晶成長層、光吸収層、第２導
電型結晶成長層、信号取出し用第１電極及び信号取出し
用第２電極を備えて構成されている。ここで、第１導電
型結晶成長層は、高抵抗化された基板」二に形成された
溝の内面に沿って埋め込まれている。また、光吸収層は
第１導電型結晶成長層の上面に沿って溝内に形成され、
基板表面を平坦化する。さらに、少なくとも１つの信号
取出し用第１電極は、第２導電型結晶成長層上に形成さ
れ、少なくとも１つの信号取出し用第２電極は、光吸収
層に形設された溝内で第１導電型結晶成長層が露出した
底部に形成されている。
イオードは、第１導電型結晶成長層、光吸収層、第２導
電型結晶成長層、信号取出し用第１電極及び信号取出し
用第２電極を備えて構成されている。ここで、第１導電
型結晶成長層は、高抵抗化された基板」二に形成された
溝の内面に沿って埋め込まれている。また、光吸収層は
第１導電型結晶成長層の上面に沿って溝内に形成され、
基板表面を平坦化する。さらに、少なくとも１つの信号
取出し用第１電極は、第２導電型結晶成長層上に形成さ
れ、少なくとも１つの信号取出し用第２電極は、光吸収
層に形設された溝内で第１導電型結晶成長層が露出した
底部に形成されている。
また、この発明に係るｐｉｎフォトダイオードの製造方
法は、高抵抗化された基板に溝部を形成する第１の工程
と、溝部内面に沿って第１導電型結晶成長層を形成する
第２の工程と、第１導電型結晶成長層の上面に沿って前
記溝内に光吸収層を形成し、基板表面を平坦化する第３
の工程と、光吸収層の上面に第２導電型結晶成長層を形
成する第４の工程と、第２導電型結晶成長層上に少なく
とも１つの信号取出し用第１電極を形成する第５の工程
と、光吸収層に第１導電型結晶成長層が底部に露出した
溝を形設し、当該第１導電型結晶成長層上に少なくとも
１つの信号取出し用第２電極を形成する第６の工程とを
備えて構成される。
法は、高抵抗化された基板に溝部を形成する第１の工程
と、溝部内面に沿って第１導電型結晶成長層を形成する
第２の工程と、第１導電型結晶成長層の上面に沿って前
記溝内に光吸収層を形成し、基板表面を平坦化する第３
の工程と、光吸収層の上面に第２導電型結晶成長層を形
成する第４の工程と、第２導電型結晶成長層上に少なく
とも１つの信号取出し用第１電極を形成する第５の工程
と、光吸収層に第１導電型結晶成長層が底部に露出した
溝を形設し、当該第１導電型結晶成長層上に少なくとも
１つの信号取出し用第２電極を形成する第６の工程とを
備えて構成される。
この発明に係るｐｉｎフォトダイオードは、以上のよう
に構成されているので、基板表面に大きい段差が生じず
、スピンコーティングにより比較的均一なレジスト膜を
形成することができる。
に構成されているので、基板表面に大きい段差が生じず
、スピンコーティングにより比較的均一なレジスト膜を
形成することができる。
また、この発明に係るｐｉｎフォトダイオードの製造方
法は、カカ単に基板表面を平坦化することができる。
法は、カカ単に基板表面を平坦化することができる。
以ド、この発明の一実施例に係るｐｉｎフォトダイオー
ド及びその製造方法を添附図面に基づき説明する。なお
、説明において同一要素には同一符号を使用し、重複す
る説明は省略する。
ド及びその製造方法を添附図面に基づき説明する。なお
、説明において同一要素には同一符号を使用し、重複す
る説明は省略する。
第１図は、この発明の一実施例に係るｐｉｎフォトダイ
オードを示す断面図である。Ｆｅ等のドーピングにより
高抵抗化されたｒｎＰ等の半絶縁性基板７には、逆台形
状の溝部が形成されており、ＩｎＰ等のｎ型結晶成長層
（第１導電型成長層）８が埋め込まれている。さらに、
このｎ型結晶成長層８により形成された／置部の内面に
沿って、Ｇａ１ｎＡｓで形成された光吸収層９が埋め込
まれており、半絶縁性基板７の表面を平坦化している。
オードを示す断面図である。Ｆｅ等のドーピングにより
高抵抗化されたｒｎＰ等の半絶縁性基板７には、逆台形
状の溝部が形成されており、ＩｎＰ等のｎ型結晶成長層
（第１導電型成長層）８が埋め込まれている。さらに、
このｎ型結晶成長層８により形成された／置部の内面に
沿って、Ｇａ１ｎＡｓで形成された光吸収層９が埋め込
まれており、半絶縁性基板７の表面を平坦化している。
この光吸収層９上面には、ｒｎＰ等のｎ型結晶成長層（
第２導電型結晶成長層）１０が形成されている。なお、
光吸収層９は、吸収する光波長により材質が選択される
もので、Ｇａ１ｎＡｓに限定されるものではない。例え
ば、１．３μｍ１１．５５μｍ以外の波長を有する光を
吸収する場合には、ＧａＡｓ５ＡＩＧａＡｓを使用する
ことができる。
第２導電型結晶成長層）１０が形成されている。なお、
光吸収層９は、吸収する光波長により材質が選択される
もので、Ｇａ１ｎＡｓに限定されるものではない。例え
ば、１．３μｍ１１．５５μｍ以外の波長を有する光を
吸収する場合には、ＧａＡｓ５ＡＩＧａＡｓを使用する
ことができる。
ｎ型結晶成長層１０上には、信号取出し用の第１オーミ
ツク電極１１が形成されている。また、上記光吸収層９
には溝部が形設されており、ｎ型結晶成長層８が露出し
た底部には、信号取出し用の第２オーミツク電極１２が
形成されている。
ツク電極１１が形成されている。また、上記光吸収層９
には溝部が形設されており、ｎ型結晶成長層８が露出し
た底部には、信号取出し用の第２オーミツク電極１２が
形成されている。
この実施例によれば、基板表面に信号取出し用電極を形
成する必要がないので、接触抵抗を低くすることができ
、信頼性を向上させることができる。
成する必要がないので、接触抵抗を低くすることができ
、信頼性を向上させることができる。
次に、第２図に基づき、この発明の一実施例に係るｐｉ
ｎフォトダイオードの製造方法を説明する。第１の工程
では、高抵抗化された基板７に溝部を形成する。具体的
には、半絶縁性基板７の全面に窒化硅素（ＳｉＮｘ）膜
１３を形成しく第２図（ａ）） 、その上面にフォトレ
ジスト膜１４を形成する。その後、フォトリングラフィ
技術で開口を形成しく同図（ｂ）） 、窒化硅素膜１３
を一部除去する（同図（Ｃ））。さらに、半絶縁性基板
７を異方エツチングし、逆台形状の溝部Ａを形成する（
同図（ｄ））。
ｎフォトダイオードの製造方法を説明する。第１の工程
では、高抵抗化された基板７に溝部を形成する。具体的
には、半絶縁性基板７の全面に窒化硅素（ＳｉＮｘ）膜
１３を形成しく第２図（ａ）） 、その上面にフォトレ
ジスト膜１４を形成する。その後、フォトリングラフィ
技術で開口を形成しく同図（ｂ）） 、窒化硅素膜１３
を一部除去する（同図（Ｃ））。さらに、半絶縁性基板
７を異方エツチングし、逆台形状の溝部Ａを形成する（
同図（ｄ））。
第２の］二程では、溝の内面に沿って第１導電型結晶成
長層を形成する。具体的には、半絶縁性基板７上にＩｎ
Ｐ等のｎ型結晶成長層（第１導電型結晶成長層）８を有
機金属気相成長法 （ＯＭ Ｖ Ｐ Ｅ法）で埋め込み成長させる（同図（
ｅ））。
長層を形成する。具体的には、半絶縁性基板７上にＩｎ
Ｐ等のｎ型結晶成長層（第１導電型結晶成長層）８を有
機金属気相成長法 （ＯＭ Ｖ Ｐ Ｅ法）で埋め込み成長させる（同図（
ｅ））。
第″３の工程では、第１導電型結晶成長層の上面に沿っ
て溝内に光吸収層を形成し、基板表面を平坦化する。具
体的には、ｎ型結晶成長層８の上面に沿って、溝部Ａ内
にＩ ｎＧａＡｓ等の光吸収層９を何機金属気相成長法
で埋め込み成長させ、半絶縁性基板７の表面を平坦化す
る（同図（ｅ））。
て溝内に光吸収層を形成し、基板表面を平坦化する。具
体的には、ｎ型結晶成長層８の上面に沿って、溝部Ａ内
にＩ ｎＧａＡｓ等の光吸収層９を何機金属気相成長法
で埋め込み成長させ、半絶縁性基板７の表面を平坦化す
る（同図（ｅ））。
第４の工程では、光吸収層の上面に第２導電型結晶成長
層を形成する。具体的には、まず半絶縁性基板７の全面
に窒化硅素膜１５をＣＶＤ法あるいはスパッタ法等で形
成しく第３図（ｆ）） 、フォトリソグラフィ技術で開
口部Ｂを形成する（同図（ｇ））。次に、この開口部Ｂ
へＩｎＰ等のｎノ（ソ結晶成長層（第２導電型結晶成長
層）１０を有機金属気相成長法で埋め込み成長させる（
同図（）１）、（１））。
層を形成する。具体的には、まず半絶縁性基板７の全面
に窒化硅素膜１５をＣＶＤ法あるいはスパッタ法等で形
成しく第３図（ｆ）） 、フォトリソグラフィ技術で開
口部Ｂを形成する（同図（ｇ））。次に、この開口部Ｂ
へＩｎＰ等のｎノ（ソ結晶成長層（第２導電型結晶成長
層）１０を有機金属気相成長法で埋め込み成長させる（
同図（）１）、（１））。
第５の工程では、第２導電型結晶成長層上に、少なくと
も１つの信号１１出し用第１電極を形成する。具体的に
は、ｎ型結晶成長層１０の上面に少なくとも１つの信号
取出し用の第１オーミツク電極（第１電極）１１を形成
する（同図（ｊ））。
も１つの信号１１出し用第１電極を形成する。具体的に
は、ｎ型結晶成長層１０の上面に少なくとも１つの信号
取出し用の第１オーミツク電極（第１電極）１１を形成
する（同図（ｊ））。
第６の工程では、光吸収層に第１導電型結晶成長層か底
部に露出した溝部を形設し、当該第１導屯ｌ（！！結晶
成長層上に、少なくとも１つの信号取出し用第２電極を
形成する。具体的には、ｎ型結晶成長層８が底部に露出
したｆＩ部Ｃを形設しく同図（ｋ）） 、このｎ型結晶
成長層８の上面に第２オーミツク電ｔ！！ｉｉ（第２電
極）１２を形成する（同図（１））。
部に露出した溝部を形設し、当該第１導屯ｌ（！！結晶
成長層上に、少なくとも１つの信号取出し用第２電極を
形成する。具体的には、ｎ型結晶成長層８が底部に露出
したｆＩ部Ｃを形設しく同図（ｋ）） 、このｎ型結晶
成長層８の上面に第２オーミツク電ｔ！！ｉｉ（第２電
極）１２を形成する（同図（１））。
なお、上記実施例では第１導電型としてｐ型、第２導７
１１型としてｎ型を使用しているが、第１導電型として
ｎ型、第２導電型としてｐ型を使用してもよい。
１１型としてｎ型を使用しているが、第１導電型として
ｎ型、第２導電型としてｐ型を使用してもよい。
また、基板、結晶成長層の材質としてＩｎＰを使用して
いるが、ＩｎＰに限定されるものではない。例えば、Ｇ
ａＡｓ、Ｓｔ等を使用することができる。
いるが、ＩｎＰに限定されるものではない。例えば、Ｇ
ａＡｓ、Ｓｔ等を使用することができる。
この発明に係るｐｉｎフォトダイオードは、大きい段差
をなくすことで、レジスト膜を均一に形成することがで
きる。さらに、電極を十分に大きくすることができるの
で接触抵抗を低くすることができ、信頼性を向上させる
ことができる。
をなくすことで、レジスト膜を均一に形成することがで
きる。さらに、電極を十分に大きくすることができるの
で接触抵抗を低くすることができ、信頼性を向上させる
ことができる。
また、この発明に係るｐｉｎフォトダイオードの製造方
法は、簡単に上記ｐｉｎフォトダイオードを製造するこ
とができ、基板表面からの電極の取り出しを一段と容易
にすることができる。
法は、簡単に上記ｐｉｎフォトダイオードを製造するこ
とができ、基板表面からの電極の取り出しを一段と容易
にすることができる。
従来のプロセスでは、フォトレジストの厚さのムラか０
．３〜１．２７１ｍ程度であり、全ての工程を経て行う
必要かある。しかし、本発明によるとレジストの厚みを
０．７〜０．８μｍの範囲に押さえることができ、ｐｉ
ｎフォフォダイオードの特性も劣化しない。
．３〜１．２７１ｍ程度であり、全ての工程を経て行う
必要かある。しかし、本発明によるとレジストの厚みを
０．７〜０．８μｍの範囲に押さえることができ、ｐｉ
ｎフォフォダイオードの特性も劣化しない。
【図面の簡単な説明】
第１図は、この発明の一実施例に係るｐＩｎ）寸トダイ
オードを示す断面図、第２図は、この発明の一実施例に
係るｐｉｎフォトダイオードの製造方法を示す工程図、
第３図は、従来技術に係るｐｉｎフォトダイオードを示
す断面図、第４図は、従来技術に係るｐｉｎフォトダイ
オードの製造方法を示す工程図である。 １．７・・・半絶縁性基板 ２．８・・・ｐ型結晶成長層 ３．９・・・光吸収層 ４．１０・・・ｎ型結晶成長層 ５・・・ｎ型電極 ６・・・ｎ型電極 １１・・・第１オーミツク電極 １２・・・第２オーミツクｆｔｓ極 １３・・・窒化硅素膜 １４・・・フォトレジスト膜 Ｐノｎフォセダイオーｐ′ 第１図 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
山 山 行Ｐｉｎフ１）−タ゛Ａ
：１−１”＋ｎネ佇ｉ万テ云（前キ）第２図（１） 伸ξ来のｐｉｒ）フォト刀方−ド 第 図 Ｐ）クツ偉トタ〕オード碧製店ジ方を買了又拍）第 図 役禾の判在方巧天（豹や） 第 図 炙来の製逗方沃（イ取牛） 第 図
オードを示す断面図、第２図は、この発明の一実施例に
係るｐｉｎフォトダイオードの製造方法を示す工程図、
第３図は、従来技術に係るｐｉｎフォトダイオードを示
す断面図、第４図は、従来技術に係るｐｉｎフォトダイ
オードの製造方法を示す工程図である。 １．７・・・半絶縁性基板 ２．８・・・ｐ型結晶成長層 ３．９・・・光吸収層 ４．１０・・・ｎ型結晶成長層 ５・・・ｎ型電極 ６・・・ｎ型電極 １１・・・第１オーミツク電極 １２・・・第２オーミツクｆｔｓ極 １３・・・窒化硅素膜 １４・・・フォトレジスト膜 Ｐノｎフォセダイオーｐ′ 第１図 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
山 山 行Ｐｉｎフ１）−タ゛Ａ
：１−１”＋ｎネ佇ｉ万テ云（前キ）第２図（１） 伸ξ来のｐｉｒ）フォト刀方−ド 第 図 Ｐ）クツ偉トタ〕オード碧製店ジ方を買了又拍）第 図 役禾の判在方巧天（豹や） 第 図 炙来の製逗方沃（イ取牛） 第 図
Claims (1)
- 【特許請求の範囲】 １、高抵抗化された基板上に形成された溝の内面に沿っ
て埋め込まれた第１導電型結晶成長層と、前記第１導電
型結晶成長層の上面に沿って前記溝内に形成され、前記
基板表面を平坦化する光吸収層と、 前記光吸収層上に形成された第２導電型結晶成長層と、 前記第２導電型結晶成長層上に形成された少なくとも１
つの信号取出し用第１電極と、 前記光吸収層に形設された溝内で、前記第１導電型結晶
成長層が露出した底部に形成された少なくとも１つの信
号取出し用第２電極とを備えて構成されていることを特
徴とするｐｉｎフォトダイオード。 ２、高抵抗化された基板に溝部を形成する第１の工程と
、 前記溝部内面に沿って第１導電型結晶成長層を形成する
第２の工程と、 前記第１導電型結晶成長層の上面に沿って前記溝内に光
吸収層を形成し、前記基板表面を平坦化する第３の工程
と、 前記光吸収層の上面に第２導電型結晶成長層を形成する
第４の工程と、 前記第２導電型結晶成長層上に、少なくとも１つの信号
取出し用第１電極を形成する第５の工程と、 前記光吸収層に前記第１導電型結晶成長層が底部に露出
した溝を形設し、当該第１導電型結晶成長層上に、少な
くとも１つの信号取出し用第２電極を形成する第６の工
程とを備えて構成されるｐｉｎフォトダイオードの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317883A JPH02163979A (ja) | 1988-12-16 | 1988-12-16 | ｐｉｎフォトダイオード及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317883A JPH02163979A (ja) | 1988-12-16 | 1988-12-16 | ｐｉｎフォトダイオード及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02163979A true JPH02163979A (ja) | 1990-06-25 |
Family
ID=18093118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63317883A Pending JPH02163979A (ja) | 1988-12-16 | 1988-12-16 | ｐｉｎフォトダイオード及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02163979A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003056634A1 (fr) * | 2001-12-27 | 2003-07-10 | Hamamatsu Photonics K.K. | Photodetecteur a semi-conducteur et procede de fabrication |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6272160A (ja) * | 1985-09-26 | 1987-04-02 | Matsushita Electric Ind Co Ltd | 光集積回路素子 |
| JPS62199071A (ja) * | 1986-02-26 | 1987-09-02 | Fujitsu Ltd | プレ−ナ型半導体装置の製造方法 |
-
1988
- 1988-12-16 JP JP63317883A patent/JPH02163979A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6272160A (ja) * | 1985-09-26 | 1987-04-02 | Matsushita Electric Ind Co Ltd | 光集積回路素子 |
| JPS62199071A (ja) * | 1986-02-26 | 1987-09-02 | Fujitsu Ltd | プレ−ナ型半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003056634A1 (fr) * | 2001-12-27 | 2003-07-10 | Hamamatsu Photonics K.K. | Photodetecteur a semi-conducteur et procede de fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8022449B2 (en) | Photodiode array, method of manufacturing the same, and detecting device | |
| TWI649865B (zh) | 影像感測器及其製造方法 | |
| JPS5837956A (ja) | 集積化された光検出／発生および増幅装置 | |
| CN102340097B (zh) | 一种硅基激光器及其制备方法 | |
| JP3053357B2 (ja) | 平面埋込型レーザダイオードの製造方法 | |
| CN115803897A (zh) | 电磁波检测器以及电磁波检测器组件 | |
| JPH02163979A (ja) | ｐｉｎフォトダイオード及びその製造方法 | |
| US6198100B1 (en) | Method for fabricating an infrared radiation detector | |
| JP2714642B2 (ja) | 半導体発光素子の製造方法 | |
| JPH06151942A (ja) | 半導体受光素子及びその製造方法 | |
| JPS63237484A (ja) | 半導体装置 | |
| JP2671554B2 (ja) | 赤外線検知器の製造方法 | |
| JP2023097802A (ja) | 受光素子及び受光素子の製造方法 | |
| JP2004179404A (ja) | 半導体受光装置およびその製造方法 | |
| JP2000106426A (ja) | 量子井戸型光センサ及びその製造方法 | |
| JPH0226083A (ja) | プレーナ型受光素子及びその製造方法 | |
| JPS62262471A (ja) | 半導体装置の製造方法 | |
| JPH05326998A (ja) | 半導体受光素子の製造方法 | |
| JPS6257248A (ja) | 固体撮像装置 | |
| JPS6012766A (ja) | 半導体装置 | |
| JPH02163976A (ja) | プレーナ型受光素子及びその製造方法 | |
| JPH05136447A (ja) | 半導体受光素子 | |
| JPS6328350B2 (ja) | ||
| JPH06140658A (ja) | 半導体光検出器およびその製造方法 | |
| JPH06151939A (ja) | 半導体光検出器およびその製造方法 |