JPH02161740A - キャリヤーテープの製造方法 - Google Patents

キャリヤーテープの製造方法

Info

Publication number
JPH02161740A
JPH02161740A JP63317136A JP31713688A JPH02161740A JP H02161740 A JPH02161740 A JP H02161740A JP 63317136 A JP63317136 A JP 63317136A JP 31713688 A JP31713688 A JP 31713688A JP H02161740 A JPH02161740 A JP H02161740A
Authority
JP
Japan
Prior art keywords
resist
metal foil
carrier tape
copper foil
polyimide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63317136A
Other languages
English (en)
Other versions
JPH05859B2 (ja
Inventor
Masamitsu Okamoto
岡本　正光
Masami Wada
和田　昌巳
Hidenori Furukawa
秀範 古川
Haruo Kato
加藤　春雄
Hideaki Shoji
庄子　英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JNC Corp
Original Assignee
Chisso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chisso Corp filed Critical Chisso Corp
Priority to JP63317136A priority Critical patent/JPH02161740A/ja
Priority to US07/437,635 priority patent/US4982495A/en
Priority to DE3938665A priority patent/DE3938665A1/de
Priority to FR898916412A priority patent/FR2640811B1/fr
Publication of JPH02161740A publication Critical patent/JPH02161740A/ja
Publication of JPH05859B2 publication Critical patent/JPH05859B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体の組立てに用られるキャリヤーテープに
関するものである。
［従来の技術とその問題点］ 従来のキャリヤーテープフィルムは第１図（イ）〜（ニ
）に示したように、ポリイミドフィルムｌ上に接着剤２
を塗布した後、スプロケットホール３及びデバイスホー
ル４をパンチングで打抜き銅箔５を加熱圧着し、次いで
フォトリソグラフィー技術を使ってリード６を形成する
所謂３層構造と、第２図に示したように銅箔５上にポリ
イミドワニスを塗布焼成後、ポリイミドフィルム面ｌを
リソグラフィー技術を用いてデバイスホール４をエツチ
ングによって形成し、次いで銅表面を再度リソグラフィ
ー技術を使ってリード６を形成する所謂２層構造の２種
類がある。
併しながら、上記第１図に示したような３層構造ではフ
ィルムと銅箔の間に介在する接着剤層（第１図２）の耐
熱性がポリイミドフィルムに比（第１図２）の耐熱性が
ポリイミドフィルムに比べて悪いため、ＩＣチップとリ
ードを加熱圧着するインナーリードポンディングの際に
加熱によるリードのずれが起り不良の発生が生じ易い。
特にＩＣチップの高集積化が進むに従ってキャリヤーテ
ープも多ピン化の方向に進んでおり、ビン数が多くなる
に従って従来のワイヤーポンディング方式ではボンディ
ングの時間が長く掛り、ピン数によってはポンディング
が出来なくなる可能性が強く、フィルムキャリヤーを採
用した一部ボンディング方式（ＴＡＢ方式）が注目を集
めている。併し、多ビン化が進むに従ってリードピッチ
巾も細かくなり、ボンディング時の寸法精度の安定性が
極めて重要となって来る。
この様な環境下では、耐熱性に限界がある接着剤層が存
在するために、インナーリードボンディングの際の加熱
による接着剤の劣化若しくは軟化によるリードのずれや
ねじれが生じ、ボンディング時の位置合せが困難となっ
たり、ボンディング不良を生じ易い。
加えて、接着剤に含まれる不純物がＥＣの誤動作を誘発
したり、スプロケットホールに接着剤の一部が付着して
リードとＩＣチップの位置合せが狂う場合が生ずる。
か−る３層構造を有するキャリヤーテープの欠点を改良
した接着剤層を有しない２層構造のキャリヤーテープが
ある。第２図（ロ）〜（ニ）に示したように、この構造
を有するキャリヤーテープは、連続した銅箔上にポリイ
ミドワニスを塗布焼成して２層構造の銅張テープを形成
後、ポリイミドフィルム面にレジストを塗布しマスクを
介して露光現像処理し、次いでポリイミドフィルムをエ
ツチングすることによってデバイスホールを形成してい
るが、ポリイミドフィルムのエツチング速度は極めて遅
く、該ポリイミドフィルムの厚みが薄いキャリヤーテー
プにしか適用出来ない。
ポリイミドフィルムの厚みが薄い場合にはテープの剛性
が小さく、その後の銅箔のエツチングやメッキの工程、
更にはインナーリードポンディング工程等の剛性が必要
な工程でのトラブルが起り易い、又、フォトリソグラフ
ィー工程が増えるため、工程が長く経済性に劣る。
又、ポリイミドフィルム上に電子ビーム蒸着やスパッタ
ー若しくは無電解と電解によって銅の薄膜を形成する方
法もあるが、この方法で形成した銅は屈折性に劣り、微
細なリードを形成した場合には取扱中に破損し易い、加
えてこの方法では生産性が悪く、コスト的にみて経済性
に劣る。
本発明は上記の問題点に鑑み、耐熱性に優れ不純物によ
るＩＣ誤動作が起りにくい安価な２層構造を有するキャ
リヤーテープを提供するものである。
［問題を解決するための手段］ 本発明は、下記（１）の構成を有する。
（１）連続した導電性金属箔上に、ポリイミドワニスを
塗布した後焼成する工程、前記金属箔とポリイミドフィ
ルムの２層構造を有するテープをパンチングにてスプロ
ケットホールを形成する工程、切削加工機を用いて該ポ
リイミドフィルムを切削除去してデバイスホールを形成
する工程、しかる後金属箔面上にレジストを塗布する工
程、回路パターン及び回路とスプロケットホール部を分
離するためのマスクを介して露光する工程、しかる後現
像処理を施し前記レジストをマスクとして金属箔をエツ
チングする工程、を経てレジストを除去したる後金属箔
をメッキすることを特徴とするキャリヤーテープの製造
方法。
上記問題点を解決するために本発明は第３図（イ）〜（
ホ）に示したように接着剤を使わずに（イ）銅箔５上に
（ロ）直接ポリイミドワニスを塗布し焼成してポリイミ
ドフィルム１とした後。
２層構造の銅張板（ハ）をパンチングすることによって
スプロケットホール３を形成し、次いで（ニ）切削加工
機を用いて、デバイスホール４を形成後、銅箔面にレジ
ストを塗布し回路パターン及び回路とスプロケットホー
ル部を分離するためのマスクを介して露光現像処理を施
し、エツチングした後（ホ）レジストを除去しり−ド６
を形成後メッキを施すことによって耐熱性に秀れ不純物
の影響を受けにくく、且つリードの屈折性が良好な安価
なキャリヤーテープを形成するものである。
本発明の効果を発揮するに必要なデバイスホール形成用
の切削加工機としては、数値制御工作機械の一種で数値
制御可能な数値制御ロボットで制御方式の分類では、サ
ーボ制御ロボット、動作機構の分類からは直角座標ロボ
ットが挙げられる。
その製法の一例を示すと所定の巾に切断された銅箔上に
所定の厚みになるようにワニスを塗布・する、ここで使
用されるポリイミド前駆体ワニスは銅箔との接着性に秀
れたワニスで特開昭８１−２８７９２８号公報に記載さ
れたワニスが好ましい。
このワニスは、下記の式（１）で表わされるテトラカル
ボン酸二無水物Ａモル、式（２）で表わされるジアミン
８モル、式（３）で表わされるアミノシリコン化合物Ｃ
モルを式（４）及び式（５）の関係を存在せしめ反応を
行なうことにより製造される溶媒中温度３０±０．０１
℃、濃度０．５重量％で測定された固有粘度が０．０５
〜５ｄｌ／ｇであるシリコン含有ポリアミド酸の溶液で
ある。
ＮＯ３−Ｒ２−ＮＯ３ ・・・　（２） ＮＯ３−Ｒ３−ＳｉＲ’３−ｋＸｋ ・・・　（３） 〔式（１）〜（３）に於いて１ｌｉｌは４価の炭素環式
芳香族基を表わし、Ｒ２は炭素数２〜１２個の脂肪族基
、炭素数４〜３０個の脂環式基、炭素数６〜３０個の芳
香脂肪族基、炭素数６〜３０個の炭素環式芳香族基、次
式（６）で表わされるポリシロキサン基Ｒ６Ｒ６ −（ＣＨ２）Ｓ−０て）または【）であり（ただしＳは
１〜４の整数を示す、）、Ｒ６は独立に炭素数１〜６の
アルキル基、フェニル基または炭素数７〜１２個のアル
キル置換フェニル基を表わし、ｌはｌ≦１≦１００の値
をとる。） または式 で表わされる基であり、Ｒ３は−（ＣＨ２）Ｓ−２（Ｃ
Ｈ２）ｓ−Ｃ５，−（Ｃ）＋２）Ｓ−ｏ【ｙ、または０
であり（ただし、ここにＳは１〜４の整数を表わす　）
　、　）７４は独立に炭素数１〜６のアルキル基、フェ
ニル基または炭素数７〜１２個のアルキル置換フェニル
基を表わし、Ｘは独立にフルコキシ基、アセトキシ基ま
たはハロゲンを表わし、ｋはｌ≦に≦３の値をとる。〕 前記溶液の溶媒としてＮ−メチル−２−ピロリドン、Ｎ
、Ｎ−ジメチルアセトアミド、Ｎ、Ｎ−ジメチルホルム
アミド、ジメチルスルホキシド、テトラメチル尿素、ピ
リジン、ジメチルスルホン、ヘキサメチルホスホルアミ
ド、メチルホルムアミド、Ｍ−アセチル−２−ピロリド
ン、トルエン、キシレン、メチルセロソルブ、エチルセ
ロソルブ、ブチルセロソルブ、ジエチレングリコール千
ツメチルエーテル、ジエチレングリコールジメチルエー
テル、シクロペンタノン、シクロヘキサノン等の１種ま
たは２種以上を使用することができる。
ワニスを塗布した銅箔は、所定の温度でキュアーした後
、パンチング装置でスプロケットホールを打ち抜き、次
いでスプロケットホールとデバイスホールの位置合せを
行なった後、数値制御工作機を用いてポリイミドの層を
所定の形状に切削しデバイスホールを形成する。
次いで、銅箔面にレジストを塗布し回路パターン及び回
路とスプロケットホール部を分離するためのマスクを介
して露光し現像処理を行なう。
エツチングによって銅箔上に回路パターンを形成した後
レジストを除去し、銅表面に錫又は金をメッキすること
によって達成することが出来る。
［作　用］ 本発明は、上記の構成により耐熱性に秀れ、且つ不純物
の影響を受けにくい屈折性に秀れた安価なキャリヤーテ
ープを得ることが出来る。
【図面の簡単な説明】
第１，２図は公知のキャリヤーテープの製造法の説明の
ための工程図（側面、断面図）であり、第３図は、本発
明のキャリヤーテープの製造法の説明のための工程図で
ある。 各図において。 １：ポリイミドフィルム ２：ｖｉ着剤層 ３：スプロケットホール ４：デバイスホール ５：銅箔 ６：リード 以　　上

Claims (1)

    【特許請求の範囲】
  1. （１）連続した導電性金属箔上に、ポリイミドワニスを
    塗布した後焼成する工程、前記金属箔とポリイミドフィ
    ルムの２層構造を有するテープをパンチングにてスプロ
    ケットホールを形成する工程、切削加工機を用いて該ポ
    リイミドフィルムを切削除去してデバイスホールを形成
    する工程、しかる後金属箔面上にレジストを塗布する工
    程、回路パターン及び回路とスプロケットホール部を分
    離するためのマスクを介して露光する工程、しかる後現
    像処理を施し前記レジストをマスクとして金属箔をエッ
    チングする工程、を経てレジストを除去したる後金属箔
    をメッキすることを特徴とするキャリヤーテープの製造
    方法。
JP63317136A 1988-12-15 1988-12-15 キャリヤーテープの製造方法 Granted JPH02161740A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63317136A JPH02161740A (ja) 1988-12-15 1988-12-15 キャリヤーテープの製造方法
US07/437,635 US4982495A (en) 1988-12-15 1989-11-17 Process for producing a carrier tape
DE3938665A DE3938665A1 (de) 1988-12-15 1989-11-21 Verfahren zur herstellung eines traegerbands
FR898916412A FR2640811B1 (fr) 1988-12-15 1989-12-12 Procede de fabrication d'une bande support pour assembler des semiconducteurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63317136A JPH02161740A (ja) 1988-12-15 1988-12-15 キャリヤーテープの製造方法

Publications (2)

Publication Number Publication Date
JPH02161740A true JPH02161740A (ja) 1990-06-21
JPH05859B2 JPH05859B2 (ja) 1993-01-06

Family

ID=18084843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63317136A Granted JPH02161740A (ja) 1988-12-15 1988-12-15 キャリヤーテープの製造方法

Country Status (4)

Country Link
US (1) US4982495A (ja)
JP (1) JPH02161740A (ja)
DE (1) DE3938665A1 (ja)
FR (1) FR2640811B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0495282A2 (en) * 1991-01-17 1992-07-22 Sharp Kabushiki Kaisha Film carrier tape for TAB
JPH04286138A (ja) * 1991-03-14 1992-10-12 Chisso Corp ３層構造フィルムキャリアの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156716A (en) * 1991-04-26 1992-10-20 Olin Corporation Process for the manufacture of a three layer tape for tape automated bonding
US5234536A (en) * 1991-04-26 1993-08-10 Olin Corporation Process for the manufacture of an interconnect circuit
US5360948A (en) * 1992-08-14 1994-11-01 Ncr Corporation Via programming for multichip modules
US6981318B2 (en) * 2002-10-22 2006-01-03 Jetta Company Limited Printed circuit board manufacturing method
CN106571334B (zh) * 2016-10-26 2020-11-10 上海集成电路研发中心有限公司 一种硅片间的混合键合方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2932689A (en) * 1956-12-20 1960-04-12 Rca Corp Television signal separator circuits
US3711625A (en) * 1971-03-31 1973-01-16 Microsystems Int Ltd Plastic support means for lead frame ends
US4089733A (en) * 1975-09-12 1978-05-16 Amp Incorporated Method of forming complex shaped metal-plastic composite lead frames for IC packaging
JPS54162174A (en) * 1978-06-14 1979-12-22 Sumitomo Bakelite Co Method of producing flexible printed circuit board
JPS55126418A (en) * 1979-03-26 1980-09-30 Kanegafuchi Chem Ind Co Ltd Method and apparatus for continuous preparation of laminated material
DE3047886A1 (de) * 1979-12-20 1981-10-29 The Fujikura Cable Works, Ltd., Tokyo Verfahren zur herstellung eines stanzwerkzeugs und nach diesem verfahren hergestelltes stanzwerkzeug
DE3175510D1 (en) * 1980-09-15 1986-11-27 Ciba Geigy Ag Use of flexible materials in printed circuits
JPS60206639A (ja) * 1984-03-31 1985-10-18 日東電工株式会社 ポリイミド−金属箔複合フイルムの製造方法
FR2575965A1 (fr) * 1985-01-16 1986-07-18 Rogers Corp Procede de fabrication de bande pour la fabrication automatique des circuits integres et bande obtenue par ce procede
US4839232A (en) * 1985-10-31 1989-06-13 Mitsui Toatsu Chemicals, Incorporated Flexible laminate printed-circuit board and methods of making same
US4939039A (en) * 1986-09-29 1990-07-03 Nippon Steel Chemical Co., Ltd. Flexible base materials for printed circuits and method of making same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0495282A2 (en) * 1991-01-17 1992-07-22 Sharp Kabushiki Kaisha Film carrier tape for TAB
EP0495282A3 (en) * 1991-01-17 1993-04-21 Sharp Kabushiki Kaisha Film carrier tape for tab
JPH04286138A (ja) * 1991-03-14 1992-10-12 Chisso Corp ３層構造フィルムキャリアの製造方法

Also Published As

Publication number Publication date
FR2640811B1 (fr) 1992-01-31
FR2640811A1 (fr) 1990-06-22
JPH05859B2 (ja) 1993-01-06
DE3938665A1 (de) 1990-06-21
US4982495A (en) 1991-01-08

Similar Documents

Publication Publication Date Title
US7198989B2 (en) Method of producing a COF flexible printed wiring board
US6900989B2 (en) Flexible printed wiring board with semiconductor chip and releasing layer
US5221428A (en) Production of lead frame
KR100682284B1 (ko) 반도체 장치 제조 방법
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
TW200413230A (en) Film carrier tape for mounting electronic devices thereon
JPH02161740A (ja) キャリヤーテープの製造方法
JP4038517B2 (ja) Ｃｏｆ用フレキシブルプリント配線板およびその製造方法
US20050205972A1 (en) COF flexible printed wiring board and semiconductor device
JP2000349198A (ja) チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
US6783921B2 (en) Method for etching laminated assembly including polyimide layer
JPH04318186A (ja) パッケージ製作方法
JPH11354591A (ja) 半導体キャリアおよびその製造方法
JP3969902B2 (ja) チップサイズパッケージ用インターポーザーの製造方法
JP2001345554A (ja) 多層配線基板及びその製造方法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JP2001291728A (ja) ポリアミド膜工程を用いたパッケージ方法
KR100511965B1 (ko) 테이프기판의 주석도금방법
JPH0246744A (ja) フイルムキヤリヤー
JP3090061B2 (ja) Ｔａｂ用テープキャリア
JP2000091386A (ja) Ｔａｂ用フィルムキャリアテープ
JP3879259B2 (ja) Ｔａｂ用フィルムキャリアテープ
JPH1154568A (ja) テープキャリアとその製造方法
JP2001024141A (ja) 半導体装置用回路部材の製造方法
JP3726951B2 (ja) フィルムキャリアのスクリーン印刷方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees